JPH05198948A - 厚膜と薄膜の混成多層回路基板 - Google Patents

厚膜と薄膜の混成多層回路基板

Info

Publication number
JPH05198948A
JPH05198948A JP820392A JP820392A JPH05198948A JP H05198948 A JPH05198948 A JP H05198948A JP 820392 A JP820392 A JP 820392A JP 820392 A JP820392 A JP 820392A JP H05198948 A JPH05198948 A JP H05198948A
Authority
JP
Japan
Prior art keywords
film
insulating layer
layer
thin film
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP820392A
Other languages
English (en)
Inventor
Masakazu Ishino
正和 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP820392A priority Critical patent/JPH05198948A/ja
Publication of JPH05198948A publication Critical patent/JPH05198948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】厚膜薄膜混成多層回路基板において、薄膜配線
層の絶縁層間に水分等が侵入するのを防止することによ
り界面の接着強度を維持して層間での剥離を防止する。 【構成】第一絶縁層1の周辺部分をドライエッチング等
の方法で除去し、その表面を覆うようにCr等の金属膜
3を形成する。第二絶縁層4は第一絶縁層1よりも少し
内側の寸法まで除去し、その上に第二配線層5を形成す
る。これにより第一絶縁層と第二絶縁層の界面は金属膜
で封止された構造と成る。 【効果】本構造を用いることにより絶縁層端面部からの
水分の浸入が防止でき、しかも、この端面部は密着力の
大きい金属薄膜で接着されているために層間での剥離防
止に大きな効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子回路部品を搭載する
回路基板に係り、特に半導体素子を高密度に実装するに
好適な厚膜薄膜混成多層回路基板に関するものである。
【0002】
【従来の技術】従来、厚膜基板上に薄膜の配線パタ−ン
を多層に形成する場合は絶縁膜としてポリイミド等の有
機材料を、配線膜として銅等の導体材料を交互に形成す
るのが一般的である。この形成プロセスの代表的な例と
しては、まず、厚膜基板をスピンナ塗布機に装着してポ
リイミドワニスを一定膜厚に塗布し、ベ−ク炉で乾燥固
化して絶縁膜を形成する。次に、絶縁層の上下を電気的
に接続するためのビアホ−ルを形成する。この場合はレ
ジスト塗布、露光、現像のプロセスを経て、所望のエッ
チングマスクを形成し、ヒドラジン等のエッチング液中
でポリイミドの穴明けを行う。この後、レジスト剥離、
洗浄、乾燥を行って配線膜の形成工程に移る。配線膜は
Cr、Cuの順にスパッタ成膜し、この上にレジストの
塗布を行って、露光、現像のプロセスを繰り返し、Cu
の不要部分をエッチング除去して、再びレジストの剥
離、洗浄、乾燥を行うことにより所望の配線パタ−ンを
得る。以上の工程を経て一層分の薄膜配線が得られる
が、多層配線を行う場合には上記の工程が複数回繰り返
される。
【0003】このようにして形成された薄膜の多層配線
基板において、配線膜は必要な部分を除いて全て取り去
さられる。このため、回路基板の周辺部はポリイミド同
志の接着によって上下層が一体化された構造となってい
る。一方、低熱膨張係数のポリイミド同志は接着力が小
さく、ピ−ル強度で測定して300〜500g/cmと
比較的小さな値しか得られない。更に、このポリイミド
/ポリイミドの接着界面は上記したプロセスに於いて、
配線膜のエッチング液やレジスト剥離液に曝されてピ−
ル強度は数10g/cm程度に低下してしまうことがあ
る。また、製造プロセス中での接着力低下を防止できて
も、一般大気中で使用すると湿度により水分が接着層界
面に侵入して層間密着力が低下する。このため、薄膜層
に加わっている膜応力との関連で層間が剥離する場合も
発生した。
【0004】この層間密着力の低下原因となるポリイミ
ド界面への水分の侵入を防止する方法として特開平2−
63190では多層配線形成後に薄膜層の端部をポリイ
ミドで被覆する技術が開示されている。本技術によれ
ば、厚膜基板よりも小さく形成した薄膜の多層配線層端
部を、薄膜層を形成後に一括して膜厚25μmのポリイ
ミド膜で被覆している。これにより、各層毎の界面露出
部を保護して水分の侵入を防止している。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
従来技術ではポリイミドを用いて薄膜層の端部を保護し
ているためにポリイミドを透過して層間に侵入する水分
を防止することはできない。また、薄膜層を逐次形成す
る場合には薄膜層の形成が完了した時点で保護コ−トを
行うために、その形成プロセス中で浸漬される各種溶液
がポリイミド界面に浸入することに対しては何の保護効
果もない。そこで、本発明では水分の侵入をより完璧に
防止して、かつ、形成プロセス中で受けるプロセスダメ
−ジの保護効果も合わせ持つ厚膜薄膜混成多層回路基板
の薄膜層端部保護構造を提供することにある。
【0006】
【課題を解決するための手段】上記の目的は薄膜層を一
層形成する度毎に金属膜を用いてポリイミド層の端部を
保護し、ポリイミドとポリイミドの界面に水分が浸入す
るのを防止することにより達成できる。
【0007】
【作用】例えば、ポリイミドで絶縁層を一層形成する度
ごとに絶縁層の周辺部分を除去し、絶縁層の上に形成す
る配線層の金属で絶縁層周辺部分を被覆して界面層の保
護を行う。これにより、絶縁層を一層形成する度ごとに
その界面を水分の透過し難い金属膜で封止することにな
るので、絶縁層界面は水分の侵入をより完璧に防止で
き、かつ、プロセス中で使用される溶液にも一度も侵さ
れることがない。
【0008】
【実施例】以下、本発明の実施例を図1により説明す
る。図1は本発明による厚膜薄膜混成多層回路基板の製
造プロセスを示したもので、図1中の(a)はセラミッ
クス基板1を、(b)は基板上1にポリイミドをスピン
塗布して第一絶縁層2を形成した状態を示している。同
様に(c)は第一絶縁層1の周辺部分をドライエッチン
グやレ−ザアブレ−ション等の方法で除去した状態を示
し、(d)はその表面全面を覆うようにCr/Cu/C
r等の多層構造の金属膜や、Cr、Ti等の単一金属膜
で配線層3を形成した状態を示している。(e)は
(d)の状態の金属膜をホトリソグラフ、エッチング等
の技術を用いて配線パタ−ンを形成し、その表面に第二
絶縁層4を形成した状態を示している。ただし、この
時、配線膜の周辺部は基板1の表面と第一絶縁層1の周
辺部表面を連続して被覆した形状に残している。また、
(f)は第二絶縁層4の周辺部分を除去した状態を示し
ており、第一絶縁層1よりも少し内側の寸法までポリイ
ミドを除去する構造とする。従って、多層構造にした場
合は階段状の端部が形成される。(g)は(f)の表面
に第二配線層5を形成した状態である。図1には明示し
ていないが、本プロセスを更に第三層、第四層と繰り返
し、薄膜の多層回路形成が形成される。
【0009】
【発明の効果】本発明によれば絶縁層の端面部は各層毎
に金属膜で封止されているので、この構造の薄膜配線を
一般大気中で使用しても絶縁層の端面部から水分が浸入
することはない。しかも、金属膜による封止は配線層が
一層形成される度ごとに行われているので、形成プロセ
スの途中で使用されるエッチング液やレジスト剥離液等
の薬液からもポリイミド/ポリイミドの界面を保護する
ことが可能と成り、層間接着力の低下防止により大きな
効力を発揮することができる。また、層間の剥離は積層
膜の端面部から進行する場合がほとんどであるが、本発
明によれば、この端面部は密着強度の大きい金属薄膜で
接着されているのでピ−ル強度にして1kg/cm以上
の値を維持でき、かつ、この界面は金属/金属の接着面
となっているので、水分の浸入をより完全に防止するこ
とができ、接着強度が低下することはない。このため、
従来の薄膜配線層端面部の接着力がピ−ル強度にして数
10g/cm程度しか得られなかったのに比べて、本発
明による薄膜層の接着強度は充分大きくでき、層間の剥
離防止に大きな効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を製造プロセス毎の回路基板
断面図である。
【符号の説明】
1…セラミックス基板、 2…第一絶縁層、 3…第一配線層、 4…第二絶縁層、 5…第二配線層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】セラミックス基板と有機絶縁膜と金属配線
    膜からなる電気回路基板の薄膜多層部において、その周
    辺部分を各層毎に金属薄膜で封止したことを特徴とする
    厚膜と薄膜の混成多層回路基板。
  2. 【請求項2】請求項1の回路基板において薄膜部の周辺
    部が上層になるに従って階段状に小さくなる構造を有し
    たことを特徴とする厚膜と薄膜の混成多層回路基板。
JP820392A 1992-01-21 1992-01-21 厚膜と薄膜の混成多層回路基板 Pending JPH05198948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP820392A JPH05198948A (ja) 1992-01-21 1992-01-21 厚膜と薄膜の混成多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP820392A JPH05198948A (ja) 1992-01-21 1992-01-21 厚膜と薄膜の混成多層回路基板

Publications (1)

Publication Number Publication Date
JPH05198948A true JPH05198948A (ja) 1993-08-06

Family

ID=11686706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP820392A Pending JPH05198948A (ja) 1992-01-21 1992-01-21 厚膜と薄膜の混成多層回路基板

Country Status (1)

Country Link
JP (1) JPH05198948A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516418A (ja) * 2004-09-17 2008-05-15 イーストマン コダック カンパニー 除去可能な放射線感光材料を用いた構造化表面
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2013257925A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257923A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257924A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257926A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2017059293A (ja) * 2016-12-12 2017-03-23 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516418A (ja) * 2004-09-17 2008-05-15 イーストマン コダック カンパニー 除去可能な放射線感光材料を用いた構造化表面
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2013257925A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257923A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257924A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2013257926A (ja) * 2012-06-12 2013-12-26 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2017059293A (ja) * 2016-12-12 2017-03-23 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2022110076A (ja) * 2017-11-13 2022-07-28 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
JP4250154B2 (ja) 半導体チップ及びその製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR20010071409A (ko) 경식/연식 인쇄회로기판 및 그 제조 방법
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
JPH04283992A (ja) プリント回路基板の製造方法
JPH05198948A (ja) 厚膜と薄膜の混成多層回路基板
JPH07120647B2 (ja) 基板上に配線を形成する方法およびリフトオフ膜
JP2000501892A (ja) 印刷回路版の製造のためのはんだマスク
JPH0217948B2 (ja)
JPH0799265A (ja) 多層配線基板および多層配線基板の製造方法
JP7077005B2 (ja) 配線基板及びその製造方法
JP3238685B2 (ja) 集積マイクロ波アセンブリの製造方法
JP2752305B2 (ja) 回路基板
US5023994A (en) Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
JPH06112633A (ja) 回路用基板
JPH07131155A (ja) 多層配線基板の製造方法及び多層配線基板
JP3565872B2 (ja) 薄膜多層配線基板
JPH0846357A (ja) セラミック薄膜混成基板の製造方法
JP4424298B2 (ja) 電子部品
JP3796804B2 (ja) プリント配線板及びその製造方法
JP3365723B2 (ja) 電子回路部品搭載用基板の製造方法および電子回路部品搭載用基板
JPH0685073A (ja) 薄膜多層回路の製造方法
KR101129596B1 (ko) 배선 기판, 반도체 패키지 및 전자기기
GB2307351A (en) Printed circuit boards and their manufacture