JP2000501892A - 印刷回路版の製造のためのはんだマスク - Google Patents

印刷回路版の製造のためのはんだマスク

Info

Publication number
JP2000501892A
JP2000501892A JP9522156A JP52215697A JP2000501892A JP 2000501892 A JP2000501892 A JP 2000501892A JP 9522156 A JP9522156 A JP 9522156A JP 52215697 A JP52215697 A JP 52215697A JP 2000501892 A JP2000501892 A JP 2000501892A
Authority
JP
Japan
Prior art keywords
copper foil
layer
solder mask
resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9522156A
Other languages
English (en)
Inventor
ポールス,ジェームズ・リチャード
Original Assignee
アライドシグナル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アライドシグナル・インコーポレーテッド filed Critical アライドシグナル・インコーポレーテッド
Publication of JP2000501892A publication Critical patent/JP2000501892A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 永続的はんだマスクが、銅ホイルキャリアを用いて、印刷回路版の表面に適用される。このはんだマスクは、好ましくは、1層又は2層の熱硬化性樹脂、例えば、エポキシ樹脂である。選択される回路要素を、その銅ホイルの部分をエッチングで取り除くことにより露出させ、そして下層の熱硬化性樹脂を除去する。次いで、残存する銅ホイルを除去して、その印刷回路版の表面上にはんだマスクを残す。

Description

【発明の詳細な説明】 印刷回路版の製造のためのはんだマスク発明の背景 本発明は、多くの電子用途に用いられる印刷回路版の製造に関する。より特定 的には、本発明は、エポキシ樹脂又は優れた物理的及び電気的性能を有する他の 材料を用いるかかる回路版のための改良されたはんだマスクに関する。このはん だマスクは、コートされた銅ホイルを用いる独特な方法により適用される。 はんだマスク(“はんだレジスト”とも呼ばれる)は、印刷回路版に結線をは んだ付けする間、その回路版の一定の部分を保護(マスク)するために用いられ るコーティングとして定義される。はんだレジストの機能は、Printed Circuits Handbook,Clyde F.Coombs Jr.編,第3編 McGraw-Hill,1988 に纏められてい る。はんだマスクは回路版の殆どの他の表面を覆うので、それはその回路を保護 して電気絶縁性を提供する。多くの印刷回路が覆われるので、小さな部分の回路 だけがはんだに対して露出する。従って、より少ないはんだを用いることができ 、かつ回路線や他の諸要素を跨がるはんだの橋かけの可能性が少なくなる。また 、回路版からはんだ容器内への汚染物の移入も最小限になる。最後に、はんだマ スクは、回路版上での銅元素の樹木状生長を軽減する。 本発明は、回路版が使用されるときにその回路版上に残っている改良された永 続的はんだマスクに向けられている。対照的に、現状のはんだマスクは、適用さ れた後、回路版製造過程の間に除去される。2つの一般的タイプの永続的はんだ マスクは、認識液体(recognized-liquid)タイプと乾燥フィルムタイプである 。乾燥フィルムは、回路版上に載せられる。それらの性能は多くの点で、液体型 で適用されるフィルムよりも優れているが、それらはより高価であり、かつ固体 フィルムであるので、銅回路要素及び下層絶縁支持体(例えば、ガラス強化エポ キシ樹脂)の両方に十分に接触することができない。スクリーン印刷等により液 体として適用されるレジストは、回路要素及び回路版と十分に接触するが、それ らを覆うというよりむしろ空孔を満たしてしまうので、はんだに対して露出すべ き 回路要素を正確に区分けすることができない。一般に、液体フィルムは、均一な 厚さを提供しないので、電気抵抗も望まれるほどには均一ではない。 これら両方のタイプの従来のはんだマスクに共通する問題は、それらが低いガ ラス転移温度(Tg)しか有さないこと、及びそれらが回路版に用いられる典型 的なエポキシ樹脂ほどには頑丈ではないことである。また、それらは、しばしば 、耐燃性ではないので、Underwriters' Laboratories 標準に適合させるために は、回路版中に大量の難燃剤を必要とする。理想的には、従来のはんだマスク材 料は、より高いTg、より良好な耐薬品性及び耐熱性、及び向上した耐燃性を有 する、加工がより容易な異なる材料で置き換えられるべきである。本発明者らは 、はんだマスク適用の改良方法を探索し、以下に記載する方法を見出した。発明の要旨 一つの側面において、本発明は、印刷回路版の表面上にはんだマスクを形成す る方法である。少なくとも1層の部分的に硬化(即ち、B段階化)した熱硬化性 樹脂、好ましくはエポキシ樹脂を有する銅ホイルのシートが、印刷回路版の表面 上の回路に適用される。この樹脂層が回路要素間の空間を満たして、はんだマス クとして役目を果たす樹脂の層を回路要素上に残すのである。次いで、その銅ホ イルの表面にエッチレジストを適用して、光で画像形成する。エッチレジストの 未硬化部分を溶剤で除去して、はんだ結線が後で作られることになる箇所の上に 一定の銅部分を露出させる。露出した銅をエッチングで取り除くと、樹脂層が露 出する。その樹脂をプラズマ又はレーダーのようなアブレーション法により除去 して、はんだ結線が作られることになる銅回路要素を露出させる。残存するエッ チレジストは、苛性アルカリで除去され、残存する銅ホイル層が露出され、それ がエッチングで取り除かれて、はんだマスクとしての樹脂層が残る。 好ましい態様においては、銅ホイルが、エポキシ樹脂の完全に硬化(即ち、C 段階化)した層でその銅表面の次にコートされ、そして、その第1層が、部分的 に硬化(即ち、B段階化)したエポキシ樹脂の第2層でコートされる。別の態様 においては、この銅ホイルは、上記の2層のエポキシ樹脂の機能を果たすことが できる単一層の樹脂だけを有する。 他の側面においては、本発明は、そのような回路版上に上記の方法を用いて堆 積された印刷回路版用はんだマスクである。図面の簡単な説明 図1〜3は、本発明によるはんだマスクを形成する方法を示すものである。 図1A及び1Bは、コートされたホイルを印刷回路版へ適用したところを示す ものである。 図2A及び2Bは、銅ホイルの選択された領域と樹脂とを除去して、回路要素 を露出させたところを示すものである。 図3A及び3Bは、残存する銅ホイルを除去して、はんだマスクを残したとこ ろを示すものである。発明の詳細な説明 はんだマスクは、印刷回路版の表面に適用される材料の層であるが、はんだ結 線が作られる一定の回路要素を露出する材料の層でもある。先に説明したように 、それらは、はんだ付け操作の間は回路を保護し、そしてその使用の間はそこで 回路を永続的に保護する役目を果たす。しかしながら、現状の材料は、永続的使 用には劣っているので、改良された材料が望まれる。エポキシ樹脂は、望ましい 物性と電気的特性を提供するであろうが、それらの適用は非実用的ではない。本 発明は、エポキシ樹脂又は他の熱硬化性樹脂をはんだマスクとして適用する方法 を提供する。図1〜3を参照しながら説明するのが最良である。 図1A及び1Bは、熱硬化性樹脂(以下、好ましいエポキシ樹脂として言及す る)でコートされた銅ホイル24の、典型的な4層印刷回路版10(PCB)へ の適用を示すものである。PCBの加工は、銅ホイルの外層に積層されたガラス 繊維強化エポキシ樹脂14の両面上への回路12のエッチングで始めた。これら 内部回路は、盲バイアス16により第2組の回路18に接続されていることが示 されている。 第2組の回路18は、一面で銅ホイルの層を有するガラス繊維強化エポキシ樹 脂20からエッチングで刻み出されたものである。ガラス繊維強化エポキシ樹脂 の層は、これら2層の回路を絶縁しかつ隔離する役目を果たし、同時にそれらの 間の接着剤としての役目を果たす。この4層PCBの2つの外層間を貫く電気結 線22も示されている。これら図には、銅ホイル24が、エポキシ樹脂26及び 28の2層でコートされていることが示されているが、これは本発明の好ましい 構成であって、これより、より詳細に説明する。内層26は、好ましくは、実質 的に完全に硬化(C段階化)しているので、銅が除去された後の回路版上の均一 な保護層としての役目を果たす。外層28は、部分的に硬化(B段階化)してい るので、それは浮かび上がった回路要素の周囲に自由に流れて、接着剤としての 役目を果たす。一方、単一層の樹脂を使用する場合には、それは両方の機能を果 たさなければならない。いずれの場合も、図1Aのコートされた銅ホイルと4層 回路版は、熱と圧力を用いて積層され、図1Bに示す積層体を生成する。典型的 には、エポキシ樹脂で、約150〜180℃及び100〜400psig(68 9〜2758kPaゲージ)が必要となろう。 はんだマスクには層26がなる。しかしながら、所望の回路要素を露出させる ことが必要であり、そこでは、はんだ結線が作られて、残留する銅ホイルが除去 されなければならない。回路への接近は、図2A及び2Bに示した所望の箇所で 銅をエッチングで取り除くことにより得られる。銅ホイル(24)表面は、エッ チレジスト層30で覆われる。典型的な材料は、ニップロール積層工程により適 用される光画像形成性接着性フィルムである。図2Aに示すように、エッチレジ スト30を、接近されるべき領域だけが未露出のままになるのを可能にするマス クを用いて光硬化させる。かくして、未露出(未硬化)エッチレジストを炭酸ナ トリウム溶液のような適当な溶剤と接触させると、下層のエポキシ層26が露出 され、同時に残存する銅層24がエッチレジスト30の硬化部分により保護され る。 下層のエポキシ樹脂26は、図3Aに示すように、プラズマアブレーションに よって除去することができる。とはいえ、UVレーザー又はIRレーザーのよう な他の方法も可能である。この方法におけるこの時点で、はんだ付けされる回路 32A及び32Bが露出される。硬化したエッチレジスト30(図3Aには示さ れていない)及び残存している銅ホイル24を除去することが残っている。まず 、 図3Aに示すように、エッチレジストを水酸化カリウム溶液のような適当な溶剤 で除去する。次いで、露出した銅24をエッチングにより除去して、図3Bに示 すように、完全に硬化したエポキシ樹脂層を永続的はんだマスクとしてPCBの 表面上に残すことができる。このエッチング工程において、後で除去されるある 一時的コーティングにより、露出した回路要素をエッチング溶液から保護しても よい。コートされた銅ホイル PCBを作るのに用いられる銅ホイルは、典型的には、約35μmの厚みであ るが、より薄いホイルやより厚いホイルも用いられる。そのようなホイルは、通 常、回転する金属ドラム上への銅溶液からの電着によって製造される。そのホイ ルは、ドラムから取り外され、そしてその表面を保護するため及び樹脂支持体へ の接着を向上させるために処理される。 銅ホイルに適用される単数又は複数のコーティングは多様なタイプであること ができるが、好ましくは、それらは熱硬化性樹脂、例えば、エポキシ樹脂であろ う。というのは、それらは、良好な電気的特性及び耐熱性を有しているからであ る。一般に、このコーティングは、先に説明したように、はんだ付けからの適当 な保護を提供すべきであり、かつ仕上がりPCBをその正常な役務において保護 する役目を果たすべきである。1つの好ましい態様においては、第1層は、完全 に硬化(C段階化)したエポキシ樹脂であり、一方、第2層は、加熱及び加圧下 で流動することができかつ露出した回路要素を包封することができる、部分的に 硬化(B段階化)したエポキシ樹脂であろう。これら2層系の機能を提供するこ とができる単一層を用いてもよい。 エポキシ樹脂配合物は、PCB分野で用いられるものから選択することができ る。というのは、それらは概して回路要素がその上に形成されるガラス繊維強化 エポキシ支持体と適合性だからである。典型的には、エポキシ樹脂は、連鎖延長 剤、硬化剤、触媒、添加剤、及び溶剤と混合されて、銅ホイルをコートするのに 用いることができるエポキシワニスを形成する。要求される硬化度に依存して、 コートされたホイルを約130〜160℃の温度に加熱して、溶剤を飛ばしてエ ポキシ基を重合又は硬化させる。ホイル上に2層を堆積するときは、この方法を 2回行うか、又は第2の層を別のキャリアシート上に部分的に硬化させた後に第 1樹脂コートが既に与えられた銅ホイルに積層させてもよい。 また、他の樹脂を用いてもよい。好ましくは、それらは、ポリイミド又はシア ネートエステル樹脂のような熱硬化性フィルムを形成するであろう。他の可能は 変法は、第1層には熱硬化性樹脂を用いて、第2層として熱可塑性樹脂組成物を 用いることである。というのは、それは、回路の周囲を流動して接着剤としての 役目を果たすに違いないからである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(KE,LS,MW,SD,S Z,UG),UA(AM,AZ,BY,KG,KZ,MD ,RU,TJ,TM),AL,AU,BB,BG,BR ,CA,CN,CU,CZ,EE,GE,IL,IS, JP,KP,KR,LK,LR,LS,LT,LV,M G,MK,MN,MW,MX,NZ,PL,RO,RU ,SD,SG,SI,SK,TR,TT,UA,UZ, VN

Claims (1)

  1. 【特許請求の範囲】 1.印刷回路版の表面上にはんだマスクを形成する方法であって: (a)部分的に硬化した熱硬化性樹脂を一方の表面上に有する銅ホイルのシー トを、前記表面に、該樹脂層が該銅ホイルと該回路版表面との間になるように適 用して、該銅ホイルの反対面を露出させておき; (b)エッチレジストを該銅ホイルの該露出表面に適用し; (c)該エッチレジストの領域に光で画像形成させ、そして該エッチレジスト の未硬化部分を除去して銅部分を露出させ; (d)(c)で露出した銅部分をエッチングで取り除いて(a)の樹脂層を露 出させ; (e)(d)の露出した樹脂層を除去して、はんだ付けされるべき回路要素を 露出させ; (f)該硬化したエッチレジストを適する溶剤で除去し;そして (g)該残存する銅ホイルをエッチングして、未硬化樹脂をはんだマスクとし て露出させる ことを含む方法。 2.前記熱硬化性樹脂がエポキシ樹脂である、請求項1の方法。 3.前記銅ホイルのシートが、該銅ホイルの一方の面に堆積している完全に 硬化した熱硬化性樹脂の第1層を有し、そして前記部分的に硬化した樹脂層が前 記第1層の上に堆積されている、請求項1の方法。 4.前記銅ホイルのシートが、該銅ホイルの一方の面に堆積している完全に 硬化した熱硬化性樹脂の第1層と前記第1層の上に堆積している熱可塑性樹脂層 とを有する、請求項1の方法。 5.前記銅ホイルのシートが、該銅ホイルの一方の面に堆積している、部分 的に硬化した熱硬化性樹脂の単一層を有する、請求項1の方法。 6.印刷回路版のためのはんだマスクであって、請求項1の方法により前記 回路版上に堆積しているはんだマスク。
JP9522156A 1995-12-11 1996-12-11 印刷回路版の製造のためのはんだマスク Pending JP2000501892A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/570,260 US5626774A (en) 1995-12-11 1995-12-11 Solder mask for manufacture of printed circuit boards
US08/570,260 1995-12-11
PCT/US1996/019625 WO1997022235A2 (en) 1995-12-11 1996-12-11 Solder mask for manufacture of printed circuit boards

Publications (1)

Publication Number Publication Date
JP2000501892A true JP2000501892A (ja) 2000-02-15

Family

ID=24278909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9522156A Pending JP2000501892A (ja) 1995-12-11 1996-12-11 印刷回路版の製造のためのはんだマスク

Country Status (10)

Country Link
US (1) US5626774A (ja)
EP (1) EP0867106B1 (ja)
JP (1) JP2000501892A (ja)
KR (1) KR100437069B1 (ja)
AU (1) AU1413497A (ja)
CA (1) CA2239031A1 (ja)
DE (1) DE69605056T2 (ja)
MX (1) MX9804234A (ja)
TW (1) TW358322B (ja)
WO (1) WO1997022235A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10136114B4 (de) * 2001-07-26 2010-05-06 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
US6395625B1 (en) * 2001-10-12 2002-05-28 S & S Technology Corporation Method for manufacturing solder mask of printed circuit board
EP1318707A1 (en) * 2001-10-16 2003-06-11 Ultratera Corporation Method for manufacturing solder mask of printed circuit board
EP1365450A1 (en) * 2002-05-24 2003-11-26 Ultratera Corporation An improved wire-bonded chip on board package
EP1369919A1 (en) * 2002-05-24 2003-12-10 Ultratera Corporation Flip chip package
CN1462172A (zh) * 2002-05-27 2003-12-17 联测科技股份有限公司 具固定防焊层的印刷电路板
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
US7081209B2 (en) * 2003-07-09 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Solder mask removal method
CN101772274B (zh) * 2009-01-04 2011-11-30 欣兴电子股份有限公司 线路基板的表面电镀方法
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
CN112638053B (zh) * 2019-09-24 2022-04-29 北京梦之墨科技有限公司 一种阻焊层图案化方法及装置、以及电路板
CN110621116A (zh) * 2019-09-25 2019-12-27 江苏上达电子有限公司 一种封装基板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047114A (en) * 1984-11-02 1991-09-10 Amp-Akzo Corporation Process for the production of metal clad thermoplastic base materials and printed circuits on thermoplastic base materials
US4980016A (en) * 1985-08-07 1990-12-25 Canon Kabushiki Kaisha Process for producing electric circuit board
US4992354A (en) * 1988-02-26 1991-02-12 Morton International, Inc. Dry film photoresist for forming a conformable mask and method of application to a printed circuit board or the like
IE67319B1 (en) * 1989-10-11 1996-03-20 Waterford Res & Dev Ltd Antistatic adhesive tape
US5368884A (en) * 1991-11-06 1994-11-29 Nippon Paint Co., Ltd. Method of forming solder mask
US5334487A (en) * 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate

Also Published As

Publication number Publication date
MX9804234A (es) 1998-09-30
EP0867106B1 (en) 1999-11-03
CA2239031A1 (en) 1997-06-19
DE69605056T2 (de) 2000-02-24
AU1413497A (en) 1997-07-03
KR19990072084A (ko) 1999-09-27
KR100437069B1 (ko) 2004-07-16
US5626774A (en) 1997-05-06
WO1997022235A2 (en) 1997-06-19
TW358322B (en) 1999-05-11
EP0867106A2 (en) 1998-09-30
WO1997022235A3 (en) 1997-08-14
DE69605056D1 (de) 1999-12-09

Similar Documents

Publication Publication Date Title
JP2000501892A (ja) 印刷回路版の製造のためのはんだマスク
JP2001525600A (ja) 集積型可融リンクを有するプリント回路板アセンブリ
KR20010071409A (ko) 경식/연식 인쇄회로기판 및 그 제조 방법
CA2345829C (en) Process to manufacture tight tolerance embedded elements for printed circuit boards
US7259333B2 (en) Composite laminate circuit structure
JPH04283992A (ja) プリント回路基板の製造方法
JPS63199497A (ja) 多層プリント配線板
JP3224803B2 (ja) 回路板の製造方法
KR20010051541A (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
US20020192870A1 (en) Multilayer wiring board and method of manufacturing the same
US8227175B2 (en) Method for smoothing printed circuit boards
US4490457A (en) Cold/dry substrate treatment technique which improves photolithographic limits of resolution and exposure tolerance
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
US10412827B1 (en) Method of making a rigid-flex circuit board
JPH0380359B2 (ja)
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP4454663B2 (ja) 複合メッキ処理抵抗素子およびそれを含むプリント回路基板の製造方法
JPH09153661A (ja) 配線板及びその製造法
US5908529A (en) Multi-layer film substrate and process for production thereof
CN1204450A (zh) 制造印刷电路板用的焊接掩膜
JPH02125692A (ja) 厚膜素子を有するプリント配線板およびその製造方法
JPH0715139A (ja) 多層配線基板の製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JP2004140076A (ja) 多層回路基板及びその製造法
JPH04299893A (ja) 多層配線板の製造方法