JP2001525600A - 集積型可融リンクを有するプリント回路板アセンブリ - Google Patents

集積型可融リンクを有するプリント回路板アセンブリ

Info

Publication number
JP2001525600A
JP2001525600A JP2000523837A JP2000523837A JP2001525600A JP 2001525600 A JP2001525600 A JP 2001525600A JP 2000523837 A JP2000523837 A JP 2000523837A JP 2000523837 A JP2000523837 A JP 2000523837A JP 2001525600 A JP2001525600 A JP 2001525600A
Authority
JP
Japan
Prior art keywords
conductive layer
fusible link
conductive
traces
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000523837A
Other languages
English (en)
Other versions
JP2001525600A5 (ja
Inventor
デイビッド ジェイ． クルーガー，
アンドリュー ジェイ． ニューハルフェン，
Original Assignee
リッテルフューズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リッテルフューズ インコーポレイテッド filed Critical リッテルフューズ インコーポレイテッド
Publication of JP2001525600A publication Critical patent/JP2001525600A/ja
Publication of JP2001525600A5 publication Critical patent/JP2001525600A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/046—Fuses formed as printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10181—Fuse

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 複数の電気回路ジオメトリを規定するように、表面上に堆積された複数の導電性トレース（２５、３０）を有するプリント回路板を含むプリント回路板アセンブリ（１０）。複数の薄膜ヒューズ（３５）がプリント回路板上に堆積され、各ヒューズは、複数の導電性トレースの１つに回路保護を提供する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、概して回路ジオメトリに直接集積された薄膜ヒューズを有するＰＣ
板アセンブリに関する。 （発明の背景） 従来のプリント回路（「ＰＣ」）板は、概して電気絶縁基板の薄板構成、導電
層および接着剤を含む。接着剤は、導電層を絶縁体基板に接合する。例えば、銅
クラッディングは、通常以下の材料、すなわちＦＲ−４、エポキシ、セラミック
、ガラス−エポキシ混合物、ポリイミド、メラミンおよび電気絶縁体ポリマーの
いずれかで形成される絶縁基板の表面を覆う。ＰＣ板の製造業者らは、多様な技
術を用いて、導電層の一部を腐食させ、所望の電気回路ジオメトリを規定する導
電トレースを残す。
【０００２】 さらに、多様な技術を用いて、個別に表面上に実装されたヒューズを含む電子
部品を、これらの導電トレースに取り付けおよび相互接続させ、回路モジュール
、アセンブリ、あるいはサブアセンブリを形成してきた。これらの個別に表面上
に設置された電子部品は、典型的には導電トレースにはんだ付け、あるいは電気
接続される。しかしながら、今日のアプリケーションの多くは、小型化条件がＰ
Ｃ板のデザインを決定する。ＰＣ板には、平面状基板の「実装可能面積（ｒｅａ
ｌ ｅｓｔａｔｅ）」が最小限であり得る単一ＰＣ板アプリケーション、および
複数のＰＣ板が垂直にスタックされなければならないマルチボードアプリケーシ
ョンが含まれる。従って、規定された回路ジオメトリを保護するために、直接回
路ジオメトリに集積されている薄膜電気ヒューズ、あるいは導電トレースを有す
るＰＣ板アセンブリが必要とされている。
【０００３】 本発明は、この必要性に応え、かつこれらおよびその他の問題を解決するよう
にデザインされたものである。
【０００４】 （発明の要旨） 本発明は、ＰＣ板アセンブリの規定された回路ジオメトリに対して集積回路保
護を提供することを目的とする。
【０００５】 本発明は、集積回路保護を有するＰＣ板アセンブリを製造する方法を提供する
こともまた目的とする。
【０００６】 本発明の第１の局面において、ＰＣ板の第１の表面上の電気回路ジオメトリを
規定する、導電トレースを備えたＰＣ板アセンブリが提供される。ＰＣ板上の薄
膜ヒューズは、導電トレースの第１の部分と第２部分とを電気的に接続する。こ
の薄膜ヒューズは、第１の導電層および第２の導電層を含む可融リンクを有する
。第２の導電層は、第１の導電層を構成する材料以外の材料により構成される。
【０００７】 本発明の第２の局面において、第１および第２の導電トレースを第１の表面上
に有する、電気的絶縁基板を含む電気的アセンブリが提供される。これらの導電
トレースは、それらに接続する電気部品を有するように構成されている。可融リ
ンクは基板の第１の表面上に形成され、第１および第２の導電トレースを電気的
に接続する。この可融リンクは、第１および第２の導電層を含み、第２の導電層
は第１の導電層を構成する材料以外の材料により構成される。保護コーティング
が可融リンクを覆っている。
【０００８】 本発明の第３の局面において、集積回路保護を有する電気的アセンブリを製造
する方法が提供される。この電気的アセンブリは、その第１の表面上の電気的回
路ジオメトリを規定する導電トレースを有する、電気的絶縁基板を含む。この方
法は、電気的絶縁基板を露出するように導電トレースの一部を除去し、第１およ
び第２の回路トレースを形成する工程を含む。第１の導電層は露出された基板上
に堆積され、第１の回路トレースと第２の回路トレースとを接続する。第２の導
電層は第１の導電層上に堆積され、可融リンクを形成する。
【０００９】 本発明の第４の局面において、集積回路保護を有する電気的アセンブリを製造
する方法が提供される。この方法は、絶縁基板の表面を調整して、基板表面を導
電層と結合しやすくする工程を含む。第１の導電層（すなわち可融要素）は、絶
縁基板の粗い表面上に付与される。導電トレースは、絶縁基板に積層されて、可
融要素がそれらの導電トレースを電気的に接続する。第２の導電層は、第１の導
電層上に付与され、可融リンクを形成する。最後に、保護層が可融リンクに付与
される。
【００１０】 本発明の最後の局面において、集積回路保護を有するＰＣ板アセンブリを製造
する方法もまた提供される。ＰＣ板アセンブリは、基板の表面に取り付けられた
第１の導電層を有する、電気的絶縁基板を備える。この製造方法は、導電層の一
部を除去し、回路ジオメトリを規定する工程を含む。第２の導電層は、回路ジオ
メトリに付与され、可融リンクを形成する。最終工程において、保護コーティン
グが可融リンクに付与される。
【００１１】 本発明の他の特徴および利点は、以下の図面と合わせて後続の詳細から明らか
となる。
【００１２】 （好適な実施形態の詳細な説明） 本発明が理解され得るために、以下、添付の図面を参照しながら例示として本
発明を説明する。
【００１３】 本発明は、多くの異なる形における実施形態が可能であるが、本開示が、本発
明の原理の例示と見なされ、図示説明する実施形態に本発明の広範な局面を限定
することを意図するものではないという理解のもと、本発明の実施形態を図に示
し、本明細書において詳細に説明する。
【００１４】 本発明は、薄膜ヒューズを直接ＰＣボードの回路に集積する。図１を参照して
、本発明による電気的アセンブリ１０は、第１の表面２０を有する電気的絶縁基
板１５を含む。第１の表面２０上には、第１および第２の導電トレース２５、３
０があり、追加の電気的要素を接続するように適合されている。第１の表面２０
上には、可融性のリンク３５があり、第１および第２の導電トレース２５、３０
に電気的に接続されている。可融性のリンク３５は、第１の導電層４０および第
２の導電層４５を含む。第２の導電層４５は、第１の導電層４０上に堆積され、
第１の導電層４０に含まれる材料以外の材料から構成される。保護被覆５０が、
可融性のリンク３５を覆い、可融性のリンク３５を衝撃および酸化から保護する
。
【００１５】 図２は、垂直にスタックされたＰＣボード１５ａ、１５ｂで構成される電気的
アセンブリ１０を示す。ＰＣボード１５ａは、その表面、即ち、可融性のリンク
３５を介して接続された導電トレース２５、３０に集積ヒューズ保護を有する。
可融性のリンクは、第１および第２の導電層４０、４５を含む。保護被膜５０が
可融性のリンク３５を覆う。ＰＣボード１５ｂは、ＰＣボード１５ａ上に垂直に
スタックされている。最終的に、ＰＣボード１５ａ、１５ｂは積層されて、単一
のアセンブリを形成する。ＰＣボード１５ｂは、ＰＣボード１５ａに接続された
、可融性のリンク３５を含む、電子的要素への電気的アクセスを可能にする開口
５１、５２を有する。本発明が、図２に示すような複数の垂直スタックされたＰ
Ｃボードから構成される電気的アセンブリを想定していることを理解されたい。
【００１６】 ＰＣボードの回路に直接集積された薄膜ヒューズを有する電気的アセンブリの
ための２つの好適な方法を説明する。第１の好適な方法では、既存の回路の一部
を除去し、ＰＣボードの絶縁基板を露出する。次に、従来の鍍金技術を用いて、
絶縁基板上に薄膜ヒューズを形成する。この方法は、本明細書において「直接堆
積法」と称する。第２の好適な方法では、既存の回路にヒューズを直接エッチン
グすることにより、薄膜ヒューズがＰＣボードに直接集積される。この方法は、
本明細書において「直接エッチング法」と称する。
【００１７】 （図３Ａ〜図３Ｋに示す実施形態） 直接堆積法の好適な実施形態による電気的アセンブリを製造するための様々な
工程を図３Ａ〜図３Ｋを参照しながら説明する。図３Ａおよび図３Ｂに図示する
ように、導電性被覆面６５を有するＰＣ板６０をフォトレジスト材料７０で被覆
する。典型的には、ＰＣ板６０は、電気絶縁性基板（例えば、セラミック、ガラ
スエポキシ、電気絶縁性ポリマー、およびＦＲ４エポキシ）と、接着剤と、導電
性箔との積層体である。複数の導電性トレース１２０は、当該分野においては周
知であるように、マスクまたはフォトリソグラフィ技術を用いてＰＣ板６０上に
イメージングする。導電性トレース１２０の所望のジオメトリ（ｇｅｏｍｅｔｒ
ｙ）を形成する非マスクフォトレジスト材料７１を硬化する。
【００１８】 図３Ｃを参照して、硬化したフォトレジスト材料７１を現像し、これにより、
未硬化フォトレジスト材料を除去して、導電性トレース１２０を規定する導電性
被覆面６５を露出させる。図３Ｄに示す次の工程において、好ましくは層６５を
塩化鉄（III)溶液に供することにより露出した導電性被覆面６５をエッチング除
去し、これにより、ＰＣ板６０の絶縁性基板８７を露出させて、導電性トレース
１２０のジオメトリを、硬化したフォトレジスト７１によって保護された状態で
後に残す。
【００１９】 図３Ｅにおいて、硬化したフォトレジスト７１の一部（可融リンクの長さにほ
ぼ等しい）を剥離し、これにより、導電性トレース１２０の中央部分１２１を露
出させる。部分１２１を塩化鉄（III)溶液に供することにより露出した中央部分
１２１をエッチング除去し、これにより、導電性トレース１２０の各部分間にお
いて電気絶縁性基板８７を露出させる。導電性トレース１２０の各部分間におい
て露出した電気絶縁性基板８７上に導電性層を堆積することによって、可融リン
クが形成されるので、この絶縁性基板８７の表面に接着剤が存在しないようにす
ることが重要である。これにより、堆積された可融リンクと露出した絶縁性基板
８７とが確実に接続されるようになる。その後、導電性トレース１２０を被覆す
る残りの硬化したフォトレジストを除去し、これにより、複数の第１および第２
の回路トレース１２５、１３０を形成する（図３Ｆ）。
【００２０】 図３Ｇを参照して、第１の導電性層１３５を基板８７上に堆積して、第１およ
び第２の回路トレース１２５、１３０をそれぞれ接続する。好適な方法において
、第１の導電性層１３５は、銅を含み、従来の無電解めっき技術を用いて基板上
にめっきされる。
【００２１】 次の工程において、可融リンクのジオメトリが規定される。これは、導電性ト
レースを規定するのと同様に行われる（図３Ａ〜図３Ｄを参照）。図３Ｈ〜図３
Ｊを参照して、フォトレジスト材料７０を、第１の導電性層１３５に塗布する。
可融リンクのジオメトリを、当該分野においては周知であるように、マスクまた
はフォトリソグラフィ技術を用いてフォトレジスト材料７０上にイメージングす
る。可融リンクのジオメトリを保護している非マスクフォトレジスト材料７１を
硬化する。硬化したフォトレジスト７１を現像し、これにより、未硬化フォトレ
ジスト材料を除去して、第１の導電性層１３５の部分を露出させる。好ましくは
塩化鉄（III)溶液によって、第１の導電性層１３５の露出した部分をエッチング
除去する。硬化したフォトレジスト材料７１によって保護されるこの可融リンク
のジオメトリは、後に残る（図３Ｉ）。
【００２２】 図３Ｉに示す好適な実施形態において、可融リンクのジオメトリは、第１およ
び第２の導電性トレース１２５、１３０の上に部分的に重なる端子パッド１３７
を接続する薄い可融要素１３６を含み、これにより、それぞれ、確実な電気的接
続状態を確保する。集積フューズおよび電気的アセンブリの所望の用途および定
格に応じて、全体的な寸法を含む可融リンクのジオメトリが変わることが理解さ
れるべきである。
【００２３】 図３Ｊを参照して、薄い可融要素１３６を保護する硬化したフォトレジスト材
料７１の部分を剥離し、これにより、第１の導電性層１３５を露出させる。好ま
しくは錫または錫／鉛合金である第２の導電性層１３８を、可融リンク１３９を
形成する薄い可融要素１３６の露出部分に塗布する。残りの硬化したフォトレジ
スト材料を、端子パッド１３７および薄い可融要素１３６から剥離し、これによ
り、第１の導電性層１３５を露出させる。図３Ｋに示す最終工程において、保護
コーティング１４０を、可融リンク１３９に塗布する。好ましくは、保護コーテ
ィングはポリマー性材料である。ポリカーボネートフィルムは、保護コーティン
グ１４０としての使用に非常に適している。
【００２４】 第１の導電性層１３５は、厚さｔclを有する。回路トレース１２５、１３０は
、厚さｔctを有する。導電性層１３５が無電解めっきされた銅であり、回路トレ
ース１２５、１３０が典型的に銅箔である好適な実施形態においては、ｔflはｔ ct 未満である。
【００２５】 （図４Ａ〜４Ｅに示す実施形態） 図４Ａ〜４Ｅを参照して、直接堆積法の第２の実施形態を説明する。この方法
において、絶縁基板１５０が提供される。絶縁基板の表面は、メッキ性を高める
ために予め調整してあり、あるいは粗くされる。表面は、ＭｎＯ4に曝すことに より化学的に調整されてもよく、あるいはサンドブラスト加工などにより機械的
に調整されてもよい。第１の導電層１３５が、絶縁基板１５０の処理面に付与さ
れる（図４Ｂ）。導電層は、例えば積層または無電解メッキなどの任意の従来技
術によって付与され得る。好ましくは、第１の導電層１３５は無電解メッキされ
た銅を含んでなる。
【００２６】 図４Ｃを参照して、回路トレース１２５、１３０が第１の導電層１３５に電気
的に接続されるように、回路トレース１２５、１３０を絶縁基板１５０に積層す
る。第２の導電層１３８を第１の導電層１３５に付与することにより、可融リン
ク１３９（図４Ｄ）を形成する。図４Ｅに示す最後の工程において、保護コーテ
ィング１４０を可融リンク１３９に付与することにより、可融リンク１３９を酸
化物の形成および機械的応力の印加から保護する。
【００２７】 （図５Ａ〜５Ｆに示す実施形態） 直接エッチング法に基づいて電気的アセンブリを製造するための様々な工程を
、図５Ａ〜５Ｈを参照して説明する。図５Ａにおいて、直接エッチング法は、回
路ジオメトリが規定されていない外側の第１導電層６５を有する、従来の「バー
ジン」ＰＣ板６０上に行われる。典型的には、ＰＣ板６０は電気的に絶縁性の基
板（例えばセラミック、ガラスエポキシ、電気的に絶縁性のポリマー、およびＦ
Ｒ４エポキシ）、接着剤、および導電性箔の積層体である。直接エッチング法は
また、既に回路ジオメトリが規定されたＰＣ板上にも行い得ることが、当業者に
は理解される。
【００２８】 本発明の直接エッチング法によれば、従来のフォトリソグラフィ技術を用いて
回路ジオメトリを第１の導電層６５にエッチングする。まず図５Ｂを参照して、
ＰＣ板６０をフォトレジスト材料７０で覆う。上述のマスクまたはフォトリソグ
ラフィ技術を用いて、回路トレース１２５、１３０および可融要素８５を基板６
０上にイメージングする。マスクされていないフォトレジスト材料７１（すなわ
ち回路トレース１２５、１３０を保護する材料および可融要素８５を保護する材
料）を硬化する。
【００２９】 図５Ｃを参照すると、硬化したフォトレジスト材料７１は現像され、未硬化の
フォトレジスト材料は除去されて、それによりＰＣ板６０の第１の導電層６５が
露出する。硬化したフォトレジスト材料は７１は、さらなる処理工程中に、回路
トレース１２５、１３０および可融要素８５を規定し、かつ保護する。ＰＣ板６
０の露出した第１の導電層６５は、好適には露出した第１の導電層６５を塩化鉄
（ＩＩＩ）溶液に曝すことによって、エッチングにより除去され、それによりＰ
Ｃ板６０の絶縁基板８７が露出する（図５Ｄ）。
【００３０】 直接堆積法に従って製造された電気アセンブリとは対照的に、直接エッチング
法の場合は、回路トレース１２５、１３０および可融要素８５が同一の構造物、
すなわち第１の導電層６５から形成される（図６と図７とを比較されたい）。従
来のＰＣ板の場合、この構造物は概して金属箔、典型的には銅である。ヒューズ
をとばせるために、可融要素８５は好適には、回路トレース１２５、１３０の幅
よりも小さい幅を有する。可融要素８５および回路トレース１２５、１３０のデ
ィメンションは、図５Ｂに関して上述したようにイメージング工程中に制御され
得る。
【００３１】 第２の導電層１３８は可融要素８５に付与されて、可融リンク１３９を形成す
る。可融要素８５に対する第２の導電層１３８の付与は、可融リンク１３９の融
点を、回路トレース１２５、１３０の融点よりも低下させる。これは、一般にＭ
効果として知られている。
【００３２】 回路トレース１２５、１３０が銅箔を含み、かつ、第２の導電層１３８が半田
、錫、鉛またはそれらの合金を含む、好適な実施形態において、導電トレース１
２５、１３０と可融リンク１３９との間の融点の差は、約１２５０°Ｆである。
可融リンク１３９の融点を低下させることにより、集積ヒューズの定格が制御さ
れ得る。さらに、ＰＣ板からの付着の存在によって起こる炭素のトラッキングお
よび焦げが回避され得る。
【００３３】 図５Ｅに示すように、硬化したフォトレジスト材料７１の一部分を可融要素８
５から剥離して第１の導電層６５を露出させることにより、第２の導電層１３８
が可融要素８５に付与される。その後、第２の導電層１３８が、任意の従来の堆
積法（例えば、蒸着、スパッタリング、メッキ）により、第１の導電層６５の露
出した部分に付与されて、可融リンク１３９を形成する。
【００３４】 上述したように、好適な実施形態において、可融リンク１３９は、可融要素８
５と第２の導電層１３８とを含む。可融リンク１３９の融点を低下させるために
、第２の導電層１３８は、第１の導電層６５を構成する材料以外の材料を含む。
例えば、第２の導電層１３８は、半田、錫、鉛またはそれらの合金を含み、第１
の導電層６５は、銅、銀、ニッケル、チタン、アルミニウムおよびそれらの合金
からなる群より選択される金属を含む。
【００３５】 最後に、硬化したフォトレジスト材料７１の残りが、回路トレース１２５、１
３０および可融要素８５から剥離され、保護コーティング１４０が可融リンク１
３９上に堆積されて、リンク１３９を衝撃および酸化から保護する。好適には、
保護コーティング１４０はポリマー材料である。ポリカーボネート膜１４０が保
護コーティング１４０として用いられるに適している。
【００３６】 図６は、本発明の直接堆積法によって製造された電気アセンブリ１０の前面図
である。図７は、本発明の直接エッチング法によって製造された電気アセンブリ
１０の前面図である。図６および図７には、単一の集積ヒューズ１５０のみが示
されており、図３Ａ〜３Ｋ、図４Ａ〜図４Ｅ、および図５Ａ〜図５Ｆの様々なプ
ロセス工程は限定された数の集積ヒューズに対して実施されるが、当業者には、
本発明の電気アセンブリ１０は複数の集積ヒューズを有し得ることが理解される
べきである。
【００３７】 本発明はその意図または中心的特徴から逸脱することなく他の特定の形態で具
現化されることが理解される。従って、本実施例および実施形態は、すべての局
面で例としてのものであり本発明を限定しないと考えられるべきであり、本発明
は本明細書に示された詳細によって限定されることはない。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態による集積回路保護を有する電気的アセンブリの上面
図である。
【図２】 本発明の第２の実施形態による集積回路保護を有する電気的アセンブリの側面
図である。
【図３Ａ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｂ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｃ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｄ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｅ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｆ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｇ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｈ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｉ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｊ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図３Ｋ】 本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図
である。
【図４Ａ】 本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図
である。
【図４Ｂ】 本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図
である。
【図４Ｃ】 本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図
である。
【図４Ｄ】 本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図
である。
【図４Ｅ】 本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図
である。
【図５Ａ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図５Ｂ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図５Ｃ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図５Ｄ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図５Ｅ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図５Ｆ】 本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を
示す図である。
【図６】 本発明による直接堆積法により製造された電気的アセンブリの正面図である。
【図７】 本発明による直接エッチング法により製造された電気的アセンブリの正面図で
ある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ニューハルフェン， アンドリュー ジェ イ． アメリカ合衆国 イリノイ 60102， ア ルゴンクイン， サウス メイン ストリ ート 308 Ｆターム(参考） 4E351 AA03 AA07 BB02 BB23 BB24 BB30 BB33 DD04 DD05 DD08 DD10 DD11 DD12 DD19 DD21 DD24 GG06 5G502 AA01 BA08 BB13 BC08

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 電気アセンブリであって、 第１の表面上に第１のおよび第２の回路トレースを有する電気的に絶縁性の基
    板であって、該複数の回路トレースが、厚さｔctを有する第１の導電材料から構
    成され、それに接続された電気コンポーネントを有するように調節された、電気
    的に絶縁性の基板と、 該基板の該第１の表面および該第１および第２の回路トレースのいくつかの部
    分の上に配置され、且つ、該第１および第２の回路トレースを電気的に接続する
    可融リンクであって、該可融リンクは第１の導電層および第２の導電層を含み、
    該可融リンクの該第１の導電層はｔctよりも小さな厚さｔclを有し、該第２の導
    電層は、該第１の導電層を構成する材料とは異なる材料から構成される、可融リ
    ンクと、 を含む電気アセンブリ。
  2. 【請求項２】 前記可融リンクは、第１および第２の端子パッドを含み、該
    第１および第２の端子パッドは物理的且つ電気的に該可融リンクを前記回路トレ
    ースに接続する、請求項１に記載の電気アセンブリ。
  3. 【請求項３】 前記電気的に絶縁性の基板は、前記第１の表面上に複数の第
    １および第２の回路トレースを含み、該複数の第１および第２の回路トレースは
    、複数の可融リンクによってそれぞれ接続される、請求項１に記載の電気アセン
    ブリ。
  4. 【請求項４】 前記可融リンクの前記第１の導電層は、前記第１および第２
    の回路トレースと同じ金属から構成される、請求項１に記載の電気アセンブリ。
  5. 【請求項５】 前記複数の可融リンクの各々は、第１および第２の端子パッ
    ドを含み、該第１および第２の端子パッドの各々は、それぞれの可融リンクで、
    前記複数の第１および第２の回路トレースの１つと接続される、請求項３に記載
    の電気アセンブリ。
  6. 【請求項６】 前記可融リンクの前記第１の導電層は、前記第１の回路トレ
    ースを前記第２の回路トレースに接続する、請求項１に記載の電気アセンブリ。
  7. 【請求項７】 前記可融リンクの前記第１の導電層は、銅、銀、ニッケル、
    チタン、アルミニウム、およびそれらの合金からなる群より選択された金属から
    構成される、請求項１に記載の電気アセンブリ。
  8. 【請求項８】 前記可融リンクを覆う保護コーティングを含む、請求項１に
    記載の電気アセンブリ。
  9. 【請求項９】 前記保護コーティングはポリマー性材料を含む、請求項８に
    記載の電気アセンブリ。
  10. 【請求項１０】 前記ポリマー性材料はポリカーボネートを含む、請求項９
    に記載の電気アセンブリ。
  11. 【請求項１１】 前記可融リンクの前記第２の導電層は、該可融リンクの前
    記第１の導電層の融点温度よりも低い融点温度を有する、請求項１に記載の電気
    アセンブリ。
  12. 【請求項１２】 前記可融リンクの前記第２の導電層は錫を含む、請求項１
    に記載の電気アセンブリ。
  13. 【請求項１３】 前記可融リンクの前記第２の導電層は錫と鉛との混合物を
    含む、請求項１に記載の電気アセンブリ。
  14. 【請求項１４】 前記可融リンクの前記第１の導電層は銅を含み、該可融リ
    ンクの前記第２の導電層は錫を含む、請求項１に記載の電気アセンブリ。
  15. 【請求項１５】 前記電気的に絶縁層の基板は、セラミック、ガラスエポキ
    シ、および電気的に絶縁性のポリマーからなる群より選択された材料から構成さ
    れる、請求項１に記載の電気アセンブリ。
  16. 【請求項１６】 プリント回路板アセンブリであって、 絶縁層および導電層から構成されるプリント回路板と、 該プリント回路板の第１の表面上に電気回路ジオメトリを規定する導電性トレ
    ースであって、該導電性トレースは、厚さｔctを有し、且つ、該プリント回路板
    の該導電層から形成され、この材料が除去されて第１および第２の回路トレース
    が規定される、導電性トレースと、 第１の導電層および第２の導電層を含む可融リンクを有する薄膜ヒューズであ
    って、該可融リンクの該第１の導電層が、該プリント回路板の該絶縁層上に配置
    され、且つ、該第１および第２の回路トレースに重なり、該可融リンクの該第１
    の導電層が、ｔctよりも小さな厚さｔclを有し、且つ、該可融リンクの該第２の
    導電層を構成する材料とは異なる材料から構成される、薄膜ヒューズと、 を含むプリント回路板アセンブリ。
  17. 【請求項１７】 前記可融リンクは、前記導電性トレースの前記第１および
    第２の回路トレースを電気的に接続する第１および第２の端子パッドを含む、請
    求項１６に記載のプリント回路板アセンブリ。
  18. 【請求項１８】 前記プリント回路板は、複数の電気回路ジオメトリを規定
    する複数の導電性トレースを含み、各導電性トレースは第１および第２の回路ト
    レースをそれぞれ有し、 複数の薄膜ヒューズは、第１の導電層および第２の導電層を含む可融リンクを
    有し、各可融リンクの該第１の導電層は該プリント回路板の前記絶縁層上に配置
    され、且つ、該第１および第２の回路トレースの１つにそれぞれ重なり、 各可融リンクの該第１の導電層は、ｔctよりも小さな厚さｔclを有し、且つ、
    各可融リンクの前記第２の導電層を構成する材料とは異なる材料とは異なる材料
    から構成される、 請求項１６に記載のプリント回路板アセンブリ。
  19. 【請求項１９】 前記導電性トレースが金属箔を含む、請求項１６に記載の
    プリント回路板アセンブリ。
  20. 【請求項２０】 前記可融リンクの前記第１の導電層は銅を含む、請求項１
    ６に記載のプリント回路板アセンブリ。
  21. 【請求項２１】 前記プリント回路板の前記導電層は金属箔から構成され、
    前記可融リンクの前記第１の導電層は無電解メッキされた金属から構成される、
    請求項１６に記載のプリント回路板アセンブリ。
  22. 【請求項２２】 前記金属箔および前記無電解メッキされた金属は、銅であ
    る、請求項２１に記載のプリント回路板アセンブリ。
  23. 【請求項２３】 電気回路ジオメトリを規定するように、第１の表面上に導
    電性トレースを有する電気的に絶縁性の基板から構成される電気アセンブリを製
    造する方法であって、 該導電性トレースの一部を除去して、該電気的に絶縁性の基板を露出させて、
    第１および第２の回路トレースを形成するステップと、 該露出された基板上に第１の導電層を堆積するステップであって、該第１の導
    電層が該第１および第２の回路トレースに電気的に接続する、ステップと、 第２の導電層を該第１の導電層上に堆積して、可融リンクを形成するステップ
    と、 を含む方法。
  24. 【請求項２４】 前記第１の導電層は、前記第２の導電層を構成する材料と
    は異なる材料から構成される、請求項２３に記載の方法。
  25. 【請求項２５】 前記可融リンクに保護コーティングを付与するステップを
    含む、請求項２３に記載の方法。
  26. 【請求項２６】 前記導電性トレースの一部分を除去して、前記電気的に絶
    縁性の基板を露出させて、第１および第２の回路トレースを形成するステップが
    、 該導電性トレースの一部がマスキングされずに残るように、該導電性トレース
    の第１および第２の部分をマスキングするステップと、 該導電性トレースの該マスキングされなかった部分を除去して、該絶縁性の基
    板を露出させるステップと、 該導電性トレースの該第１および第２の部分から該マスキングを除去して、該
    第１および第２の回路トレースを規定するステップと、 をさらに含む、請求項２３に記載の方法。
  27. 【請求項２７】 前記露出された基板上に第１の導電層を堆積して、前記第
    １および第２の回路トレースを電気的に接続するステップは、 前記露出された基板および該第１および第２の回路トレースのいくつかの部分
    に導電性材料を付与するステップと、 該導電性材料をマスキングするステップと、 該導電性材料の一部をマスクせずに残すステップと、 該マスキングされなかった導電性材料を除去して、第１および第２の端子パッ
    ドおよびヒューズエレメントを規定するステップと、 をさらに含む、請求項２３に記載の方法。
  28. 【請求項２８】 前記第１の導電層は、無電解メッキによって、前記露出さ
    れた基板上に堆積される、請求項２３に記載の方法。
  29. 【請求項２９】 前記第１の導電層は銅を含む、請求項２３に記載の方法。
  30. 【請求項３０】 前記第１の導電層上に第２の導電層を堆積して、可融リン
    クを形成するステップは、 該第１の導電層ならびに前記第１および第２の回路トレースのいくつかの部分
    をマスキングするステップと、 第１の導電層の一部を露出させるステップと、 該第１の導電層の該露出された部分上に該第２の導電層を堆積するステップと
    、 該第１の導電層ならびに該第１および第２の回路トレースの該いくつかの部分
    から該マスキングを除去するステップと、 をさらに含む、請求項２３に記載の方法。
  31. 【請求項３１】 その上に堆積された導電性回路ジオメトリおよび該導電性
    回路ジオメトリに集積された少なくとも１つの可融リンクを有する電気的に絶縁
    性の基板を含む電気アセンブリを製造する方法であって、該方法は、 該絶縁性基板を調整するステップと、 該絶縁基板上に第１の導電層を堆積するステップと、 第１および第２の導電性トレースを該第１の導電層に電気的に接続して、該導
    電性回路ジオメトリを形成するステップと、 該第１の導電層に第２の導電層を付与して、可融リンクを形成するステップと
    、 を含む方法。
  32. 【請求項３２】 前記可融リンクを保護コーティングで覆うステップをさら
    に含む、請求項３１に記載の方法。
  33. 【請求項３３】 前記第１および第２の導電性トレースは、前記絶縁性の基
    板上に堆積され、該第１および第２の導電性トレースの一部は、前記第１の導電
    層上に堆積される、請求項３１に記載の方法。
  34. 【請求項３４】 前記第１および第２の導電性トレースは、前記第１の導電
    層の厚さよりも大きな厚さを有する、請求項３１に記載の方法。
  35. 【請求項３５】 前記第１の導電層は、前記絶縁性の基板上に無電解メッキ
    によって堆積される、請求項３１に記載の方法。
  36. 【請求項３６】 前記第１の導電層は銅である、請求項３１に記載の方法。
  37. 【請求項３７】 表面上に規定された電気回路ジオメトリを有する電気的に
    絶縁性の基板から構成される電気アセンブリを製造する方法であって、該方法は
    、 第１の表面に取り付けられた第１の導電層を有する電気的に絶縁性の基板を提
    供するステップであって、該第１の導電層が所望の回路ジオメトリを規定する、
    ステップと、 該第１の導電層内に、第１および第２の回路トレースを形成するステップと、 該第１の導電層内に可融エレメントを形成するステップであって、該可融エレ
    メントは、該第１および第２の回路トレースを電気的に接続する、ステップと、 第２の導電層を該第１の導電層に付与して、可融リンクを形成するステップと
    、 を含む方法。
  38. 【請求項３８】 前記第１の導電層は、銅、銀、ニッケル、チタン、アルミ
    ニウム、およびそれらの合金からなる群より選択された金属で構成される、請求
    項３７に記載の方法。
  39. 【請求項３９】 前記第２の導電層は、錫、はんだ、鉛、およびそれらの合
    金からなる群より選択された材料で構成される、請求項３７に記載の方法。
  40. 【請求項４０】 前記第１および第２の回路トレースおよび可融エレメント
    を形成するステップは、 前記第１の導電層のいくつかの部分をマスキングするステップと、 該第１の導電層のマスキングされなかった部分をエッチング除去するステップ
    と、 によって実行される、請求項３７に記載の方法。
  41. 【請求項４１】 前記第１および第２の回路トレースは幅Ｗ1を有し、前記 可融エレメントは幅Ｗ2を有し、Ｗ1はＷ2よりも大きい、請求項３７に記載の方 法。
JP2000523837A 1997-12-02 1998-11-30 集積型可融リンクを有するプリント回路板アセンブリ Pending JP2001525600A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/982,589 US5923239A (en) 1997-12-02 1997-12-02 Printed circuit board assembly having an integrated fusible link
US08/982,589 1997-12-02
PCT/US1998/025417 WO1999029147A1 (en) 1997-12-02 1998-11-30 Printed circuit board assembly having an integrated fusible link

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008147481A Division JP2008211257A (ja) 1997-12-02 2008-06-04 集積型可融リンクを有するプリント回路板アセンブリ

Publications (2)

Publication Number Publication Date
JP2001525600A true JP2001525600A (ja) 2001-12-11
JP2001525600A5 JP2001525600A5 (ja) 2006-01-26

Family

ID=25529323

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000523837A Pending JP2001525600A (ja) 1997-12-02 1998-11-30 集積型可融リンクを有するプリント回路板アセンブリ
JP2008147481A Pending JP2008211257A (ja) 1997-12-02 2008-06-04 集積型可融リンクを有するプリント回路板アセンブリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008147481A Pending JP2008211257A (ja) 1997-12-02 2008-06-04 集積型可融リンクを有するプリント回路板アセンブリ

Country Status (7)

Country Link
US (2) US5923239A (ja)
EP (1) EP1046326B1 (ja)
JP (2) JP2001525600A (ja)
AU (1) AU1614199A (ja)
DE (1) DE69812179T2 (ja)
TW (1) TW407438B (ja)
WO (1) WO1999029147A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530053A (ja) * 2000-03-24 2003-10-07 リッテルフューズ，インコーポレイティド 遠距離通信回路の保護における使用のための統合された過電流および過電圧装置
JP2006237008A (ja) * 2005-02-24 2006-09-07 Cooper Technol Co 低抵抗ヒューズおよび低抵抗ヒューズを製造する方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373371B1 (en) * 1997-08-29 2002-04-16 Microelectronic Modules Corp. Preformed thermal fuse
US5923239A (en) * 1997-12-02 1999-07-13 Littelfuse, Inc. Printed circuit board assembly having an integrated fusible link
US6201679B1 (en) * 1999-06-04 2001-03-13 California Micro Devices Corporation Integrated electrical overload protection device and method of formation
US6456186B1 (en) 1999-10-27 2002-09-24 Motorola, Inc. Multi-terminal fuse device
GB0001573D0 (en) * 2000-01-24 2000-03-15 Welwyn Components Ltd Printed circuit board with fuse
DE10005836B4 (de) * 2000-02-10 2006-10-12 Vossloh-Schwabe Elektronik Gmbh Leiterplattensicherung mit erhöhter Sicherheit
US7133266B1 (en) 2000-11-21 2006-11-07 Pass & Seymour, Inc. Electrical wiring device
WO2001069988A1 (fr) * 2000-03-14 2001-09-20 Rohm Co., Ltd. Carte a circuits imprimes comprenant un fusible
US8514529B1 (en) 2000-11-21 2013-08-20 Pass & Seymour, Inc. Electrical wiring device
US7570148B2 (en) * 2002-01-10 2009-08-04 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US7436284B2 (en) 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US6709980B2 (en) * 2002-05-24 2004-03-23 Micron Technology, Inc. Using stabilizers in electroless solutions to inhibit plating of fuses
JP2006511930A (ja) * 2002-06-21 2006-04-06 コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト 電子式自動車制御装置用のプリント回路基板
US7106164B2 (en) * 2003-12-03 2006-09-12 International Business Machines Corporation Apparatus and method for electronic fuse with improved ESD tolerance
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
WO2011143510A1 (en) 2010-05-12 2011-11-17 Lynk Labs, Inc. Led lighting system
US10575376B2 (en) 2004-02-25 2020-02-25 Lynk Labs, Inc. AC light emitting diode and AC LED drive methods and apparatus
US10499465B2 (en) 2004-02-25 2019-12-03 Lynk Labs, Inc. High frequency multi-voltage and multi-brightness LED lighting devices and systems and methods of using same
KR100571231B1 (ko) * 2004-05-31 2006-04-13 삼성에스디아이 주식회사 리튬이온전지의 휴즈장치
US7239491B1 (en) 2004-07-02 2007-07-03 Pass & Seymore, Inc. Protective device with miswire protection
US7295410B1 (en) 2004-10-13 2007-11-13 Pass & Seymour, Inc. Protective device with miswire protection
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
DE102005024347B8 (de) * 2005-05-27 2010-07-08 Infineon Technologies Ag Elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss
EP1908154A2 (en) * 2005-07-22 2008-04-09 Littelfuse, Inc. Electrical device with integrally fused conductor
GB0519489D0 (en) * 2005-09-23 2005-11-02 Yazaki Europe Ltd A fuse
JP5113064B2 (ja) * 2005-10-03 2013-01-09 リッテルフューズ，インコーポレイティド 筐体を形成するキャビティをもったヒューズ
TWI301286B (en) * 2006-01-12 2008-09-21 Inpaq Technology Co Ltd Over-current protector
US7710236B2 (en) * 2006-08-01 2010-05-04 Delphi Technologies, Inc. Fuse systems with serviceable connections
US7760482B2 (en) * 2006-10-31 2010-07-20 Leach International Corporation Power controller with fusible link
CN200983718Y (zh) * 2006-12-06 2007-11-28 鸿富锦精密工业（深圳）有限公司 主板
US7701321B2 (en) * 2007-05-10 2010-04-20 Delphi Technologies, Inc. System and method for interconnecting a plurality of printed circuits
US20090009281A1 (en) * 2007-07-06 2009-01-08 Cyntec Company Fuse element and manufacturing method thereof
US11317495B2 (en) 2007-10-06 2022-04-26 Lynk Labs, Inc. LED circuits and assemblies
US11297705B2 (en) 2007-10-06 2022-04-05 Lynk Labs, Inc. Multi-voltage and multi-brightness LED lighting devices and methods of using same
FR2922712B1 (fr) * 2007-10-19 2010-07-30 Eurocopter France Circuit electrique muni d'un fusible a encre conductrice, et procede de fabrication d'un tel circuit imprime
TW200929310A (en) * 2007-12-21 2009-07-01 Chun-Chang Yen Surface Mounted Technology type thin film fuse structure and the manufacturing method thereof
US8525633B2 (en) * 2008-04-21 2013-09-03 Littelfuse, Inc. Fusible substrate
DE102009046486A1 (de) * 2009-11-06 2011-05-12 Robert Bosch Gmbh Schutzeinrichtung für eine Leiterplatte
TWI405231B (zh) * 2009-12-08 2013-08-11 Hung Chih Chiu Ultra - miniature Fuses and Their Making Methods
PL2408277T3 (pl) * 2010-07-16 2016-08-31 Schurter Ag Element bezpiecznikowy
DE102010037390B4 (de) * 2010-09-08 2012-08-30 Vossloh-Schwabe Deutschland Gmbh Mehrlagige Leiterplatte mit Leiterplattensicherung
US9847203B2 (en) * 2010-10-14 2017-12-19 Avx Corporation Low current fuse
US8861146B2 (en) 2010-12-17 2014-10-14 Pass & Seymour, Inc. Electrical wiring device with protective features
DE102010063832B4 (de) * 2010-12-22 2020-08-13 Tridonic Gmbh & Co Kg Leiterbahnsicherung, Leiterplatte und Betriebsschaltung für Leuchtmittel mit der Leiterbahnsicherung
US10064266B2 (en) * 2011-07-19 2018-08-28 Whirlpool Corporation Circuit board having arc tracking protection
WO2013026053A1 (en) 2011-08-18 2013-02-21 Lynk Labs, Inc. Devices and systems having ac led circuits and methods of driving the same
WO2013082609A1 (en) 2011-12-02 2013-06-06 Lynk Labs, Inc. Color temperature controlled and low thd led lighting devices and systems and methods of driving the same
JP5626234B2 (ja) * 2012-02-15 2014-11-19 株式会社オートネットワーク技術研究所 過電流保護装置
EP2850633B1 (en) * 2012-05-16 2018-01-31 Littelfuse, Inc. Low-current fuse stamping method
US20130314201A1 (en) * 2012-05-23 2013-11-28 Tzye Perng Poh Over-current protection fuses
CN103635008A (zh) * 2012-08-28 2014-03-12 昆山雅森电子材料科技有限公司 开口密集型印刷电路板用覆盖膜
KR101706875B1 (ko) * 2012-09-28 2017-02-14 가마야 덴끼 가부시끼가이샤 칩 퓨즈 및 그 제조 방법
JP5939311B2 (ja) * 2013-01-11 2016-06-22 株式会社村田製作所 ヒューズ
US9819177B2 (en) 2013-03-15 2017-11-14 Pass & Seymour, Inc. Protective device with non-volatile memory miswire circuit
CN105874553B (zh) * 2013-12-23 2018-11-27 舒尔特公司 保险丝元件、保险丝、生产保险丝的方法、贴片保险丝及贴片电路
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
JP2017011253A (ja) * 2015-06-24 2017-01-12 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
TWI615879B (zh) * 2016-07-19 2018-02-21 He Chang Wei 薄型化保護元件
US11079077B2 (en) 2017-08-31 2021-08-03 Lynk Labs, Inc. LED lighting system and installation methods
JP6881590B2 (ja) * 2017-09-29 2021-06-02 株式会社村田製作所 チップ型ヒューズ
US11729906B2 (en) * 2018-12-12 2023-08-15 Eaton Intelligent Power Limited Printed circuit board with integrated fusing and arc suppression
US10446488B1 (en) * 2019-02-24 2019-10-15 Manufacturing Networks Incorporated (MNI) Vertically-connected packageless fuse device
FR3094148B1 (fr) * 2019-03-20 2021-04-16 Citel Dispositif de protection contre les surtensions
US11404372B2 (en) * 2019-05-02 2022-08-02 KYOCERA AVX Components Corporation Surface-mount thin-film fuse having compliant terminals
US11869738B2 (en) * 2019-09-13 2024-01-09 Tridonic Gmbh & Co Kg Conducting track fuse
US10861665B1 (en) * 2019-10-04 2020-12-08 Rosemount Aerospace Inc. Inert environment fusible links
JP7432384B2 (ja) * 2020-02-05 2024-02-16 日本メクトロン株式会社 プリント基板
WO2023216045A1 (zh) * 2022-05-09 2023-11-16 亳州联滔电子有限公司 具电路保护作用的扁平连接线和其制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030042A (ja) * 1973-07-19 1975-03-26
JPS54159163U (ja) * 1978-04-28 1979-11-06
JPS57160192A (en) * 1981-03-30 1982-10-02 Nissan Motor Fuse pattern in printed board
JPH02215194A (ja) * 1989-02-15 1990-08-28 Nippon Chemicon Corp 多層配線基板
JPH02503969A (ja) * 1988-03-09 1990-11-15 クーパー・インダストリーズ・インコーポレーテッド 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法
JPH0393121A (ja) * 1989-09-04 1991-04-18 Fujikura Ltd 温度ヒューズ
JPH0536341A (ja) * 1991-07-29 1993-02-12 Hitachi Chem Co Ltd チツプ型ヒユーズの製造法
JPH05166454A (ja) * 1991-12-11 1993-07-02 Hitachi Chem Co Ltd チップ型ヒューズ
JPH0660047U (ja) * 1993-01-25 1994-08-19 石川島播磨重工業株式会社 ヒューズ素子
JPH06231663A (ja) * 1992-11-20 1994-08-19 Nippon Autom Kk 過熱焼損防止具
JPH08153456A (ja) * 1994-11-30 1996-06-11 Hitachi Chem Co Ltd 電流保護素子
JPH0923048A (ja) * 1995-07-07 1997-01-21 Yazaki Corp 平面回路体の製造方法及び平面回路体
JPH09161635A (ja) * 1995-12-14 1997-06-20 S M C:Kk 温度ヒューズおよびその製造方法
JPH09510824A (ja) * 1994-05-27 1997-10-28 リッテルフューズ，インコーポレイティド 表面実装型ヒューズデバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1086324A (en) * 1963-07-19 1967-10-11 English Electric Co Ltd Improvements relating to electric fuse elements
US3585556A (en) * 1969-07-22 1971-06-15 Ashok R Hingorany Electrical fuse and heater units
US3619725A (en) * 1970-04-08 1971-11-09 Rca Corp Electrical fuse link
US4296398A (en) * 1978-12-18 1981-10-20 Mcgalliard James D Printed circuit fuse assembly
US4394639A (en) * 1978-12-18 1983-07-19 Mcgalliard James D Printed circuit fuse assembly
US4635023A (en) * 1985-05-22 1987-01-06 Littelfuse, Inc. Fuse assembly having a non-sagging suspended fuse link
US5099219A (en) * 1991-02-28 1992-03-24 Rock, Ltd. Partnership Fusible flexible printed circuit and method of making same
SE505448C2 (sv) * 1993-05-28 1997-09-01 Ericsson Telefon Ab L M Förfarande för framställning av en mönsterkortssäkring och mönsterkortssäkring
US5456942A (en) * 1993-09-29 1995-10-10 Motorola, Inc. Method for fabricating a circuit element through a substrate
DK0830704T3 (da) * 1995-06-07 1999-07-26 Littelfuse Inc Forbedret fremgangsmåde og apparatur til en overflademonteret sikringsindretning
US5777540A (en) * 1996-01-29 1998-07-07 Cts Corporation Encapsulated fuse having a conductive polymer and non-cured deoxidant
US5923239A (en) * 1997-12-02 1999-07-13 Littelfuse, Inc. Printed circuit board assembly having an integrated fusible link

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030042A (ja) * 1973-07-19 1975-03-26
JPS54159163U (ja) * 1978-04-28 1979-11-06
JPS57160192A (en) * 1981-03-30 1982-10-02 Nissan Motor Fuse pattern in printed board
JPH02503969A (ja) * 1988-03-09 1990-11-15 クーパー・インダストリーズ・インコーポレーテッド 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法
JPH02215194A (ja) * 1989-02-15 1990-08-28 Nippon Chemicon Corp 多層配線基板
JPH0393121A (ja) * 1989-09-04 1991-04-18 Fujikura Ltd 温度ヒューズ
JPH0536341A (ja) * 1991-07-29 1993-02-12 Hitachi Chem Co Ltd チツプ型ヒユーズの製造法
JPH05166454A (ja) * 1991-12-11 1993-07-02 Hitachi Chem Co Ltd チップ型ヒューズ
JPH06231663A (ja) * 1992-11-20 1994-08-19 Nippon Autom Kk 過熱焼損防止具
JPH0660047U (ja) * 1993-01-25 1994-08-19 石川島播磨重工業株式会社 ヒューズ素子
JPH09510824A (ja) * 1994-05-27 1997-10-28 リッテルフューズ，インコーポレイティド 表面実装型ヒューズデバイス
JPH08153456A (ja) * 1994-11-30 1996-06-11 Hitachi Chem Co Ltd 電流保護素子
JPH0923048A (ja) * 1995-07-07 1997-01-21 Yazaki Corp 平面回路体の製造方法及び平面回路体
JPH09161635A (ja) * 1995-12-14 1997-06-20 S M C:Kk 温度ヒューズおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530053A (ja) * 2000-03-24 2003-10-07 リッテルフューズ，インコーポレイティド 遠距離通信回路の保護における使用のための統合された過電流および過電圧装置
JP2006237008A (ja) * 2005-02-24 2006-09-07 Cooper Technol Co 低抵抗ヒューズおよび低抵抗ヒューズを製造する方法

Also Published As

Publication number Publication date
JP2008211257A (ja) 2008-09-11
US6043966A (en) 2000-03-28
US5923239A (en) 1999-07-13
DE69812179T2 (de) 2004-01-08
WO1999029147A1 (en) 1999-06-10
EP1046326A1 (en) 2000-10-25
DE69812179D1 (de) 2003-04-17
EP1046326B1 (en) 2003-03-12
TW407438B (en) 2000-10-01
AU1614199A (en) 1999-06-16

Similar Documents

Publication Publication Date Title
JP2001525600A (ja) 集積型可融リンクを有するプリント回路板アセンブリ
KR100811498B1 (ko) 박형 집적 레지스터/캐패시터/인덕터 패캐이지 및 제조방법
US5545927A (en) Capped copper electrical interconnects
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
US6555209B1 (en) Method of manufacturing multilayer wiring board
US4720915A (en) Printed circuit board and process for its manufacture
US20050281994A1 (en) Metallic material for electric or electronic parts
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
JP2000501892A (ja) 印刷回路版の製造のためのはんだマスク
JPH0964493A (ja) 回路基板の配線構造及びその形成法
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JPH0513933A (ja) プリント配線板の導体パターン及びその形成方法
EP0095256B1 (en) Method of making printed circuits
CA2505315A1 (en) Multi-layer circuit assembly and process for preparing the same
EP0557812B1 (en) Printed circuit substrate with projected electrode and connection method
US20070257375A1 (en) Increased interconnect density electronic package and method of fabrication
US20060028288A1 (en) Ball grid array resistor capacitor network
JP2024046956A (ja) 配線回路基板
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JPH05190302A (ja) チップ抵抗体及びその製造方法
JP2024046953A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JPH10190198A (ja) プリント配線板の製造方法
JP2000323837A (ja) 多層印刷配線基板の製造方法
JP2000164459A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081224

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123