TW202418896A - 配線電路基板之製造方法、及配線電路基板 - Google Patents

Abstract

本發明之配線電路基板1之製造方法包含：準備步驟，其係準備基材S；第1圖案化步驟，其係於厚度方向上之基材S之一側形成第1絕緣層14；第2圖案化步驟，其係於厚度方向上之第1絕緣層14之一側形成導體圖案15；及沉積步驟，其係使金屬沉積於厚度方向上之基材S之另一側而形成第1金屬支持層11。導體圖案15具有端子151A、151B及配線153A、153B。第1金屬支持層11具有：端子支持部111A，其支持端子151A、151B；配線支持部112A，其支持配線153A；及配線支持部112B，其支持配線153B，且與配線支持部112A隔開間隔而排列。

Description

配線電路基板之製造方法、及配線電路基板

本發明係關於一種配線電路基板之製造方法、及配線電路基板。

先前，提出於具備作為散熱片發揮功能之金屬系支持層之配線電路基板中，設置第1連結體、與第1連結體分開配置之第2連結體、以及配置於第1連結體與第2連結體之間且相互隔開間隔而排列之複數個配線體，實現散熱性之提高(例如參照下述專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2019-212656號公報

[發明所欲解決之問題]

於如上述專利文獻1所記載之配線電路基板中，要求配線體進一步微間距化。

本發明提供一種可實現配線支持部之微間距化之配線電路基板之製造方法、及配線電路基板。 [解決問題之技術手段]

本發明[1]包含一種配線電路基板之製造方法，其包含：準備步驟，其係準備基材；第1圖案化步驟，其係於厚度方向上之上述基材之一側形成絕緣層；第2圖案化步驟，其係於上述厚度方向上之上述絕緣層之一側形成導體圖案，該導體圖案具有第1端子、第2端子、與上述第1端子連接之第1配線、以及與上述第2端子連接且與上述第1配線隔開間隔而排列之第2配線；及沉積步驟，其係使金屬沉積於上述厚度方向上之上述基材之另一側而形成第1金屬支持層，該第1金屬支持層具有支持上述第1端子及上述第2端子之端子支持部、支持上述第1配線之第1配線支持部、以及支持上述第2配線且與上述第1配線支持部隔開間隔而排列之第2配線支持部。

根據此種方法，藉由使金屬沉積，而將第1金屬支持層圖案化成特定形狀(具有端子支持部、第1配線支持部及第2配線支持部之形狀)。

因此，與藉由利用蝕刻等方法去除金屬而將第1金屬支持層圖案化之情形相比，不會過度去除金屬，而可穩定地獲得所需形狀之第1金屬支持層。

其結果，可實現配線支持部之微間距化。

本發明[2]包含上述[1]之配線電路基板之製造方法，其進而包含蝕刻步驟，該蝕刻步驟係於上述沉積步驟之後，對上述基材進行蝕刻而形成配置於上述第1金屬支持層與上述絕緣層之間的第2金屬支持層。

根據此種方法，可於將第1金屬支持層形成為所需形狀之後，利用簡單之方法將第2金屬支持層圖案化。

本發明[3]包含上述[1]或[2]之配線電路基板之製造方法，其進而包含密接層形成步驟，該密接層形成步驟係於上述沉積步驟之前，於上述厚度方向上在上述基材之另一面上形成包含金屬之密接層，且於上述沉積步驟中，於上述密接層之上形成第1金屬支持層。

根據此種方法，可確保第1金屬支持層與第2金屬支持層之密接性。

本發明[4]包含上述[2]之配線電路基板之製造方法，其進而包含薄層化步驟，該薄層化步驟係於上述沉積步驟之前，使上述基材之厚度變薄。

根據此種方法，可於蝕刻步驟中，藉由對薄層化之基材進行蝕刻而形成第2金屬支持層。

因此，可縮短蝕刻步驟。

本發明[5]包含上述[4]之配線電路基板之製造方法，其中上述基材具有形成上述端子支持部之第1區域、及形成上述第1配線支持部與上述第2配線支持部之第2區域，於上述薄層化步驟中，不使上述第1區域之厚度變薄而使上述第2區域之厚度變薄。

根據此種方法，可不使支持端子之第1區域之剛性降低而縮短蝕刻步驟。

本發明[6]包含一種配線電路基板，其具備：絕緣層；導體圖案，其配置於上述厚度方向上之上述絕緣層之一側，且具有第1端子、第2端子、與上述第1端子連接之第1配線、以及與上述第2端子連接且與上述第1配線隔開間隔而排列之第2配線；第1金屬支持層，其配置於厚度方向上之上述絕緣層之另一側，且具有支持上述第1端子及上述第2端子之端子支持部、支持上述第1配線之第1配線支持部、以及支持上述第2配線且與上述第1配線支持部隔開間隔而排列之第2配線支持部；及第2金屬支持層，其配置於上述第1金屬支持層與上述絕緣層之間，且上述第1金屬支持層較上述第2金屬支持層厚。

根據此種構成，可於厚度方向上之絕緣層之另一側形成包括第2金屬支持層及較第2金屬支持層厚之第1金屬支持層之較厚之金屬層。

藉此，可確保配線電路基板之散熱性。

進而，此種構成之配線電路基板可使用上述製造方法而製造，因此，亦可實現配線支持部之微間距化。

本發明[7]包含上述[6]之配線電路基板，其中於上述第1配線支持部及上述第2配線支持部之各者之上，上述第2金屬支持層之寬度較上述第1配線支持部及上述第2配線支持部之各者之寬度寬。

根據此種構成，可利用第2金屬支持層穩定地支撐配線支持部。

本發明[8]包含上述[6]或[7]之配線電路基板，其進而具有配置於上述第1金屬支持層與上述第2金屬支持層之間的密接層。

根據此種構成，可確保第1金屬支持層與第2金屬支持層之密接性。 [發明之效果]

根據本發明之配線電路基板之製造方法、及配線電路基板，可實現配線支持部之微間距化。

1.配線電路基板 參照圖1至圖3對配線電路基板1進行說明。

如圖1所示，配線電路基板1具有2個端子配置部2A、2B及複數個連接部3A、3B、3C。端子配置部2A、2B係於第1方向上相互隔開間隔而配置。第1方向與配線電路基板1之厚度方向正交。端子配置部2A、2B分別沿第2方向延伸。第2方向與第1方向及厚度方向兩者正交。於端子配置部2A配置下述之導體圖案15之端子151A、151B、151C。於端子配置部2B配置下述之導體圖案15之端子152A、152B、152C。

連接部3A、3B、3C連接端子配置部2A與端子配置部2B。連接部3A、3B、3C係於第1方向上配置於端子配置部2A與端子配置部2B之間。於本實施方式中，連接部3A、3B、3C分別沿第1方向延伸。第1方向上之各連接部3A、3B、3C之一端部與端子配置部2A連接。第1方向上之各連接部3A、3B、3C之另一端部與端子配置部2B連接。再者，各連接部3A、3B、3C之形狀不受限定。各連接部3A、3B、3C可呈直線形狀，亦可彎曲。連接部3A、3B、3C係於第2方向上相互隔開間隔而排列。換言之，連接部3A、3B、3C係於與連接部3A延伸之方向正交之方向上相互隔開間隔而排列。於連接部3A配置下述之導體圖案15之配線153A。於連接部3B配置下述之導體圖案15之配線153B。於連接部3C配置下述之導體圖案15之配線153C。

各連接部3A、3B、3C之寬度W0例如為300 μm以下，較佳為250 μm以下。寬度W0例如為10 μm以上，較佳為50 μm以上。

再者，「寬度」係指與連接部延伸之方向及厚度方向兩者正交之方向上的最大長度。例如，連接部3A之「寬度」係指與連接部3A延伸之方向及厚度方向兩者正交之方向上的最大長度。於本實施方式中，「寬度」係指第2方向上之最大長度。

各連接部3A、3B、3C之間隔D1例如為300 μm以下，較佳為250 μm以下。間隔D1例如為5 μm以上，較佳為10 μm以上。

如圖2A及圖2B所示，配線電路基板1具備第1金屬支持層11、第2金屬支持層12、密接層13、作為絕緣層之一例之第1絕緣層14、導體圖案15、及第2絕緣層16。

(1)第1金屬支持層 第1金屬支持層11與第2金屬支持層12一起支持第1絕緣層14、導體圖案15及第2絕緣層16。第1金屬支持層11於厚度方向上配置於第1絕緣層14之另一側。第1金屬支持層11於厚度方向上與第1絕緣層14分開而配置。第1金屬支持層11包含金屬。作為第1金屬支持層11之材料，例如可例舉銅、鎳、鈷、鐵、及其等之合金。作為合金，例如可例舉銅合金。作為第1金屬支持層11之材料，較佳為可例舉銅合金。

第1金屬支持層11之厚度T1例如為10 μm以上，較佳為50 μm以上，例如為300 μm以下，較佳為250 μm以下。第1金屬支持層11較佳為較第2金屬支持層12厚。

第1金屬支持層11之厚度T1相對於第2金屬支持層12之厚度T2之比率(T1/T2)例如為1.5以上，較佳為2以上，更佳為4以上，例如為20以下，較佳為10以下。

如圖3所示，第1金屬支持層11具有2個端子支持部111A、111B及複數個配線支持部112A、112B、112C。

端子支持部111A係端子配置部2A(參照圖1)之第1金屬支持層11。端子支持部111A支持導體圖案15中之至少端子151A、151B、151C。端子支持部111A亦可支持導體圖案15中之各配線153A、153B、153C之一部分。

端子支持部111B係端子配置部2B(參照圖1)之第1金屬支持層11。端子支持部111B係於第1方向上與端子支持部111A隔開間隔而配置。端子支持部111B支持導體圖案15中之至少端子152A、152B、152C。端子支持部111B亦可支持導體圖案15中之各配線153A、153B、153C之一部分。

配線支持部112A係連接部3A(參照圖1)之第1金屬支持層11。配線支持部112A連接端子支持部111A與端子支持部111B。配線支持部112A係於第1方向上配置於端子支持部111A與端子支持部111B之間。配線支持部112A沿第1方向延伸。第1方向上之配線支持部112A之一端部與端子支持部111A連接。第1方向上之配線支持部112A之另一端部與端子支持部111B連接。配線支持部112A支持配線153A(參照圖1)。

配線支持部112B係連接部3B(參照圖1)之第1金屬支持層11。配線支持部112B連接端子支持部111A與端子支持部111B。配線支持部112B係於第1方向上配置於端子支持部111A與端子支持部111B之間。配線支持部112B沿第1方向延伸。第1方向上之配線支持部112B之一端部與端子支持部111A連接。第1方向上之配線支持部112B之另一端部與端子支持部111B連接。配線支持部112B支持配線153B(參照圖1)。配線支持部112B係於第2方向上與配線支持部112A隔開間隔而排列。

配線支持部112C係連接部3C(參照圖1)之第1金屬支持層11。配線支持部112C連接端子支持部111A與端子支持部111B。配線支持部112C係於第1方向上配置於端子支持部111A與端子支持部111B之間。配線支持部112C沿第1方向延伸。第1方向上之配線支持部112C之一端部與端子支持部111A連接。第1方向上之配線支持部112C之另一端部與端子支持部111B連接。配線支持部112C支持配線153C(參照圖1)。配線支持部112C係於第2方向上與配線支持部112B隔開間隔而排列。

如圖2B所示，各配線支持部112A、112B、112C之寬度W1例如為300 μm以下，較佳為250 μm以下。各配線支持部112A、112B、112C之寬度W1較佳為較各連接部3A、3B、3C之寬度W0(參照圖1)窄。各配線支持部112A、112B、112C之寬度W1例如為5 μm以上，較佳為10 μm以上。

第1金屬支持層11之厚度T1相對於各配線支持部112A、112B、112C之寬度W1之比率(T1/W1)例如為1以上，較佳為5以上。若比率(T1/W1)為上述下限值以上，則可實現散熱性之提高。比率(T1/W1)例如為30以下，較佳為10以下。若比率(T1/W1)為上述上限值以下，則可抑制支持強度降低。

各配線支持部112A、112B、112C之間隔D2例如為300 μm以下，較佳為250 μm以下。間隔D2例如為5 μm以上，較佳為10 μm以上。間隔D2較佳為較間隔D1長。藉由間隔D2較間隔D1長，可確保從各配線支持部112A、112B、112C之間之散熱性。

(2)第2金屬支持層 如圖2A及圖2B所示，第2金屬支持層12係於厚度方向上配置於第1絕緣層14之另一側。第2金屬支持層12配置於厚度方向上之第1絕緣層14之另一面上。第2金屬支持層12係於厚度方向上配置於第1金屬支持層11與第1絕緣層14之間。第2金屬支持層12包含金屬。作為第2金屬支持層12之材料，例如可例舉銅、銅合金、不鏽鋼、鎳、鈦、及42合金。第2金屬支持層12之材料可與第1金屬支持層11之材料相同，亦可不同。作為第2金屬支持層12之材料，較佳為可例舉銅合金。

第2金屬支持層12之厚度T2例如為5 μm以上，較佳為10 μm以上，例如為100 μm以下，較佳為50 μm以下。

各連接部3A、3B、3C中之第2金屬支持層12之寬度W2例如為300 μm以下，較佳為250 μm以下。各連接部3A、3B、3C之第2金屬支持層12之寬度W2較佳為各連接部3A、3B、3C之寬度W0以下。

各連接部3A、3B、3C中之第2金屬支持層12之寬度W2例如為10 μm以上，較佳為50 μm以上。

各連接部3A、3B、3C中之第2金屬支持層12之寬度W2較佳為較各配線支持部112A、112B、112C之寬度W1寬。即，於各配線支持部112A、112B、112C之上，第2金屬支持層12之寬度W2較各配線支持部112A、112B、112C之寬度W1寬。

(3)密接層 密接層13視需要於厚度方向上配置於第1金屬支持層11與第2金屬支持層12之間。密接層13係於厚度方向上配置於第2金屬支持層12之另一面上。密接層13係於厚度方向上與第1金屬支持層11之一面接觸。密接層13確保第1金屬支持層11相對於第2金屬支持層12之密接性。密接層13包含金屬。作為密接層13之材料，例如可例舉銅、鉻、鎳及鈷。

密接層13之厚度例如為0.05 μm以上，較佳為0.1 μm以上，例如為50 μm以下，較佳為10 μm以下。

(4)絕緣層 第1絕緣層14係於厚度方向上配置於第2金屬支持層12之一側。第1絕緣層14係於厚度方向上配置於第2金屬支持層12之一面上。第1絕緣層14配置於第2金屬支持層12與導體圖案15之間。第1絕緣層14使第2金屬支持層12與導體圖案15絕緣。第1絕緣層14包含樹脂。作為樹脂，例如可例舉聚醯亞胺、馬來醯亞胺、環氧樹脂、聚苯并㗁唑及聚酯。

(5)導體圖案 導體圖案15係於厚度方向上配置於第1絕緣層14之一側。導體圖案15配置於厚度方向上之第1絕緣層14之一面上。導體圖案15係於厚度方向上相對於第1絕緣層14配置於第1金屬支持層11及第2金屬支持層12之相反側。導體圖案15包含金屬。作為金屬，例如可例舉銅、銀、金、鐵、鋁、鉻、及其等之合金。就獲得良好之電氣特性之觀點而言，較佳為可例舉銅。導體圖案15之形狀不受限定。

如圖1所示，導體圖案15具有複數個端子151A、151B、151C、複數個端子152A、152B、152C、及複數個配線153A、153B、153C。

端子151A、151B、151C配置於端子配置部2A。端子151A、151B、151C分別具有方形岸台形狀。端子151A、151B、151C係相互隔開間隔而排列於第2方向上。

端子152A、152B、152C配置於端子配置部2B。端子152A、152B、152C分別具有方形岸台形狀。端子152A、152B、152C係相互隔開間隔而排列於第2方向上。

配線153A將端子151A與端子152A電性連接。配線153A之一端部與端子151A連接。配線153A之另一端部與端子152A連接。配線153A之至少一部分配置於連接部3A。

配線153B將端子151B與端子152B電性連接。配線153B之一端部與端子151B連接。配線153B之另一端部與端子152B連接。配線153B之至少一部分配置於連接部3B。配線153B係於第2方向上與配線153A隔開間隔而排列。

配線153C將端子151C與端子152C電性連接。配線153C之一端部與端子151C連接。配線153C之另一端部與端子152C連接。配線153C之至少一部分配置於連接部3C。配線153C係於第2方向上與配線153B隔開間隔而排列。

(6)第2絕緣層 如圖2B所示，第2絕緣層16覆蓋所有配線153A、153B、153C。第2絕緣層16係於厚度方向上配置於第1絕緣層14之上。再者，如圖1及圖2A所示，第2絕緣層16不覆蓋端子151A、151B、151C及端子152A、152B、152C。第2絕緣層16包含樹脂。作為樹脂，例如可例舉聚醯亞胺、馬來醯亞胺、環氧樹脂、聚苯并㗁唑及聚酯。

2.配線電路基板之製造方法 接下來，參照圖4A至圖5C對配線電路基板1之製造方法進行說明。

配線電路基板1之製造方法包含準備步驟(參照圖4A)、第1圖案化步驟(參照圖4B)、第2圖案化步驟(參照圖4C)、第3圖案化步驟(參照圖4D)、密接層形成步驟(參照圖5A)、沉積步驟(參照圖5B)、及蝕刻步驟(參照圖5C)。再者，視需要實施密接層形成步驟。

(1)準備步驟 如圖4A所示，於準備步驟中準備基材S。於本實施方式中，基材S係自金屬箔之捲筒拉出之金屬箔。基材S之材料與第2金屬支持層12之材料相同。

(2)第1圖案化步驟 如圖4B所示，於第1圖案化步驟中，於厚度方向上之基材S之一側形成第1絕緣層14。於第1圖案化步驟中，於厚度方向上之基材S之一面上形成第1絕緣層14。

形成第1絕緣層14時，首先，將感光性樹脂之溶液(清漆)塗佈於基材S之上並進行乾燥，形成感光性樹脂之塗膜。繼而，對感光性樹脂之塗膜進行曝光及顯影。藉此，於基材S之上以特定圖案形成第1絕緣層14。

(3)第2圖案化步驟 如圖4C所示，於第2圖案化步驟中，藉由電解電鍍而於厚度方向上之第1絕緣層14之一側形成導體圖案15。

詳細而言，首先，於第1絕緣層14及基材S之表面形成晶種層。晶種層例如藉由濺鍍而形成。作為晶種層之材料，例如可例舉鉻、銅、鎳、鈦、及其等之合金。

繼而，於形成有晶種層之第1絕緣層14及基材S之上貼合電鍍阻劑，於將形成導體圖案15之部分遮光之狀態下對電鍍阻劑進行曝光。

繼而，對經曝光之電鍍阻劑進行顯影。如此一來，將遮光部分之電鍍阻劑去除，而晶種層露出於形成導體圖案15之部分。再者，經曝光之部分、即未形成導體圖案15之部分之電鍍阻劑殘留。

繼而，藉由電解電鍍而於露出之晶種層之上形成導體圖案15。

電解電鍍結束之後，剝離電鍍阻劑。其後，藉由蝕刻將被電鍍阻劑覆蓋之晶種層去除。

(4)第3圖案化步驟 繼而，如圖4D所示，於第3圖案化步驟中，於第1絕緣層14及導體圖案15之上，以與第1絕緣層14相同之方式形成第2絕緣層16。

藉由以上步驟，於厚度方向上之基材S之一面上形成電路圖案。再者，於第3圖案化步驟之後且密接層形成步驟之前，形成用以保護端子151A、151B、151C及端子152A、152B、152C之未圖示之端子保護阻劑。端子保護阻劑形成於形成端子配置部2A、2B之部分，於蝕刻步驟(參照圖5C)結束之前不被剝離。

(5)密接層形成步驟 繼而，如圖5A所示，於密接層形成步驟中，於沉積步驟之前，於厚度方向上之基材S之另一面上形成密接層13。

密接層13例如藉由電解電鍍或濺鍍而形成。於藉由電解電鍍形成密接層13之情形時，首先，以覆蓋整個電路圖案之方式，於厚度方向上之基材S之一面貼合電鍍阻劑R1。繼而，藉由電解電鍍而於厚度方向上之基材S之整個另一面形成密接層13。於藉由濺鍍形成密接層13之情形時，使用包含上述密接層13之材料之靶，藉由濺鍍而於厚度方向上之基材S之整個另一面形成密接層13。

(6)沉積步驟 繼而，如圖5B所示，於沉積步驟中，於第2圖案化步驟之後，使金屬沉積於厚度方向上之基材S之另一側，形成第1金屬支持層11。詳細而言，於密接層13之上形成第1金屬支持層11。於沉積步驟中，例如，藉由電解電鍍而使金屬沉積，形成第1金屬支持層11。

詳細而言，於不剝離電鍍阻劑R1之情況下，首先，於密接層13之上貼合電鍍阻劑R2，於將形成第1金屬支持層11之部分遮光之狀態下對電鍍阻劑R2進行曝光。

繼而，對經曝光之電鍍阻劑R2進行顯影。如此一來，將遮光部分之電鍍阻劑去除，而密接層13露出於形成第1金屬支持層11之部分。再者，經曝光之部分、即未形成第1金屬支持層11之部分之電鍍阻劑R2殘留。

繼而，藉由電解電鍍使金屬沉積於露出之密接層13之上。藉此，於密接層13之上形成第1金屬支持層11。

(7)蝕刻步驟 繼而，如圖5C所示，於蝕刻步驟中，於沉積步驟之後，對基材S進行蝕刻而形成第2金屬支持層12。

詳細而言，於不剝離電鍍阻劑R2之情況下，剝離電鍍阻劑R1，自厚度方向上之基材S之一側對基材S及密接層13進行濕式蝕刻。

如此一來，第1絕緣層14、第2絕緣層16及端子保護阻劑作為蝕刻遮罩發揮功能，將未形成第1絕緣層14、第2絕緣層16及端子保護阻劑之部分之基材S及密接層13去除。

藉此，形成第2金屬支持層12。

其後，剝離電鍍阻劑R2。

3.作用效果 (1)根據配線電路基板1之方法，如圖5B所示，藉由利用電解電鍍使金屬沉積，而將第1金屬支持層11圖案化成特定形狀(具有端子支持部111A及複數個配線支持部112A、112B、112C之形狀，參照圖3)。

因此，與藉由利用蝕刻等方法去除金屬而將第1金屬支持層11圖案化之情形相比，不會過度去除金屬，而可穩定地獲得所需形狀之第1金屬支持層11。

其結果，可實現配線支持部112A、112B、112C之微間距化。

(2)根據配線電路基板1之方法，如圖5C所示，於沉積步驟之後，對基材S進行蝕刻而形成第2金屬支持層12。

因此，可於將第1金屬支持層11形成為所需形狀之後，利用簡單之方法將第2金屬支持層12圖案化。

(3)根據配線電路基板1之方法，如圖5A所示，於沉積步驟之前，於厚度方向上在基材S之另一面上形成包含金屬之密接層13，於沉積步驟中，於密接層13之上形成第1金屬支持層11。

因此，可確保第1金屬支持層11與第2金屬支持層12之密接性。

(4)根據配線電路基板1，如圖2B所示，於厚度方向上之第1絕緣層14之另一側具有包括第2金屬支持層12及較第2金屬支持層12厚之第1金屬支持層11之較厚之金屬層。

藉此，可確保配線電路基板1之散熱性。

進而，此種構成之配線電路基板1可使用上述製造方法而製造，因此，亦可實現配線支持部112A、112B、112C之微間距化。

(5)根據配線電路基板1，如圖2B所示，於連接部3A中，第2金屬支持層12之寬度W2較配線支持部之寬度W1寬。

因此，於連接部3A中，可利用第2金屬支持層12穩定地支撐配線支持部112A。

(6)根據配線電路基板1，如圖2B所示，進而具有配置於第1金屬支持層11與第2金屬支持層12之間的密接層13。

根據此種構成，可確保第1金屬支持層11與第2金屬支持層12之密接性。

4.變化例 接下來，對變化例進行說明。於變化例中，對與上述實施方式相同之構件標註相同符號，並省略說明。

(1)如圖6A所示，亦可包含薄層化步驟，該薄層化步驟係於沉積步驟之前，使基材S之厚度變薄。於沉積步驟之前實施密接層形成步驟之情形時，薄層化步驟於密接層形成步驟之前實施。

詳細而言，於薄層化步驟中，首先，以覆蓋整個電路圖案之方式，於厚度方向上之基材S之一面形成電鍍阻劑R1。繼而，自厚度方向上之基材S之另一側對厚度方向上之基材S之一部分進行濕式蝕刻。藉此，使基材S之厚度變薄。

繼而，與上述實施方式同樣地，如圖6B所示，於厚度方向上之基材S之另一面上形成密接層13(密接層形成步驟)，如圖6C所示，使金屬沉積於密接層13之上而形成第1金屬支持層11(沉積步驟)，其後，如圖6D所示，對基材S進行蝕刻(蝕刻步驟)。

於該變化例中，可於蝕刻步驟中，藉由對薄層化之基材S進行蝕刻而形成第2金屬支持層12。

因此，可縮短蝕刻步驟。

(2)亦可如圖7A所示，於薄層化步驟中，不使基材S中形成端子支持部111A、111B之第1區域A1之厚度變薄，而使形成配線支持部112A、112B、112C之第2區域A2之厚度變薄。換言之，基材S具有形成端子支持部111A、111B之第1區域A1、及形成配線支持部112A、112B、112C之第2區域A2，於薄層化步驟中，不使第1區域A1之厚度變薄，而使第2區域A2之厚度變薄。

詳細而言，於該變化例中，於薄層化步驟中，首先，於厚度方向上之基材S之一面，以覆蓋整個電路圖案之方式形成電鍍阻劑R1，於厚度方向上之基材S之另一面，以覆蓋第1區域A1並露出第2區域A2之方式形成電鍍阻劑R3。繼而，自厚度方向上之基材S之另一側對基材S之第2區域A2進行濕式蝕刻。藉此，使基材S之第2區域A2之厚度變薄。

繼而，剝離電鍍阻劑R3，與上述之變化例(1)同樣地，如圖6B所示，於厚度方向上之基材S之另一面上形成密接層13(密接層形成步驟)，如圖6C所示，使金屬沉積於密接層13之上而形成第1金屬支持層11(沉積步驟)，其後，如圖6D所示，對基材S進行蝕刻(蝕刻步驟)。

於該變化例中，可不使支持端子151A、151B、151C之第1區域A1之剛性降低而縮短蝕刻步驟。

再者，於該變化例中獲得之配線電路基板1中，如圖7B所示，連接部3A、3B、3C之金屬層之厚度T12(第1金屬支持層11、第2金屬支持層12及密接層13之總厚度)較端子配置部2A、2B之金屬層之厚度T11薄。

(3)亦可於第1圖案步驟(參照圖4B)、第2圖案步驟(參照圖4C)及第3圖案步驟(參照圖4D)之前實施密接層形成步驟(參照圖5A)及沉積步驟(參照圖5B)。

詳細而言，繼準備步驟(參照圖4A)之後，如圖5A所示，於厚度方向上之基材S之另一面上形成密接層13(密接層形成步驟)，繼而，如圖5B所示，使金屬沉積於密接層13之上而形成第1金屬支持層11(沉積步驟)。

繼而，依序實施第1圖案步驟(參照圖4B)、第2圖案步驟(參照圖4C)及第3圖案步驟(參照圖4D)而形成電路圖案。

其後，如圖5C所示，對基材S進行蝕刻而形成第2金屬支持層12。

(4)蝕刻步驟後之第2金屬支持層12之形狀不受限定。蝕刻步驟後之第2金屬支持層12例如可如圖5C所示，具有於厚度方向上隨著靠近第1金屬支持層11而寬度變窄之錐形形狀，亦可如圖8A所示，具有厚度方向上之第2金屬支持層12之中央部分之寬度較厚度方向上之第2金屬支持層12之一端部及另一端部之寬度窄的縮窄形狀。

於蝕刻步驟後之第2金屬支持層12具有縮窄形狀之情形時，如圖8B所示，厚度方向上之第2金屬支持層12之另一端部之寬度亦可較第1金屬支持層11之寬度W1寬。又，於配線電路基板1具有密接層13之情形時，密接層13之寬度亦可較第1金屬支持層11之寬度W1寬。

(5)於密接層形成步驟中，亦可不於厚度方向上之基材S之整個另一面形成密接層13。密接層13亦可於沉積步驟中形成第1金屬支持層11之部分形成圖案。

詳細而言，如圖9A所示，於密接層形成步驟中，於厚度方向上之基材S之一面形成上述之電鍍阻劑R1，並且於厚度方向上之基材S之另一面形成上述之電鍍阻劑R2。

繼而，於自電鍍阻劑R2露出之基材S之另一面上形成密接層13。

繼而，如圖9B所示，於不剝離電鍍阻劑R1、R2之情況下，使金屬沉積於密接層13之上，而於密接層13之上形成第1金屬支持層11。

(6)於變化例(1)至(5)中，亦可獲得與上述實施方式相同之作用效果。 再者，上述發明作為本發明之例示性實施方式而提供，但此僅為例示，不應限定性地進行解釋。對該技術領域之業者而言顯而易見之本發明之變化例包含於下述申請專利範圍內。 [產業上之可利用性] 本發明之配線電路基板之製造方法例如用於製造配線電路基板。

1:配線電路基板 2A:端子配置部 2B:端子配置部 3A:連接部 3B:連接部 3C:連接部 11:第1金屬支持層 12:第2金屬支持層 13:密接層 14:第1絕緣層(絕緣層之一例) 15:導體圖案 16:第2絕緣層 111A:端子支持部 111B:端子支持部 112A:配線支持部(第1配線支持部之一例) 112B:配線支持部(第2配線支持部之一例) 112C:配線支持部 151A:端子(第1端子之一例) 151B:端子(第2端子之一例) 151C:端子 152A:端子 152B:端子 152C:端子 153A:配線(第1配線之一例) 153B:配線(第2配線之一例) 153C:配線 A1:第1區域 A2:第2區域 D1:間隔 D2:間隔 R1:電鍍阻劑 R2:電鍍阻劑 R3:電鍍阻劑 S:基材 T1:厚度 T2:厚度 W0:寬度 W1:配線支持部之寬度 W2:第2金屬支持層之寬度

圖1係作為本發明之一實施方式之配線電路基板之俯視圖。 圖2A係圖1所示之配線電路基板之A-A剖視圖。圖2B係圖1所示之配線電路基板之B-B剖視圖。 圖3係圖1所示之配線電路基板之後視圖。 圖4A至圖4D係表示配線電路基板之製造方法之步驟圖，圖4A表示準備步驟，圖4B表示第1圖案步驟，圖4C表示第2圖案步驟，圖4D表示第3圖案步驟。 圖5A至圖5C係表示配線電路基板之製造方法之步驟圖，繼圖4D之後，圖5A表示密接層形成步驟，圖5B表示沉積步驟，圖5C表示蝕刻步驟。 圖6A至圖6D係表示變化例(1)之配線電路基板之製造方法之步驟圖，繼圖4D之後，圖6A表示薄層化步驟，圖6B表示密接層形成步驟，圖6C表示沉積步驟，圖6D表示蝕刻步驟。 圖7A係對變化例(2)之配線電路基板之製造方法中之薄層化步驟進行說明之說明圖。圖7B係利用變化例(2)之配線電路基板之製造方法獲得之配線電路基板之剖視圖，且係相當於圖1之A-A線之剖視圖。 圖8A係對變化例(4)之配線電路基板之製造方法中之蝕刻步驟進行說明之說明圖。圖8B係利用變化例(4)之配線電路基板之製造方法獲得之配線電路基板之剖視圖，且係相當於圖1之B-B線之剖視圖。 圖9A係對變化例(5)之配線電路基板之製造方法中之密接層形成步驟進行說明之說明圖。圖9B係對變化例(5)之配線電路基板之製造方法中之沉積步驟進行說明之說明圖。

11:第1金屬支持層

12:第2金屬支持層

13:密接層

14:第1絕緣層(絕緣層之一例)

15:導體圖案

16:第2絕緣層

112A:配線支持部(第1配線支持部之一例)

112B:配線支持部(第2配線支持部之一例)

112C:配線支持部

153A:配線(第1配線之一例)

153B:配線(第2配線之一例)

153C:配線

R1:電鍍阻劑

R2:電鍍阻劑

S:基材

Claims (8)

1. 一種配線電路基板之製造方法，其包含： 準備步驟，其係準備基材； 第1圖案化步驟，其係於厚度方向上之上述基材之一側形成絕緣層； 第2圖案化步驟，其係於上述厚度方向上之上述絕緣層之一側形成導體圖案，該導體圖案具有第1端子、第2端子、與上述第1端子連接之第1配線、以及與上述第2端子連接且與上述第1配線隔開間隔而排列之第2配線；及 沉積步驟，其係使金屬沉積於上述厚度方向上之上述基材之另一側而形成第1金屬支持層，該第1金屬支持層具有支持上述第1端子及上述第2端子之端子支持部、支持上述第1配線之第1配線支持部、以及支持上述第2配線且與上述第1配線支持部隔開間隔而排列之第2配線支持部。
2. 如請求項1之配線電路基板之製造方法，其進而包含蝕刻步驟，該蝕刻步驟係於上述沉積步驟之後，對上述基材進行蝕刻而形成配置於上述第1金屬支持層與上述絕緣層之間的第2金屬支持層。
3. 如請求項1之配線電路基板之製造方法，其進而包含密接層形成步驟，該密接層形成步驟係於上述沉積步驟之前，於上述厚度方向上在上述基材之另一面上形成包含金屬之密接層，且 於上述沉積步驟中，於上述密接層之上形成第1金屬支持層。
4. 如請求項1之配線電路基板之製造方法，其進而包含薄層化步驟，該薄層化步驟係於上述沉積步驟之前，使上述基材之厚度變薄。
5. 如請求項4之配線電路基板之製造方法，其中上述基材具有形成上述端子支持部之第1區域、及形成上述第1配線支持部與上述第2配線支持部之第2區域，且 於上述薄層化步驟中，不使上述第1區域之厚度變薄，而使上述第2區域之厚度變薄。
6. 一種配線電路基板，其具備： 絕緣層； 導體圖案，其配置於厚度方向上之上述絕緣層之一側，且具有第1端子、第2端子、與上述第1端子連接之第1配線、以及與上述第2端子連接且與上述第1配線隔開間隔而排列之第2配線； 第1金屬支持層，其配置於厚度方向上之上述絕緣層之另一側，且具有支持上述第1端子及上述第2端子之端子支持部、支持上述第1配線之第1配線支持部、以及支持上述第2配線且與上述第1配線支持部隔開間隔而排列之第2配線支持部；及 第2金屬支持層，其配置於上述第1金屬支持層與上述絕緣層之間；且 上述第1金屬支持層較上述第2金屬支持層厚。
7. 如請求項6之配線電路基板，其中於上述第1配線支持部及上述第2配線支持部之各者之上，上述第2金屬支持層之寬度較上述第1配線支持部及上述第2配線支持部之各者之寬度寬。
8. 如請求項6之配線電路基板，其進而具有配置於上述第1金屬支持層與上述第2金屬支持層之間的密接層。