TW201939631A - 配線基板及其製造方法 - Google Patents

配線基板及其製造方法 Download PDF

Info

Publication number
TW201939631A
TW201939631A TW108107555A TW108107555A TW201939631A TW 201939631 A TW201939631 A TW 201939631A TW 108107555 A TW108107555 A TW 108107555A TW 108107555 A TW108107555 A TW 108107555A TW 201939631 A TW201939631 A TW 201939631A
Authority
TW
Taiwan
Prior art keywords
wiring
insulating layer
layer
wiring pattern
magnetic layer
Prior art date
Application number
TW108107555A
Other languages
English (en)
Inventor
奧村圭佑
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW201939631A publication Critical patent/TW201939631A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

配線基板之製造方法具備:配線形成步驟,其係於第1絕緣層之厚度方向一側形成配線圖案;電沈積步驟,其係藉由電沈積而以第2絕緣層被覆配線圖案;以及磁性層配置步驟,其係於第1絕緣層及第2絕緣層之厚度方向一側配置磁性層。

Description

配線基板及其製造方法
本發明係關於一種配線基板及其製造方法。
已知電感器搭載於電子機器等,且被用作電壓轉換構件等被動元件。
例如,提出有於線圈之上表面及/或下表面積層有使扁平狀或針狀之軟磁性金屬粉末分散於樹脂材料中所成之各向異性複合磁性薄片之可撓性電感器(例如,參照專利文獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1:日本專利特開2009-9985號公報
[發明所欲解決之問題]
然,於專利文獻1之電感器中,各向異性複合磁性薄片直接接觸於線圈。因此,會產生如下不良情況,即,經由各向異性複合磁性薄片內之多個軟磁性金屬粉末,而構成線圈之沿面方向相鄰之配線部彼此短路。
因此,研究了藉由以絕緣性覆蓋層膜被覆配線部,而使配線部不與各向異性複合磁性薄片直接接觸。具體而言,可列舉如下方法:將配線部52配置於基底絕緣層51之上表面,繼而,以覆蓋層膜53被覆配線部52,最後自覆蓋層膜53之上側配置磁性薄片54(參照圖15)。
然而,於該方法中,於相鄰之配線部52之間,以使該等配線部52連續之方式配置覆蓋層膜53。因此,於相鄰之配線部52之間,於厚度方向(上下方向)上存在未配置軟磁性金屬粉末之部位55。其結果,會產生電感下降之不良情況。
本發明提供一種能夠抑制配線部間之短路,且電感良好之配線基板及其製造方法。
[解決問題之技術手段]
本發明[1]包含一種配線基板之製造方法,其具備:配線形成步驟,其係於第1絕緣層之厚度方向一側形成配線圖案;電沈積步驟,其係藉由電沈積而以第2絕緣層被覆上述配線圖案;以及磁性層配置步驟,其係於上述第1絕緣層及上述第2絕緣層之厚度方向一側配置磁性層。
於該配線基板之製造方法中,由於藉由電沈積而將第2絕緣層被覆於配線圖案,故而能夠抑制配線圖案直接接觸於磁性層。因此,能夠抑制配線圖案之短路。
又,於該配線基板之製造方法中,由於藉由電沈積而將第2絕緣層被覆於配線圖案,故而可將第2絕緣層以使構成配線圖案之複數個配線部之各者於彼此相鄰之配線部間不連續之方式被覆於配線圖案。因此,可於配線圖案之間(即,相鄰之配線部之間),遍及厚度方向全體地配置磁性層。因此,能夠使配線基板之電感提高。
又,於該配線基板之製造方法中,由於藉由電沈積而將第2絕緣層被覆於配線圖案,故而能夠將第2絕緣層較薄地且均勻地並且確實地被覆於配線圖案之表面。因此,能夠使磁性層與配線圖案之距離接近。因此,能夠使配線基板之電感提高。
本發明[2]包含如[1]之配線基板之製造方法,其中上述配線形成步驟係藉由減成法形成上述配線圖案之步驟。
於該配線基板之製造方法中,能夠藉由減成法形成配線圖案,因此與加成法相比,能夠於短時間內製造配線基板。又,能夠製造配線厚度較厚之配線基板,而能夠流動大電流。
本發明[3]包含如[1]或[2]之配線基板之製造方法,其中上述電沈積步驟包含經由沿厚度方向投影時與上述配線圖案重疊之上述第1絕緣層之貫通孔,對上述配線圖案供電之步驟。
於該配線基板之製造方法中,經由第1絕緣層之貫通孔對配線圖案自其厚度方向另一面供電,因此能夠以第2絕緣層被覆配線圖案之厚度方向一面及側面之整個面。因此,能夠更確實地抑制配線圖案接觸於磁性層。
本發明[4]包含如[3]之配線基板之製造方法,其中上述第1絕緣層具備用以於上述貫通孔之厚度方向一側形成上述配線圖案之定位部。
於該配線基板之製造方法中,由於第1絕緣層具備定位部,故而能夠以定位部作為記號,而於貫通孔之厚度方向一側準確地形成配線圖案。因此,能夠藉由自貫通孔之供電,而更確實地以第2絕緣層被覆配線圖案。
本發明[5]包含如[1]至[4]中任一項之配線基板之製造方法,其中上述配線圖案具備銅配線。
於該配線基板之製造方法中,由於配線圖案為銅配線,故而能夠製造具備良好之導電性及圖案化性之配線基板。
本發明[6]包含一種配線基板,其具備:第1絕緣層;複數個配線部,其等於上述第1絕緣層之厚度方向一側,於特定方向上相互隔開間隔地配置;第2絕緣層,其被覆上述複數個配線部之各者以使其等於在特定方向上彼此相鄰之配線部間不連續;以及磁性層,其於上述第1絕緣層及上述第2絕緣層之厚度方向一側,以被覆上述第1絕緣層之厚度方向一面之方式配置。
於該配線基板中,由於具備被覆複數個配線部之第2絕緣層,故而能夠抑制配線部與磁性層接觸,而能夠抑制配線部彼此之短路。又,第2絕緣層以於特定方向上於配線部間不連續之方式被覆複數個配線部,磁性層配置於第1絕緣層之厚度方向一面,因此磁性層於特定方向上之配線部間,遍及厚度方向全體地配置。因此,能夠使配線基板之電感變得良好。
本發明[7]包含如[6]之配線基板,其中上述複數個配線部配置於共通之上述第1絕緣層之厚度方向一側,且上述第2絕緣層被覆上述複數個配線部之厚度方向一面及側面。
於該配線基板中,由於複數個配線部配置於共通之一個第1絕緣層,故而複數個配線部彼此於厚度方向之位置精度良好,且確實地支持於第1絕緣層。
本發明[8]包含如[6]或[7]之配線基板,其中上述第1絕緣層具有沿厚度方向投影時與上述配線部重疊之貫通孔。
於該配線基板中,由於經由第1絕緣層之貫通孔對配線部供電,故而能夠以第2絕緣層被覆配線部之厚度方向一面及側面之整個面。因此,能夠更確實地抑制配線部接觸於磁性層。
本發明[9]包含如[6]至[8]中任一項之配線基板,其中上述第1絕緣層之厚度為0.5 μm以上、10 μm以下。
於該配線基板中,由於第1絕緣層之厚度為特定之範圍,故而能夠一面保持電感之機械強度,一面謀求配線基板之薄膜化。
[發明之效果]
本發明之配線基板之製造方法能夠抑制短路,能夠製造電感良好之配線基板。
本發明之配線基板能夠抑制短路,且電感良好。
於圖1中,紙面上下方向為前後方向(第1方向),且紙面下側為前側(第1方向一側),紙面上側為後側(第1方向另一側)。紙面左右方向為左右方向(與第1方向正交之第2方向),且紙面左側為左側(第2方向一側),紙面右側為右側(第2方向另一側)。紙面紙厚方向為上下方向(厚度方向,與第1方向及第2方向正交之第3方向),紙面近前側為上側(厚度方向一側,第3方向一側),紙面裏側為下側(厚度方向另一側,第3方向另一側)。具體而言,依據各圖之方向箭頭。
<第1實施形態>
作為本發明之配線基板之製造方法之一例,參照圖1~圖7對電感器1之製造方法之第1實施形態進行說明。
電感器1之製造方法之第1實施形態係圖1~圖2B所示之電感器1之製造方法,依序具備金屬薄片準備步驟、基底絕緣層配置步驟、導體層配置步驟、配線形成步驟、電沈積步驟、第1磁性層配置步驟、導體層去除步驟及第2磁性層配置步驟。以下,對各步驟進行詳細敍述。
(金屬薄片準備步驟)
於金屬薄片準備步驟中,如圖3A及圖5A所示,準備金屬薄片10。
金屬薄片10係藉由配線形成步驟而成為下述配線圖案3之構件。即,金屬薄片10為配線圖案3之原料。金屬薄片10具有沿前後方向及左右方向延伸之片形狀。
作為金屬薄片10之材料,例如可列舉銅、銀、金、鎳或包含其等之合金等。作為金屬薄片10之材料,可較佳地列舉銅。藉此,可製造具備良好之導電性及圖案化性之電感器1。
金屬薄片10之厚度例如為25 μm以上,較佳為50 μm以上,又,例如為300 μm以下,較佳為150 μm以下。藉此,可製造流動大電流之電感器1。
再者,金屬薄片10亦可與以下將要敍述之基底絕緣層2一併如利用假想線表示般作為2層基材(下述導電片材積層體40等)而準備。
(基底絕緣層配置步驟)
於基底絕緣層配置步驟中,如圖3B及圖5B所示,於金屬薄片10之下側配置作為第1絕緣層之一例之基底絕緣層2。即,於金屬薄片10之下表面(厚度方向另一面)形成具有複數個貫通孔6及作為複數個定位部之一例之複數個對準標記7之基底絕緣層2。
具體而言,首先,準備感光性之絕緣性材料之清漆,將該清漆塗佈於金屬薄片10之下表面整個面並使其乾燥,而形成基底皮膜。對基底皮膜經由具有與貫通孔6及對準標記7對應之圖案之光罩進行曝光。
其後,對基底皮膜進行顯影,視需要進行加熱硬化。
又,於以2層基材之形式準備之情形時,將具有與貫通孔6及對準標記7對應之圖案之蝕刻阻劑配置於基底絕緣層2之下表面,於對基底絕緣層2進行蝕刻之後,去除蝕刻阻劑。或者,使用雷射於基底絕緣層2形成貫通孔6及對準標記7。
作為基底絕緣層2之絕緣性材料,例如可列舉聚醯亞胺、聚矽氧烷、環氧系樹脂、氟系樹脂等有機材料。可較佳地列舉聚醯亞胺。
如參照圖1般,貫通孔6於基底絕緣層2中形成於沿厚度方向投影時與配線部21(於下文敍述)重疊之位置。貫通孔6具有俯視大致圓形狀及剖面觀察大致矩形狀。貫通孔6之左右方向長度(寬度)及前後方向長度分別短於配線部21之左右方向長度(寬度)及前後方向長度。
對準標記7係藉由沿厚度方向貫通基底絕緣層2之標記用孔11所形成之絕緣部。對準標記7於基底絕緣層2中形成於沿厚度方向投影時不與配線圖案3重疊之位置。對準標記7具有俯視大致圓形狀及剖面觀察大致矩形狀。
藉此,具有貫通孔6及對準標記7之基底絕緣層2形成於金屬薄片10之下表面。
(導體層配置步驟)
於導體層形成步驟中,如圖3C及圖5C所示,於基底絕緣層2之下側,配置作為導體層之一例之金屬薄膜12。即,於基底絕緣層2之下表面整個面形成金屬薄膜12。
於金屬薄膜12之配置中,於貫通孔6及對準標記7以金屬薄膜12之上表面(厚度方向一面)與金屬薄片10之下表面接觸之方式形成金屬薄膜12。具體而言,以被覆自貫通孔6露出之金屬薄片10等之表面(第1露出面13)、自標記用孔11露出之金屬薄片10等之表面(第2露出面14)、及基底絕緣層2之下表面之方式,形成金屬薄膜12。
作為配置金屬薄膜12之方法,可列舉例如濺鍍法、真空蒸鍍法、離子電鍍法等乾式方法、及例如無電解鍍覆(無電解鍍銅、無電解鍍鎳等)等濕式方法,可較佳地列舉乾式法,可更佳地列舉濺鍍法。藉此,能夠將密接性良好且均勻之薄膜(具體而言,濺鍍膜)確實地配置於第1露出面13及第2露出面14。又,可藉由下述去除步驟選擇性地將金屬薄膜12確實地去除。
作為金屬薄膜12之材料,可列舉能夠藉由下述去除步驟選擇性地將金屬薄膜12去除之金屬材料、例如為銅、鉻、鎳鉻合金等金屬。
金屬薄膜12之厚度例如為10 nm以上,較佳為30 nm以上,又,例如為200 nm以下,較佳為100 nm以下。
(配線形成步驟)
於配線形成步驟中,於基底絕緣層2之上側形成配線圖案3。即,對金屬薄片10實施減成法,而自金屬薄片10去除不需要之部分,而形成配線圖案3。
首先,如圖3D及圖5D所示,於金屬薄膜12之下表面配置支持膜15。
作為支持膜15,例如可列舉具有於後續步驟中能夠自金屬薄膜12容易地剝離之微黏著性之隔膜(separator film)。藉由支持膜15之配置,能夠確實地支持金屬薄片10及基底絕緣層2,並且於下述電沈積步驟中防止覆蓋絕緣層4覆膜於金屬薄膜12之下表面。
繼而,如圖3E及圖5E所示,實施減成法。具體而言,將具有與配線圖案3(於下文敍述)對應之圖案之乾膜光阻16(參照假想線)配置於金屬薄片10之上,繼而,藉由蝕刻去除除配線圖案3以外之不需要之金屬薄片10,最後藉由蝕刻或剝離等去除乾膜光阻16。
於具有圖案之乾膜光阻16之配置方法中,於金屬薄片10之上表面整個面配置乾膜光阻16,經由具有與配線圖案3對應之圖案之光罩進行曝光及顯影,並視需要進行加熱硬化。
此時,藉由自下側利用檢測裝置識別對準標記7,而以具有圖案之乾膜光阻16殘存於沿厚度方向投影時與貫通孔6重疊之位置之方式,對乾膜光阻16進行曝光及顯影。
作為蝕刻,例如可列舉化學蝕刻等濕式蝕刻。再者,於濕式蝕刻之情形時,金屬薄片10之上部與下部相比易被蝕刻,因此配線圖案3之側剖面觀察形狀具有朝向下側擴展之錐形狀。
藉此,獲得依序具備支持膜15、金屬薄膜12、基底絕緣層2及配線圖案3之第1被電沈積體17。
(電沈積步驟)
於電沈積步驟中,如圖3F及圖5F所示,藉由電沈積而以作為第2絕緣層之一例之覆蓋絕緣層4被覆配線圖案3。即,藉由電沈積塗裝,而於配線圖案3之上表面及側面形成由電沈積塗裝膜形成之覆蓋絕緣層4。
具體而言,藉由將第1被電沈積體17浸漬於含電沈積塗料之液體,繼而,對第1被電沈積體17施加電流,而使電沈積塗料析出至配線圖案3之表面,繼而,使析出之電沈積塗料乾燥。藉此,由電沈積塗料形成之電沈積塗裝膜(即,覆蓋絕緣層4)被覆於配線圖案3之表面(上表面及側面)。
作為電沈積塗料(即,覆蓋絕緣層4之絕緣性材料),例如可列舉於水中具有離子性之樹脂,且為公知或市售者,例如可列舉丙烯酸系樹脂、環氧系樹脂、聚醯亞胺系樹脂、或其等之混合等。
為了對第1被電沈積體17施加電流,將連接於外部電源之引線(未圖示)連接於金屬薄膜12。藉此,經由引線及金屬薄膜12而自第1露出面13對配線圖案3整體施加直流電流。
作為電沈積塗裝,亦可為採用第1被電沈積體17(具體而言,配線圖案3)作為陰極之陰離子型電沈積塗裝、及採用第1被電沈積體17作為陽極之陽離子型電沈積塗裝中之任一者。
電沈積塗料之乾燥溫度例如為90℃以上、150℃以下,又,乾燥時間例如為1分鐘以上、30分鐘以下。
藉此,於配線圖案3之上表面及側面形成覆蓋絕緣層4(電沈積塗裝膜)。
再者,視需要,於電沈積前,藉由脫脂及酸洗將配線圖案3之表面洗淨。又,視需要,於電沈積後,藉由燒接將電沈積塗料加熱硬化。作為燒接時之加熱溫度,例如為150℃以上、250℃以下,又,加熱時間例如為10分鐘以上、5小時以下。
(第1磁性層配置步驟)
於第1磁性層配置步驟中,如圖4G及圖6G所示,於基底絕緣層2及覆蓋絕緣層4之上側配置作為磁性層之一例之第1磁性層5。即,以被覆覆蓋絕緣層4之上表面及側面、以及自覆蓋絕緣層4露出之基底絕緣層2之上表面之方式,於其等之上側積層第1磁性層5。
第1磁性層5之材料例如可列舉日本專利特開2014-189015號公報等中所揭示之磁性組合物(較佳為軟磁性組合物)等。具體而言,第1磁性層5之材料具有磁性粒子(較佳為軟磁性粒子,例如Fe-Si-A1合金等)及樹脂(較佳為熱固性樹脂,例如環氧樹脂、酚樹脂等)。
為了配置第1磁性層5,例如將由磁性組合物形成之半硬化狀態之磁性薄片按壓至基底絕緣層2及覆蓋絕緣層4之上表面,其後或與按壓同時地對半硬化狀態之磁性薄片進行加熱硬化。詳細而言,參照日本專利特開2014-189015號公報。
藉此,將第1磁性層5配置於基底絕緣層2及覆蓋絕緣層4之上表面。
(導體層去除步驟)
於導體層去除步驟中,去除金屬薄膜12(導體層)。
首先,如圖4H及圖6H所示,藉由剝離將支持膜15自金屬薄膜12去除。
繼而,如圖4I及圖6I所示,藉由蝕刻或剝離將金屬薄膜12自基底絕緣層2去除。較佳為藉由蝕刻去除金屬薄膜12。作為蝕刻,可列舉上述濕式蝕刻等。
於藉由蝕刻去除金屬薄膜12之情形時,視需要,如參照圖4H及圖6H之假想線般,於蝕刻之前,為了保護第1磁性層5而於第1磁性層5之上表面整個面配置保護片材(遮蔽薄片等)46,並於蝕刻之後,去除保護片材46。
藉此,基底絕緣層2之下表面、第1露出面13及第2露出面14露出。
(第2磁性層配置步驟)
於第2磁性層配置步驟中,如圖4J及圖6J所示,於基底絕緣層2之下側配置第2磁性層18。即,於基底絕緣層2之下表面經由接著劑層19積層第2磁性層18。
首先,將接著劑層19配置於第2磁性層18之上表面,而準備接著劑層19與第2磁性層18之積層體。
第2磁性層18之材料與第1磁性層5之材料相同。第2磁性層18可藉由關於第1磁性層5所例示之方法而製作。
作為接著劑層19之材料,可列舉公知或市售之接著劑組合物及黏著劑組合物,例如可列舉丙烯酸系組合物、環氧系組合物、橡膠系組合物、矽酮系組合物等。
作為接著劑層19之配置,可列舉將接著劑組合物塗佈於第2磁性層18之方法、及將黏著帶按壓至第2磁性層18之方法等。
繼而,將接著劑層19與第2磁性層18之積層體以接著劑層19與基底絕緣層2接觸之方式配置於基底絕緣層2之下表面。此時,接著劑層19以貫通孔6及標記用孔11之內部由接著劑層19填充之方式配置於基底絕緣層2之下表面。
再者,於第2磁性層配置步驟中,就對接著劑層19之孔之填充性良好之觀點而言,亦可藉由塗佈等將接著劑層19配置於基底絕緣層2之下表面,繼而,將第2磁性層18配置於接著劑層19之下表面。另一方面,就生產性之觀點而言,如上所述,準備接著劑層19與第2磁性層18之積層體,並配置於基底絕緣層2之下表面。
藉此,可獲得電感器1。
(電感器)
如圖1所示,電感器1具有沿前後方向及左右方向延伸之大致矩形片形狀。如圖2A~B所示,電感器1沿厚度方向依序具備第2磁性層18、接著劑層19、基底絕緣層2、配線圖案3、覆蓋絕緣層4及第1磁性層5。
第2磁性層18係對電感器1賦予較高之電感之層。第2磁性層18係電感器1中之最下層。第2磁性層18於俯視時具有與基底絕緣層2大致相同之形狀,且具有沿前後方向及左右方向延伸之片形狀。
第2磁性層18之厚度例如為10 μm以上,較佳為50 μm以上,又,例如為500 μm以下,較佳為300 μm以下。
接著劑層19係將第2磁性層18與基底絕緣層2接著之層。接著劑層19配置於第2磁性層18之上表面。具體而言,接著劑層19以與第2磁性層18之上表面及基底絕緣層2之下表面接觸之方式配置於第2磁性層18與基底絕緣層2之間。
接著劑層19填充於基底絕緣層2中之貫通孔6及標記用孔11之內部。即,接著劑層19之上表面接觸於配線圖案3之第1露出面13及第1磁性層5之第2露出面14。
接著劑層19之厚度(最大厚度)例如為0.5 μm以上,較佳為1 μm以上,又,例如為10 μm以下,較佳為5 μm以下。
基底絕緣層2係支持配線圖案3之層。基底絕緣層2配置於接著劑層19之上表面。於基底絕緣層2之上表面配置有配線圖案3、覆蓋絕緣層4及第1磁性層5。基底絕緣層2具有與電感器1相同之外形形狀即片形狀。基底絕緣層2具備貫通孔6及對準標記7。
基底絕緣層2之厚度例如為0.1 μm以上,較佳為0.5 μm以上,更佳為1 μm以上,又,例如為15 μm以下,較佳為10 μm以下,更佳為5 μm以下。若基底絕緣層2之厚度為上述範圍,則能夠一面保持電感之機械強度,一面謀求電感器1之薄膜化。
配線圖案3配置於基底絕緣層2之上表面。配線圖案3具有俯視大致矩形狀之環形狀。
配線圖案3一體地具備:複數個(2個)配線部21,其等沿前後方向延伸;連接配線部22,其連接複數個配線部21之前端;及複數個(2個)端子部23,其等配置於2個配線部21之後端。
複數個配線部21具備沿左右方向(特定方向之一例)相互隔開間隔地配置之第1配線部21a及第2配線部21b。複數個配線部21分別於俯視時具有沿前後方向延伸之大致矩形狀,且於側剖面觀察時呈現具有朝向下側擴展之錐形狀之大致梯形形狀。
配線圖案3、尤其是第1配線部21a及第2配線部21b配置於共通之1片基底絕緣層2之上表面。即,支持第1配線部21a之基底絕緣層2與支持第2配線部21b之基底絕緣層2相互連續。
連接配線部22配置於第1配線部21a及第2配線部21b之前側,且將其等之前端相互連接。即,連接配線部22之左端部之後端緣與第1配線部21a之前端緣連續,連接配線部22之右端部之前端緣與第2配線部21b之前端緣連續。連接配線部22於俯視時具有沿左右方向延伸之大致矩形狀,且於側剖面觀察時呈現具有朝向下側擴展之錐形狀之大致梯形形狀。
複數個(2個)端子部23係於第1配線部21a之後端及第2配線部21b之後端以與其等連續之方式配置。複數個端子部23之左右方向長度(寬度)短於配線部21之左右方向長度(寬度)。端子部23於俯視時具有大致矩形狀,且於側剖面觀察時呈現具有朝向下側擴展之錐形狀之大致梯形形狀。
配線部21之寬度(左右方向長度)及連接配線部22之寬度(前後方向長度)分別例如為25 μm以上,較佳為100 μm以上,又,例如為2000 μm以下,較佳為750 μm以下。
配線圖案3之厚度與上述金屬薄片10之厚度相同。
配線圖案3之材料與金屬薄片10之材料相同,可較佳地列舉銅。若配線圖案3為由銅形成之銅配線,則由於銅具備良好之導電性及圖案化性,故而可容易地製造具備良好之導電性及微細之圖案化之電感器1。
覆蓋絕緣層4係保護配線圖案3之絕緣層。覆蓋絕緣層4係以被覆配線圖案3之上表面整個面及側面整個面之方式,配置於基底絕緣層2之上。
覆蓋絕緣層4一體地具備:第1覆蓋絕緣部4a,其被覆第1配線部21a;第2覆蓋絕緣部4b,其被覆第2配線部21b;第3覆蓋絕緣部4c,其被覆連接配線部22;及複數個(2個)第4覆蓋絕緣部4d,其等被覆複數個(2個)端子部23。
於覆蓋絕緣層4中,左側之第4覆蓋絕緣部4d、第1覆蓋絕緣部4a、第3覆蓋絕緣部4c、第2覆蓋絕緣部4b及右側之第4覆蓋絕緣部4d依序沿左右方向或前後方向連續。
又,如圖2A之剖面觀察所示,於覆蓋絕緣層4中,第1覆蓋絕緣部4a及第2覆蓋絕緣部4b不直接地相互連續。即,為了使於左右方向上彼此相鄰之複數個配線部21(第1配線部21a及第2配線部21b)之間24連續,不形成覆蓋絕緣層4。更具體而言,於複數個配線部間24,實質上不存在覆蓋絕緣層4(其中,被覆配線部21之側面之覆蓋絕緣層4(4a、4b)除外)。
覆蓋絕緣層4之厚度例如為0.5 μm以上,較佳為1 μm以上,又,例如為10 μm以下,較佳為7 μm以下。藉此,能夠一面使配線圖案3與第1磁性層5接觸,一面使配線圖案3與第1磁性層5之距離接近。因此,能夠使電感器1之電感進一步提高。
第1磁性層5係對電感器1賦予較高之電感之層。第1磁性層5於俯視時具有與基底絕緣層2大致相同之形狀,且具有沿前後方向及左右方向延伸之片形狀。
第1磁性層5係電感器1中之最上層。第1磁性層5配置於基底絕緣層2及覆蓋絕緣層4之上。具體而言,第1磁性層5以被覆覆蓋絕緣層4之上表面及側面之方式配置於基底絕緣層2之上表面。
第1磁性層5係於配線部間24遍及配線部21之上下方向全體地存在。即,於配線部間24,第1磁性層5自基底絕緣層2之上表面存在至較配線部21更高之位置為止。又,第1磁性層5實質上填充配線部間24之全部。具體而言,於將由配線部21(第1配線部21a、第2配線部21b)及被覆其之覆蓋絕緣層4(第1覆蓋絕緣部4a、第2覆蓋絕緣部4b)構成之構件設為覆蓋配線部時,於彼此相鄰之覆蓋配線部之間,於側剖面觀察時僅存在第1磁性層5。
第1磁性層5之厚度例如為10 μm以上,較佳為50 μm以上,又,例如為500 μm以下,較佳為300 μm以下。
電感器1並非下述電子機器,而是電子機器之一零件、即用以製作電子機器之零件,且為不包含電子元件(晶片、電容器等)、或安裝電子元件之安裝基板,而是零件單獨地流通且產業上可利用之器件。
該電感器1例如搭載(組裝)於電子機器等。雖未圖示,但電子機器具備安裝基板、及安裝於安裝基板之電子元件(晶片、電容器等)。而且,於電子機器中,電感器1被安裝於安裝基板。
具體而言,如圖7所示,以端子部23露出之方式,形成沿厚度方向貫通第1磁性層5及覆蓋絕緣層4之複數個通孔25(貫通孔),並對通孔25之內周面實施絕緣處理。繼而,將導電性之連接構件26以連接構件26之一端與端子部23之上表面接觸之方式配置於通孔25內部。電感器1係經由連接構件26而安裝於安裝基板,與其他電子機器電性連接,且作為被動元件而發揮作用。
而且,於該電感器1之製造方法中,具備:配線形成步驟,其係於基底絕緣層2之上側形成配線圖案3;電沈積步驟,其係藉由電沈積而以覆蓋絕緣層4被覆配線圖案3;以及第1磁性層配置步驟,其係於基底絕緣層2及覆蓋絕緣層4之上側配置第1磁性層5。
因此,能夠抑制配線圖案3直接接觸於第1磁性層5。因此,能夠抑制配線圖案3之短路。
又,於該電感器1之製造方法中,將覆蓋絕緣層4以使構成配線圖案3之複數個配線部21(第1配線部21a、第2配線部21b)之各者於彼此相鄰之配線部間24不連續之方式被覆於配線圖案3。因此,能夠於配線圖案3之間24(即,相鄰之配線部21之間),遍及厚度方向全體地配置第1磁性層5。因此,能夠使電感器1之電感提高。
又,於該電感器1之製造方法中,能夠將覆蓋絕緣層4較薄地且均勻地並且確實地被覆於配線圖案3之表面。因此,能夠使第1磁性層5與配線圖案3之距離接近。因此,能夠使電感器1之電感提高。
又,於該電感器1之製造方法中,於配線形成步驟中,藉由減成法形成配線圖案3。
因此,與加成法相比,能夠於短時間內形成配線圖案3,進而能夠於短時間內製造電感器1。又,能夠容易地製造配線厚度較厚之電感器1,而能夠流動大電流。
又,於該電感器1之製造方法中,電沈積步驟係經由沿厚度方向投影時與配線圖案3重疊之基底絕緣層2之貫通孔6,對配線圖案3供電(參照圖3F)。
因此,能夠以覆蓋絕緣層4被覆配線圖案3之上表面及側面之整個面。即,配線圖案3之上表面及側面完全由覆蓋絕緣層4被覆。
尤其是,於下述第2實施形態之電感器1之製造方法中,電感器1具有儘管為少許但仍會使磁性層與配線圖案3接觸之露出側面48(於下文敍述),而難以完全將其等絕緣。另一方面,於該第1實施形態之電感器1中,能夠完全地抑制磁性層與配線圖案3之接觸。其結果,能夠更確實地抑制配線圖案3接觸於第1磁性層5。
又,於該電感器1之製造方法中,基底絕緣層2具備對準標記7。
因此,能夠以對準標記7作為記號而於貫通孔6之上側準確地形成配線圖案3。因此,能夠藉由自貫通孔6之供電,而更確實地將覆蓋絕緣層4被覆於配線圖案3。
又,藉由該製造方法所獲得之電感器1具備:基底絕緣層2;複數個配線部21,其等於基底絕緣層2之上側,於左右方向上相互隔開間隔地配置;覆蓋絕緣層4,其被覆複數個配線部21之各者以使其等於在左右方向上彼此相鄰之配線部間24不連續;以及第1磁性層5,其於基底絕緣層2及覆蓋絕緣層4之上側,以被覆基底絕緣層2之上表面之方式配置。
因此,能夠抑制配線部21與第1磁性層5接觸,能夠抑制配線部21彼此之短路。又,由於第1磁性層5於配線部間24遍及厚度方向全體地配置,故而能夠使電感器1之電感變得良好。
又,於該電感器1中,複數個配線部21配置於共通之基底絕緣層2之上側,覆蓋絕緣層4被覆複數個配線部21之上表面及側面。
因此,複數個配線部21彼此之厚度方向之位置精度良好,且確實地支持於基底絕緣層2。
(變化例)
於以下之各變化例中,對與上述一實施形態相同之構件及步驟標註相同之參考符號,並省略其詳細之說明。又,可適當組合各變化例。進而,各變化例除特別記載以外,可發揮與一實施形態相同之作用效果。
第1變化例
如圖8A所示,於基底絕緣層配置步驟之前,亦可實施於金屬薄片10之下表面配置第1防擴散層30之步驟。即,亦可於金屬薄片10之下表面及基底絕緣層2之上表面配置第1防擴散層30。
作為第1防擴散層30之材料,例如可列舉鎳、鎳鉻合金、鈷、鉭等導體。就能夠於形成時實施鍍覆及於去除時實施軟蝕刻,且加工性良好之觀點而言,可較佳地列舉鎳。
若如圖8A所示般配置第1防擴散層30而製造電感器1,則如圖8B所示,電感器1中之配線圖案3具備由第1防擴散層30形成之配線下部31、及配置於其上表面且由金屬薄片10形成之配線主部32。
再者,於該圖8A所示之製造方法中,於配線形成步驟中,根據各蝕刻速度之不同,不僅實施對金屬薄片10進行蝕刻之步驟,而且實施對第1防擴散層30進行蝕刻之步驟。
於該圖8A所示之製造方法中,能夠抑制金屬薄片10之金屬成分(例如,銅離子)侵蝕基底絕緣層2並擴散至基底絕緣層2內部,因此能夠使金屬薄片10與基底絕緣層2之剝離強度提高。
第2變化例
如圖9A所示,於配線形成步驟中,亦可於減成法之實施後,實施於由金屬薄片10形成之配線圖案3配置第2防擴散層33之步驟。
作為第2防擴散層33之材料,例如可列舉鎳等導體。
為了配置第2防擴散層33,例如可列舉使用鎳浴之鍍覆處理等。
若如圖9A所示般配置第2防擴散層33而製造電感器1,則如圖9B所示,電感器1中之配線圖案3具備由金屬薄片10形成之配線主部32、及被覆其上表面及側面之第2防擴散層33。
於該圖9B所示之製造方法中,能夠抑制因來自配線主部32之金屬成分(例如,銅離子)侵蝕至覆蓋絕緣層4及第1磁性層5所產生之短路。
又,亦可組合第1變化例及第2變化例。
第3變化例
配線圖案3之形狀並不限定於上述。配線圖案3例如亦可如圖10A及圖10B所示般具有朝向前後方向及左右方向前進之彎曲形狀(蜿蜒形狀)。
例如,於圖10A所示之配線圖案3中,具備:複數個(5個)配線部21,其等沿左右方向延伸;複數個(4個)連接配線部22,其等將複數個配線部21之左端部彼此或右端部彼此連結;及複數個端子部23,其等配置於配線圖案3之兩端部。
例如,於圖10B所示之配線圖案3中,具備:複數個(3個)配線部21,其等沿前後方向延伸;複數個(2個)連接配線部22,其等將複數個配線部21之前端部彼此或後端部彼此連結;及複數個端子部23,其等配置於配線圖案3之兩端部。
又,配線圖案3例如亦可如圖10C所示般具有俯視大致圓形狀之環形狀。於圖10C所示之配線圖案3中,關於沿特定方向相鄰之配線部21,特定方向及配線部21之長度可採用任意方向(例如,左右方向、交叉方向)及任意長度。例如,於圖10C中,於採用交叉方向(與前後方向及左右方向之兩者交叉之方向:傾斜方向)作為特定方向之情形時,利用影線表示於交叉方向上彼此相鄰之複數個(2個)配線部21。
又,雖未圖示,但配線圖案3亦可不具備端子部23,而是包含配線部21及連接配線部22。
第4實施例
雖未圖示,但電感器1亦可不具備第2磁性層18及接著劑層19。就具備更高之電感之觀點而言,較佳為電感器1具備第2磁性層18及接著劑層19。
第5實施例
雖未圖示,但電感器1亦可藉由後續之外形加工等而於基底絕緣層2中不具備對準標記7。
<第2實施形態>
作為本發明之配線基板之製造方法之一例,參照圖11A~圖14F對電感器1之製造方法之第2實施形態進行說明。再者,於第2實施形態中,對與上述第1實施形態相同之構件及步驟標註相同之參考符號,並省略其詳細之說明。
電感器1之製造方法之第2實施形態具備金屬薄片積層體準備步驟、配線形成步驟、引線遮蔽步驟、電沈積步驟、遮蔽去除步驟、引線去除步驟、第1磁性層配置步驟及第2磁性層配置步驟。以下,對各步驟進行詳細敍述。
(金屬薄片積層體準備步驟)
於金屬薄片積層體準備步驟中,如圖11A所示,準備具備金屬薄片10及配置於其下表面整個面之基底絕緣層2之金屬薄片積層體40。
金屬薄片10與第1實施形態相同。
關於基底絕緣層2之材料,除了與第1實施形態相同之有機材料以外,可列舉例如玻璃、陶瓷等無機材料,可列舉例如無機材料與有機材料之複合材料(玻璃環氧樹脂)等絕緣材料。
金屬薄片積層體40可較佳地列舉銅箔積層板等。
(配線形成步驟)
於配線形成步驟中,於基底絕緣層2之上側形成具有配線圖案3及電沈積引線41之導體圖案42。即,對金屬薄片10實施減成法,自金屬薄片10去除不需要之部分,而形成導體圖案42。
首先,如圖11B所示,於基底絕緣層2之下表面配置支持膜15。
繼而,如圖11C及圖13A所示,實施減成法。減成法與第1實施形態相同。
導體圖案42具備配線圖案3及電沈積引線41。
電沈積引線41具備:第1引線部43,其自配線圖案3之一(左側之)端子部23之後端緣朝向後側延伸;及第2引線部44,其與第1引線部43之後端緣連續,且沿左右方向延伸。
藉此,獲得依序具備支持膜15、基底絕緣層2及導體圖案42之第2被電沈積體45。
(引線遮蔽步驟)
於遮蔽步驟中,如圖11D及圖13B所示,遮蔽電沈積引線41。即,以遮蔽薄片46被覆電沈積引線41之上表面及側面。
作為遮蔽薄片46,例如可列舉具有微黏著性之隔膜。
藉此,於下述電沈積步驟中,能夠防止覆蓋絕緣層4被覆於電沈積引線41,而於下述引線蝕刻步驟中確實地去除電沈積引線41。
(電沈積步驟)
於電沈積步驟中,如圖11E及圖13C所示,藉由電沈積而以覆蓋絕緣層4被覆配線圖案3。
具體而言,藉由將被遮蔽之第2被電沈積體45浸漬於含電沈積塗料之液體,繼而,對第2被電沈積體45施加電流,而使電沈積塗料析出至配線圖案3,繼而,使析出之電沈積塗料乾燥。
為了對第2被電沈積體45施加電流,將連接於外部電源之引線(未圖示)連接於第2引線部44之端部。藉此,經由引線及電沈積引線41,對配線圖案3整體施加直流電流。
電沈積條件與第1實施形態相同。
藉此,於配線圖案3之上表面及側面形成覆蓋絕緣層4(電沈積塗裝膜)。
(遮蔽去除步驟)
於遮蔽去除中,如圖12F及圖14D所示,去除遮蔽薄片46。即,自電沈積引線41將遮蔽薄片46剝離。
藉此,電沈積引線41之表面露出。
(引線去除步驟)
於引線去除步驟中,如圖12G及圖14E所示,去除電沈積引線41。即,藉由蝕刻,自導體圖案42去除電沈積引線41。
作為蝕刻,例如可列舉上述濕式蝕刻。
此時,配線圖案3係由覆蓋絕緣層4被覆,故而不會藉由蝕刻被去除。
藉此,獲得依序具備支持膜15、基底絕緣層2、配線圖案3及覆蓋絕緣層4之第1中間物47。
於第1中間物47中,配線圖案3之後端緣之側面未由覆蓋絕緣層4被覆。即,配線圖案3(具體而言,左側之端子部23)於後端緣側面具有自覆蓋絕緣層4露出之露出側面48。
(第1磁性層配置步驟)
於第1磁性層配置步驟中,如圖12H及圖14F所示,於基底絕緣層2及覆蓋絕緣層4之上側配置第1磁性層5。
第1磁性層配置步驟係與第1實施形態相同。
其後,藉由剝離將支持膜15自基底絕緣層2去除。
藉此,獲得依序具備基底絕緣層2、配線圖案3、覆蓋絕緣層4及第1磁性層5之第2中間物49。於第2中間物49中,露出側面48與第1磁性層5接觸。
(第2磁性層配置步驟)
於第2磁性層步驟中,如圖12I所示,於基底絕緣層2之下側配置第2磁性層18。即,於基底絕緣層2之下表面經由接著劑層19配置覆蓋絕緣層4。
第2磁性層配置步驟係與第1實施形態相同。
藉此,可獲得第2實施形態之電感器1。
(電感器)
電感器1沿厚度方向依序具備第2磁性層18、接著劑層19、基底絕緣層2、導體圖案42、覆蓋絕緣層4及第1磁性層5。該等構件除特別記載以外與第1實施形態之構件相同。
第2實施形態之基底絕緣層2不具備貫通孔6及對準標記7。即,基底絕緣層2之下表面整個面與接著劑層19之上表面整個面接觸。又,接著劑層19不與配線圖案3及第2磁性層18接觸。
於第2實施形態之電感器1中,一端子部23之露出側面48與第1磁性層5接觸。
關於第2實施形態之電感器1之製造方法及根據其製造之電感器1,亦發揮與第1實施形態之製造方法及電感器1相同之作用效果。
又,關於第2實施形態之變化例,亦可設為與第1實施形態之變化例相同。
再者,上述發明係作為本發明之例示之實施形態而提供,但其僅為例示,不可限定地進行解釋。該技術領域之業者所知曉之本發明之變化例包含於下述申請專利範圍。
[產業上之可利用性]
電感器例如搭載於電子機器等。
1‧‧‧電感器
2‧‧‧基底絕緣層
3‧‧‧配線圖案
4‧‧‧覆蓋絕緣層
4a‧‧‧第1覆蓋絕緣部
4b‧‧‧第2覆蓋絕緣部
4c‧‧‧第3覆蓋絕緣部
4d‧‧‧第4覆蓋絕緣部
5‧‧‧第1磁性層
6‧‧‧貫通孔
7‧‧‧對準標記
10‧‧‧金屬薄片
11‧‧‧標記用孔
12‧‧‧金屬薄膜
13‧‧‧第1露出面
14‧‧‧第2露出面
15‧‧‧支持膜
16‧‧‧乾膜光阻
17‧‧‧第1被電沈積體
18‧‧‧第2磁性層
19‧‧‧接著劑層
21‧‧‧配線部
21a‧‧‧第1配線部
21b‧‧‧第2配線部
22‧‧‧連接配線部
23‧‧‧端子部
24‧‧‧配線部間
25‧‧‧通孔
26‧‧‧連接構件
30‧‧‧第1防擴散層
31‧‧‧配線下部
32‧‧‧配線主部
33‧‧‧第2防擴散層
40‧‧‧導電片材積層體(金屬薄片積層體)
41‧‧‧電沈積引線
42‧‧‧導體圖案
43‧‧‧第1引線部
44‧‧‧第2引線部
45‧‧‧第2被電沈積體
46‧‧‧保護片材(遮蔽薄片)
47‧‧‧第1中間物
48‧‧‧露出側面
49‧‧‧第2中間物
51‧‧‧基底絕緣層
52‧‧‧配線部
53‧‧‧覆蓋層膜
54‧‧‧磁性薄片
55‧‧‧部位
圖1表示本發明之電感器之第1實施形態之俯視圖。
圖2A及2B係圖1之剖視圖,圖2A表示A-A剖視圖,圖2B表示B-B剖視圖。
圖3A~圖3F係圖1所示之電感器之製造步驟之剖視圖(圖1之A-A剖視圖),圖3A表示準備金屬薄片之步驟,圖3B表示配置基底絕緣層之步驟,圖3C表示配置金屬薄膜之步驟,圖3D表示配置支持膜之步驟,圖3E表示形成配線圖案之步驟,圖3F表示實施電沈積之步驟。
圖4G~圖4J係繼圖3後之電感器之製造步驟之剖視圖(圖1之A-A剖視圖),圖4G表示配置第1磁性層之步驟,圖4H表示去除支持膜之步驟,圖4I表示去除金屬薄膜之步驟,圖4J表示配置接著劑層及第2磁性層之步驟。
圖5A~圖5F係圖1所示之電感器之製造步驟之剖視圖(圖1之B-B剖視圖),圖5A表示準備金屬薄片之步驟,圖5B表示配置基底絕緣層之步驟,圖5C表示配置金屬薄膜之步驟,圖5D表示配置支持膜之步驟,圖5E表示形成配線圖案之步驟,圖5F表示實施電沈積之步驟。
圖6G~圖6J係繼圖5後之電感器之製造步驟之剖視圖(圖1之B-B剖視圖),圖6G表示配置第1磁性層之步驟,圖6H表示去除支持膜之步驟,圖6I表示去除金屬薄膜之步驟,圖6J表示配置接著劑層及第2磁性層之步驟。
圖7表示圖1所示之電感器之使用形態之剖視圖。
圖8A及圖8B係第1實施形態之電感器之製造方法之第1變化例(配置第1防擴散層之方法),圖8A表示配置第1防擴散層之步驟圖,圖8B表示於配置有第1防擴散層之情形時所獲得之電感器之剖視圖。
圖9A及圖9B係第1實施形態之電感器之製造方法之第2變化例(配置第2防擴散層之方法),圖9A表示配置第2防擴散層之步驟圖,圖9B表示於配置有第2防擴散層之情形時所獲得之電感器之剖視圖。
圖10A~圖10C係第1實施形態之電感器之變化例,圖10A表示配線圖案朝向前後方向前進之彎曲形狀,圖10B表示配線圖案朝向左右方向前進之彎曲形狀,圖10C表示配線圖案為圓形狀之環形狀。
圖11A~圖11E係本發明之電感器之第2實施形態之製造步驟之剖視圖(圖13之A-A剖視圖),圖11A表示準備金屬薄片積層體之步驟,圖11B表示配置支持膜之步驟,圖11C表示形成配線圖案之步驟,圖11D表示遮蔽電沈積引線之步驟,圖11E表示實施電沈積之步驟。
圖12F~圖12I係繼圖11後之電感器之製造步驟之剖視圖,圖12F表示去除遮蔽薄片之步驟,圖12G表示去除電沈積引線之步驟,圖12H表示配置第1磁性層之步驟,圖12I表示配置接著劑層及第2磁性層之步驟。
圖13A~圖13C係本發明之電感器之第2實施形態之製造步驟之俯視圖,圖13A表示形成配線圖案之步驟,圖13B表示遮蔽電沈積引線之步驟,圖13C表示實施電沈積之步驟。
圖14D~圖14F係繼圖13後之電感器之製造步驟之俯視圖,圖14D表示去除遮蔽薄片之步驟,圖14E表示去除電沈積引線之步驟,圖14F表示配置第1磁性層之步驟。
圖15表示成為參考例之電感器之剖視圖。

Claims (9)

  1. 一種配線基板之製造方法,其特徵在於具備: 配線形成步驟,其係於第1絕緣層之厚度方向一側形成配線圖案; 電沈積步驟,其係藉由電沈積而以第2絕緣層被覆上述配線圖案;以及 磁性層配置步驟,其係於上述第1絕緣層及上述第2絕緣層之厚度方向一側配置磁性層。
  2. 如請求項1之配線基板之製造方法,其中上述配線形成步驟係藉由減成法形成上述配線圖案之步驟。
  3. 如請求項1之配線基板之製造方法,其中上述電沈積步驟包含經由沿厚度方向投影時與上述配線圖案重疊之上述第1絕緣層之貫通孔,對上述配線圖案供電之步驟。
  4. 如請求項3之配線基板之製造方法,其中上述第1絕緣層具備用以於上述貫通孔之厚度方向一側形成上述配線圖案之定位部。
  5. 如請求項1之配線基板之製造方法,其中上述配線圖案具備銅配線。
  6. 一種配線基板,其特徵在於具備: 第1絕緣層; 複數個配線部,其等於上述第1絕緣層之厚度方向一側,於特定方向上相互隔開間隔地配置; 第2絕緣層,其被覆上述複數個配線部之各者以使其等於在特定方向上彼此相鄰之配線部間不連續;以及 磁性層,其於上述第1絕緣層及上述第2絕緣層之厚度方向一側,以被覆上述第1絕緣層之厚度方向一面之方式配置。
  7. 如請求項6之配線基板,其中上述複數個配線部配置於共通之上述第1絕緣層之厚度方向一側, 上述第2絕緣層被覆上述複數個配線部之厚度方向一面及側面。
  8. 如請求項6之配線基板,其中上述第1絕緣層具有沿厚度方向投影時與上述配線部重疊之貫通孔。
  9. 如請求項6之配線基板,其中上述第1絕緣層之厚度為0.5 μm以上、10 μm以下。
TW108107555A 2018-03-09 2019-03-07 配線基板及其製造方法 TW201939631A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-043225 2018-03-09
JP2018043225A JP7464352B2 (ja) 2018-03-09 2018-03-09 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW201939631A true TW201939631A (zh) 2019-10-01

Family

ID=67846026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107555A TW201939631A (zh) 2018-03-09 2019-03-07 配線基板及其製造方法

Country Status (4)

Country Link
JP (1) JP7464352B2 (zh)
CN (1) CN111837210B (zh)
TW (1) TW201939631A (zh)
WO (1) WO2019172123A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352363B2 (ja) * 2018-03-16 2023-09-28 日東電工株式会社 磁性配線回路基板およびその製造方法
JP2021129073A (ja) * 2020-02-17 2021-09-02 日東電工株式会社 インダクタの加工物の製造方法および積層シートの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622733Y2 (zh) * 1978-09-11 1987-01-22
JPS6392005A (ja) * 1986-10-06 1988-04-22 Canon Inc 微細パタ−ンコイル
JPH05243713A (ja) * 1992-02-27 1993-09-21 Furukawa Electric Co Ltd:The 配線基板の製造方法
JP3119198B2 (ja) * 1997-05-28 2000-12-18 日本電気株式会社 半導体装置の製造方法
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
KR100842389B1 (ko) * 1999-09-02 2008-07-01 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
TW465079B (en) * 2000-12-04 2001-11-21 United Microelectronics Corp Manufacturing method of inductor
JP2004119604A (ja) * 2002-09-25 2004-04-15 Nippon Mektron Ltd シールド型回路基板およびその製造方法
TW566840U (en) * 2003-04-29 2003-12-11 Mitac Int Corp Printed circuit board capable of preventing ESD
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US8502398B2 (en) * 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
JP2010129875A (ja) * 2008-11-28 2010-06-10 Sanken Electric Co Ltd 電力変換装置の製造方法
JP2010218612A (ja) * 2009-03-16 2010-09-30 Alphana Technology Co Ltd ディスク駆動装置
CN103260357B (zh) * 2012-02-16 2017-09-22 京瓷株式会社 布线基板的制造方法
JP5948663B2 (ja) * 2012-02-22 2016-07-06 国立大学法人信州大学 電析材料組成物、それを用いた電析塗膜および電析塗膜の製造方法
KR20130101849A (ko) * 2012-03-06 2013-09-16 삼성전기주식회사 박막형 공통 모드 필터
JP6157978B2 (ja) * 2012-11-26 2017-07-05 日東電工株式会社 配線回路基板およびその製造方法
JP5673719B2 (ja) 2013-03-27 2015-02-18 Tdk株式会社 電子部品の製造装置およびその製造方法
JP6000314B2 (ja) * 2013-10-22 2016-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップ電子部品及びその製造方法
KR101565703B1 (ko) * 2013-10-22 2015-11-03 삼성전기주식회사 칩 전자부품 및 그 제조방법
CN104900373A (zh) * 2014-03-04 2015-09-09 深圳振华富电子有限公司 大功率叠层片式电感器
WO2015137226A1 (ja) * 2014-03-14 2015-09-17 株式会社村田製作所 積層コイル素子およびその製造方法
JP6284797B2 (ja) * 2014-03-20 2018-02-28 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
JP6392005B2 (ja) 2014-06-26 2018-09-19 株式会社貝印刃物開発センター 手持ち具
KR20180054264A (ko) * 2016-11-15 2018-05-24 삼성전기주식회사 박막형 인덕터 및 그의 제조방법

Also Published As

Publication number Publication date
WO2019172123A1 (ja) 2019-09-12
JP2019160929A (ja) 2019-09-19
CN111837210A (zh) 2020-10-27
CN111837210B (zh) 2022-08-12
JP7464352B2 (ja) 2024-04-09

Similar Documents

Publication Publication Date Title
JP4308862B2 (ja) 配線回路基板およびその製造方法
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
JP2004363281A (ja) 配線回路基板
KR20010105366A (ko) 다층 배선 기판의 제조 방법
WO2018211733A1 (ja) プリント配線板及びその製造方法
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
TW201212754A (en) Printed substrate manufacturing method and printed substrate employing same
TW201939631A (zh) 配線基板及其製造方法
WO2020110552A1 (ja) 配線回路基板およびその製造方法
TWI828659B (zh) 配線基板之製造方法
JP2000208881A (ja) プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2004103911A (ja) 配線形成方法
TWI710292B (zh) 電路板及其製作方法
JP4123637B2 (ja) フィルムキャリアの製造方法
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP2750809B2 (ja) 厚膜配線基板の製造方法
JPH0946027A (ja) プリント配線板のレジスト印刷方法
JP2006310758A (ja) 回路配線板、及びその製造方法
JP2005268593A (ja) プリント配線板およびその製造方法
JP2002344120A (ja) 可撓性回路基板及びその製造法
JP2014212272A (ja) フレキシブルプリント配線板及びその接続構造
JP2004158715A (ja) 両面プリント基板の作製方法
JPS601889A (ja) 回路基板製造方法
JP2004172236A (ja) 両面プリント基板の作製方法