CN103260357B - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN103260357B
CN103260357B CN201210034895.1A CN201210034895A CN103260357B CN 103260357 B CN103260357 B CN 103260357B CN 201210034895 A CN201210034895 A CN 201210034895A CN 103260357 B CN103260357 B CN 103260357B
Authority
CN
China
Prior art keywords
hole
plating
conductor
insulating barrier
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210034895.1A
Other languages
English (en)
Other versions
CN103260357A (zh
Inventor
大隅孝
大隅孝一
林和德
土田知治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN201210034895.1A priority Critical patent/CN103260357B/zh
Publication of CN103260357A publication Critical patent/CN103260357A/zh
Application granted granted Critical
Publication of CN103260357B publication Critical patent/CN103260357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种布线基板的制造方法,在具有上下表面的绝缘层(1),设置用于贯通绝缘层(1)的上下表面间的贯通孔(2),其次至少在贯通孔(2)内以及其周围的上下表面披覆第一镀覆导体(4),接下来对第一镀覆导体(4)进行蚀刻,去除位于贯通孔的上下表面的周围的第一镀覆导体(4)并且至少余留位于贯通孔(2)内的上下方向上的中央部的第一镀覆导体(4),接下来通过半加成(Semi‑additive)法形成对比贯通孔(2)内的第一镀覆导体(4)靠外侧的部分进行填充并且在上下表面构成布线导体的第二镀覆导体(6)。

Description

布线基板的制造方法
技术领域
本发明涉及布线基板的制造方法。
背景技术
在现有技术中,如特开2002-43752号公报所公开的那样,作为薄型的布线基板,已知有如下所述的布线基板,即:在薄的绝缘层上设置多个锥形状的贯通孔,在这些的贯通孔内以镀覆导体进行填充并在绝缘层的上下表面形成由与其相同的镀覆导体构成的布线导体而得到的布线基板。
但是,在这样的布线基板中,由于填充在贯通孔内的镀覆导体与绝缘层的上下表面所形成的布线导体是由相同的镀覆导体构成,只是形成对贯通孔内进行填充的镀覆导体,就会在绝缘层的上下表面形成厚度为40μm左右的较厚的镀覆导体。这是由于,与为了对贯通孔内进行填充而使贯通孔内析出的镀覆导体的厚度同等的厚度的镀覆导体,在绝缘层的上下表面同时析出的缘故。这样,在绝缘层的上下表面所形成的镀覆导体的厚度为40μm左右时,关于通过该镀覆导体所形成的布线导体的幅宽(在与绝缘层的上下表面平行的方向且相对于布线基板的延在方向而垂直的方向上的布线导体的幅宽)以及相邻的布线导体彼此的间隔,如考虑镀覆导体的厚度以及锚向深度时,则布线导体幅宽需设为50μm左右,相邻的布线导体彼此的间隔需设为60μm左右。由此,比这要细小的幅宽的布线导体彼此间难以通过狭窄的间隔进行配置。
由此,在这样的现有布线基板的制造方法中,例如不能获得具有布线导体的幅宽以及相邻的布线导体彼此的间隔为30μm以下的高密度布线的薄型布线基板。
发明内容
本发明的目的在于,在对设置有贯通孔的薄的绝缘层的贯通孔内以镀覆导体进行填充并且在绝缘层的上下表面形成有多个由镀覆导体构成的布线导体的布线基板的制造方法中,提供一种具有布线导体的幅宽以及相邻的布线导体彼此的间隔为30μm以下的高密度布线的薄型布线基板的制造方法。
本发明的制造方法的特征在于包括:在具有上下表面的绝缘层,设置用于贯通所述上下表面间的贯通孔的工序;至少在所述贯通孔内以及所述贯通孔的周围的所述上下表面形成第一镀覆导体的工序;对所述第一镀覆导体进行蚀刻,去除位于所述贯通孔的上下表面的周围的所述第一镀覆导体并且至少余留位于所述贯通孔内的上下方向上的中央部的所述第一镀覆导体的工序;以及通过半加成法形成填充所述贯通孔内的比所述第一镀覆导体更外侧的部分并且在所述上下表面构成布线导体的第二镀覆导体。
根据本发明的制造方法,能够将在绝缘层的上下表面的厚度形成为薄的20μm以下,从而能够以30μm以下的间隔高密度地形成布线导体的幅宽为30μm以下的微细的布线导体。由此,能够以高密度布线来制造薄型的布线基板。
附图说明
图1(a)~(h)是表示本发明的制造方法中的实施方式的一个示例的工序图。
图2(a)~(h)是表示本发明的制造方法中的实施方式的其他示例的工序图。
图3(a)~(h)是表示本发明的制造方法中的实施方式的再其他示例的工序图。
标号说明
1 绝缘层
1b 底漆树脂层
2 贯通孔
4 第一镀覆导体
6 第二镀覆导体
7 金属箔
具体实施方式
参照图1(a)~(h),对本发明的实施方式的一个示例进行说明。另外,图1(a)~(h)是表示成为布线基板的一部分区域的截面。实际上,是按照在大型的基板中成为布线基板的区域以纵横地排列而配置有多个,且在其周围具有舍弃区域的多个获取基板(多数個取り基板)的方式来进行制造。
首先,如图1(a)所示,绝缘层1具有上表面以及下表面,从绝缘层1的上表面至下表面,在绝缘层1形成贯通孔2。
绝缘层1例如由使玻璃布(glass cloth)浸渍环氧树脂或双马来酰亚胺三嗪(Bismaleimide triazine)树脂等的热硬化性树脂后的电绝缘材料构成。
绝缘层1的厚度为150~250μm左右。
这样的绝缘层1是在预浸渍制品(prepreg)的两面披覆厚度为2~18μm左右的金属箔并进行热硬化后,通过对两面的金属箔进行蚀刻去除而获得的。
另外,预浸渍制品是使玻璃布浸渍环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂并使之半硬化后获得的。
另外,绝缘层1的披覆有金属箔的面优选是微细的凹凸面。由此,能够在绝缘层1的露出面上形成微细的凹凸,所以,在绝缘层1的上下表面能够使镀覆导体极牢固地披覆。另外,对舍弃区域的金属箔不进行蚀刻而余留下。由此,舍弃区域所披覆的金属箔能够用作为在形成后述的第一镀覆导体4或第二镀覆导体6时的与镀覆装置连接的电极。
通过激光加工来形成贯通孔2。绝缘层1的在激光的入射侧的面的贯通孔2的开口径为80~100μm左右,绝缘层1的在激光的出射侧的面的贯通孔2的开口径为30~60μm左右。由此,绝缘层1在激光的入射侧的面的贯通孔2的开口径比绝缘层1在激光的出射侧的面的贯通孔2的开口径要大,贯通孔2成为如图1(a)所示的锥形形状。贯通孔2为锥形形状时,能够易于对贯通孔2的内部填充镀覆导体。另外,在形成贯通孔2后,优选对贯通孔2内壁进行去污(desmear)处理。
其次,在绝缘层1的上下表面以及贯通孔2内壁上,披覆厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)。其后,如图1(b)所示,在绝缘层1的上下表面,形成镀覆抗蚀层3,镀覆抗蚀层3具有使贯通孔2以及贯通孔2周边的绝缘层1的上下表面露出的开口部。无电解镀覆层作为后述的第一镀覆导体4的基底金属而发挥作用。作为无电解镀覆层,例如适于使用无电解铜镀覆层。
其次,如图1(c)所示,通过电解镀覆法在从镀覆抗蚀层3露出的贯通孔2内以及贯通孔2周围的绝缘层1的上下表面使第一镀覆导体4析出,以第一镀覆导体4对贯通孔2的内部进行填充。此时,在贯通孔2周边的绝缘层1的上下表面所析出的第一镀覆导体4的厚度例如为40μm左右。另外,作为第一镀覆导体4,适用使用电解铜镀覆层。
其次,如图1(d)所示,对镀覆抗蚀层3的开口部内所露出的第一镀覆导体4进行蚀刻,去除位于贯通孔的上下表面的周围的第1镀覆导体4与在贯通孔2内所填充的第一镀覆导体4的一部分,并且,至少余留位于贯通孔2内的上下方向上的中央部的第一镀覆导体4。
未通过蚀刻去除而余留在贯通孔2内的第一镀覆导体4的表面优选比绝缘层1的上表面要低,其距离H为5~40μm左右。相同地,未通过蚀刻去除而余留在贯通孔2内的第一镀覆导体4的表面也优选比绝缘层1的下表面要低,其距离为5~40μm左右。在贯通孔2内余留的第一镀覆导体4与绝缘层1的上表面以及下表面之间的距离分别为比5μm要短时,不能完全去除绝缘层1的上下表面所形成的第一镀覆导体4,有可能不能形成微细的布线导体。另一方面,如比40μm要长时,则在后述的工序中,将对贯通孔2内的第一镀覆导体4通过蚀刻而被去除后的部分填充第二镀覆导体6,所以,在绝缘层1的上下表面析出的第二镀覆导体6的厚度可能超过20μm,难以形成微细的布线导体。
其次,如图1(e)所示,从绝缘层1的上下表面去除镀覆抗蚀层3,并且至少在去除了第一镀覆导体4的表面上,披覆有厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)。该无电解镀覆层与前述的无电解镀覆层一并作为后述的第二镀覆导体6的基底金属而发挥作用。作为该无电解镀覆层,例如适于使用无电解铜镀覆层。
其次,如图1(f)所示,在绝缘层1的上下表面,形成具有与布线导体的图案对应的开口图案的镀覆抗蚀层5。镀覆抗蚀层5的开口图案包含布线导体的幅宽以及相邻的布线导体彼此的间隔为30μm以下的图案。
其次,如图1(g)所示,在从镀覆抗蚀层5的开口图案露出的绝缘层1以及第一镀覆导体4的表面,通过电解镀覆法来析出第二镀覆导体6。即,以第二镀覆导体6对贯通孔2内的通过蚀刻而被去除了第一镀覆导体4后的部分进行填充,并且在绝缘层1的上下表面,设置成为10~20μm左右的厚度的第二镀覆导体6。在该情况下,由于存在有在贯通孔2内的上下方向上的中央部未被蚀刻而余留的第一镀覆导体4,所以,第二镀覆导体6只要披覆对贯通孔2内的通过蚀刻而被去除了第一镀覆导体4的部分进行填充的厚度即可,能够在绝缘层1的上下表面形成厚度为10~20μm的薄的第二镀覆导体6。另外,作为第二镀覆导体6,适于使用电解铜镀覆层。
最后,如图1(h)所示,从绝缘层1的上下表面去除镀覆抗蚀层5,并且蚀刻去除从第二镀覆导体6露出的无电解镀覆层(未图示)。由此,完成了形成有以第一镀覆导体4以及第二镀覆导体6对贯通孔2内填充并在绝缘层1的上下表面形成由第二镀覆导体6构成的布线导体的布线基板。由该第二镀覆导体6构成的布线导体的形成方法称为“半加成法”。半加成法是,在作为基底金属的无电解镀覆层上,使与布线导体对应的图案的第二镀覆导体6进行选择性析出后,通过蚀刻去除从第二镀覆导体6露出的基底的无电解镀覆层来形成布线导体的方法。由此,形成布线导体的第二镀覆导体6不会被较大地蚀刻。由此,根据半加成法,能够形成微细幅宽的布线导体且相邻的布线导体彼此能够以微细的间隔进行配置。在本例的情况下,绝缘层1上下表面的第二镀覆导体6的厚度为薄的20μm以下,并且由第二镀覆导体6构成的布线导体通过半加成法来形成,能够以30μm以下的间隔来高密度地形成幅宽为30μm以下的微细的布线导体,由此能够以高密度布线制造薄型的布线基板。
其次,参照图2(a)~(h),对本发明的制造方法中的实施方式的其他示例进行说明。另外,图2(a)~(h)与图1(a)~(h)相同地示出了布线基板的一部分的截面。实际上,按照大型的基板中成为布线基板的区域以纵横地排列而配置有多个,且在其周围具有舍弃区域的多个获取基板的方式来进行制造。另外,在该例中,对于与上述的一个示例相同的位置赋予相同的标号,为避免繁琐而省略其详细说明。
首先,如图2(a)所示,从具有上表面以及下表面的绝缘层1的上表面至下表面,在绝缘层1形成贯通孔2。绝缘层1由厚度为150~250μm左右的核心层1a以及在该核心层1a的上下表面披覆的厚度为4~7μm的底漆树脂层1b构成。
核心层1a例如由使玻璃布浸渍环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂后的电绝缘材料构成。
底漆树脂层1b由可通过粗化液来进行微细粗化的环氧树脂等的热硬化性树脂构成。在该例中,绝缘层1的上下表面由底漆树脂层1b构成,所以,对该底漆树脂层1b的表面进行化学性地微细粗化,在此基础上,例如能够以20μm以下、更进一步15μm以下的间隔来高密度地形成幅宽例如为20μm以下,更进一步15μm以下的极微细的布线导体。
在上下表面具有这样的底漆树脂层1b的绝缘层1是,在核心层1a用的预浸渍制品的两面,按照金属箔侧成为外侧的方式层叠在一面上披覆厚度为2~18μm左右的金属箔的带金属箔的未硬化的底漆树脂层1b,并使之热硬化后,通过蚀刻去除两面的金属箔而获得的。
核心层1a用的预浸渍制品是使玻璃布浸渍环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂后进行半硬化而获得的。
金属箔所披覆的底漆树脂层1b的面优选为平滑的面。由此,能够使底漆树脂层1b的表面为平滑的面。并且,通过对该平滑的面进行化学性粗化,能够在底漆树脂层1b的表面形成极微细的粗化面,所以,能够在该粗化面上使镀覆导体以极微细的图案而牢固地披覆。另外,贯通孔2是通过与上述的一个示例相同的激光加工来形成。
其次,对底漆树脂层1b的表面例如通过含有高锰酸钾的去污液来处理后,粗化成为算术平均粗糙度Ra为200~600nm左右的极微细的粗化面。
其后,在绝缘层1的上下表面以及贯通孔2内壁使厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)披覆。接下来,如图2(b)所示,在绝缘层1的上下表面,形成具有使贯通孔2以及其周边的绝缘层1的上下表面露出的开口部的镀覆抗蚀层3。
其次,如图2(c)所示,通过电解镀覆法使第一镀覆导体4在从各镀覆抗蚀层3露出的贯通孔2内以及其周围的绝缘层1的上下表面进行析出,以第一镀覆导体4来填充贯通孔2的内部。
其次,如图2(d)所示,对镀覆抗蚀层3的开口部内露出的第一镀覆导体4进行蚀刻,去除位于贯通孔的上下表面的周围的第1镀覆导体4以及在贯通孔内所填充的镀覆导体4的一部分,并且至少余留位于贯通孔2内的上下方向上的中央部的第一镀覆导体4。
其次,如图2(e)所示,去除在绝缘层1的上下表面所形成的镀覆抗蚀层3,并且至少在去除了第一镀覆导体4的表面上使厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)进行披覆。
其次,如图2(f)所示,形成在绝缘层1的上下表面具有与布线导体的图案对应的开口图案的镀覆抗蚀层5。
其次,如图2(g)所示,在从镀覆抗蚀层5的开口图案所露出的绝缘层1以及第一镀覆导体4的表面,通过电解镀覆法使第二镀覆导体6析出。该第二镀覆导体6对贯通孔2内的通过蚀刻而去除了第一镀覆导体4的部分进行填充,并且,在绝缘层1的上下表面形成为10~20μm左右的厚度。
在该情况下,由于在贯通孔2的上下方向中的贯通孔2内的中央部已存在有第一镀覆导体4,只要按照对贯通孔2内的通过蚀刻而去除了第一镀覆导体4的部分进行填充的厚度来披覆第二镀覆导体6即可,因此能够在绝缘层1的上下表面形成厚度为10~20μm的薄的第二镀覆导体6。
最后,如图2(h)所示,从绝缘层1的上下表面去除镀覆抗蚀层5并且对从第二镀覆导体6露出的无电解镀覆层(未图示)进行蚀刻去除。由此,在贯通孔2内填充第一镀覆导体4以及第二镀覆导体6,并且在绝缘层1的上下表面的底漆树脂层1b上,形成由第二镀覆导体6构成的布线导体,即完成形成布线基板。在该例中,绝缘层1上下表面所形成的第二镀覆导体6的厚度也为薄的20μm以下,由于通过半加成法来形成由第二镀覆导体6构成的布线导体,所以,能够以20μm以下的间隔来高密度地形成幅宽为20μm以下的微细的布线导体。由此,能够以高密度布线制造薄型的布线基板。
而且,在本例中,将底漆树脂层1b的表面设为算术平均粗糙度Ra为200~600nm左右的极微细的粗化面,由此,在对其粗化面中的微细的洼坑内进入的无电解镀覆层进行蚀刻去除时不需要长时间,所以,能够以更微细的间隔来形成更微细的图案的布线导体。由此,例如能够提供以高密度具有幅宽为12μm且间隔为13μm左右的极微细的布线导体的薄型的布线基板。
其次,参照图3(a)~(h),对本发明的布线基板的制造方法中的实施方式的再其他示例进行说明。另外,图3(a)~(h)仅示出了与图1(a)~(h)以及图2(a)~(h)的情况相同的成为布线基板的一部分区域的截面。实际上,按照在大型的基板中成为布线基板的区域以纵横地排列而配置有多个,且在其周围具有舍弃区域的多个取得基板的方式来进行制造。另外,在该例中,对于与上述的一个示例以及其他示例相同的位置赋予相同的标号,为避免繁琐而省略其详细说明。
首先,如图3(a)所示,从在上表面以及下表面披覆有金属箔7的绝缘层1的上表面至下表面,形成贯通孔2。另外,在金属箔7,预先通过蚀刻来形成使贯通孔2以及其周围的绝缘层1的上下表面露出的开口部。
绝缘层1例如由使玻璃布浸渍环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂后的电绝缘材料构成。绝缘层1的厚度为40~250μm左右。金属箔7由诸如铜箔构成,为2~8μm左右的厚度。
这样的带金属箔7的绝缘层1是,在预浸渍制品的两面披覆厚度为2~8μm左右的金属箔且进行热硬化后,对金属箔进行局部蚀刻而获得的。另外,预浸渍制品是通过使玻璃布浸渍环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂后使之半硬化而获得的。另外,贯通孔2是通过上述的一个示例以及其他示例相同的激光加工来形成的。
其次,使在绝缘层1的露出的上下表面以及贯通孔2内壁和金属箔7的表面上披覆厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)。其后,如图3(b)所示,在上下的金属箔7上,形成具有使贯通孔2以及其周边露出的开口部的镀覆抗蚀层3。
其次,如图3(c)所示,在从镀覆抗蚀层3露出的贯通孔2内以及其周围的绝缘层1的上下表面,通过电解镀覆法使第一镀覆导体4析出,以第一镀覆导体4来填充贯通孔2的内部。
其次,如图3(d)所示,对在镀覆抗蚀层3的开口部内露出的第一镀覆导体4进行蚀刻,去除位于贯通孔的上下表面的周围的第1镀覆导体4以及在贯通孔内所填充的镀覆导体4的一部分,并且至少余留位于贯通孔2内的上下方向上的中央部的第一镀覆导体4。
其次,如图3(e)所示,从金属箔7上去除镀覆抗蚀层3,并且至少在去除了第一镀覆导体4的表面使厚度为0.1~1μm左右的薄的无电解镀覆层(未图示)披覆。
其次,如图3(f)所示,在上下的金属箔7上形成具有与布线导体的图案对应的开口图案的镀覆抗蚀层5。
其次,如图3(g)所示,在从镀覆抗蚀层5的开口图案露出的绝缘层1、第一镀覆导体4以及金属箔7的表面,通过电解镀覆法使第二镀覆导体6进行析出。对贯通孔2内的通过蚀刻而去除了第一镀覆导体4的部分填充该第二镀覆导体6,且在绝缘层1的上下表面以及金属箔7上形成10~20μm左右的厚度的该第二镀覆导体6。
在该情况下,由于在贯通孔2的上下方向上的贯通孔2内的中央部已存在第一镀覆导体4,只要按照仅对贯通孔2内的通过蚀刻而去除了第一镀覆导体4的部分进行填充的厚度使第二镀覆导体6披覆即可,所以,能够在绝缘层1的上下表面以及金属箔7上形成厚度为10~20μm的薄的第二镀覆导体6。
最后,如图3(h)所示,从金属箔7上去除镀覆抗蚀层5并且蚀刻去除从第二镀覆导体6露出的无电解镀覆层(未图示)以及金属箔7。由此,在贯通孔2内填充第一镀覆导体4以及第二镀覆导体6,并且,形成由在绝缘层1的上下表面以金属箔7为基底的第二镀覆导体6构成的布线导体,由此完成形成布线基板。在该例中,在绝缘层1上下表面所形成的第二镀覆导体6的厚度也为薄的20μm以下,并且由第二镀覆导体6构成的布线导体通过半加成法来形成,所以,能够以30μm以下的间隔高密度地形成幅宽为30μm以下的微细的布线导体。由此,能够以高密度布线来制造薄型的布线基板。
而且,在本例中,作为由第二镀覆导体6构成的布线导体的基底金属,利用在绝缘层1的上下表面所披覆的金属箔7,由此,由第二镀覆导体6构成的布线导体能够在绝缘层1的上下表面隔着金属箔7极牢固地接合。
另外,本发明并不限于上述的实施方式的示例,可进行各种变更。例如,在上述的实施方式的一个示例以及其他示例中,在形成了使贯通孔2以及其周围露出的镀覆抗蚀层3后,在从镀覆抗蚀层3露出的贯通孔2内以及其周围的绝缘层1的上下表面,使第一镀覆导体4进行析出,对贯通孔2的内部以第一镀覆导体4进行填充,但是,也可以在绝缘层1设置贯通孔2后,不设置镀覆抗蚀层层3,该状态下直接在贯通孔2内以及绝缘层1的上下表面的整个面使第一镀覆导体4析出,以第一镀覆导体4来填充贯通孔2的内部。另外,例如,上述的实施方式的再其他示例中,通过蚀刻来预先形成在金属箔7使贯通孔2以及其周围的绝缘层1的上下表面露出的开口部后,通过激光加工来形成贯通孔,但是,也可以是不在金属箔7设置开口部,直接从金属箔7上照射激光,在铜箔以及绝缘层1形成贯通孔2。

Claims (7)

1.一种布线基板的制造方法,其特征在于,包括:
在具有上下表面的绝缘层,设置用于贯通所述上下表面间的贯通孔的工序;
至少在所述贯通孔内以及所述贯通孔的周围的所述上下表面形成第一镀覆导体的工序;
对所述第一镀覆导体进行蚀刻,去除位于所述贯通孔的上下表面的周围的所述第一镀覆导体,并且至少余留位于所述贯通孔内的上下方向上的中央部的所述第一镀覆导体,以使得该第一镀覆导体的上表面侧的表面及下表面侧的表面分别位于比绝缘层的上表面或者下表面低5~40μm的位置的工序;以及
通过半加成法形成填充所述贯通孔内的比所述第一镀覆导体更外侧的部分并且在所述上下表面形成布线导体的第二镀覆导体的工序。
2.根据权利要求1所述的布线基板的制造方法,其特征在于:
所述绝缘层在所述上下表面具有底漆树脂层。
3.根据权利要求1所述的布线基板的制造方法,其特征在于:
所述绝缘层在除所述贯通孔以及所述贯通孔的周围以外的上下表面披覆有作为所述第二镀覆导体的基底金属的金属箔。
4.根据权利要求1所述的布线基板的制造方法,其特征在于:
按照绝缘层的一个面上的开口径大于绝缘层的另一个面上的开口径的方式来形成所述贯通孔。
5.根据权利要求4所述的布线基板的制造方法,其特征在于:
所述贯通孔在绝缘层的一个面上的开口径为80~100μm,在绝缘层的另一个面上的开口径为30~60μm。
6.根据权利要求1所述的布线基板的制造方法,其特征在于:
所述贯通孔是通过激光加工来形成的。
7.根据权利要求2所述的布线基板的制造方法,其特征在于:
所述底漆树脂层的算术平均粗糙度Ra为200~600nm。
CN201210034895.1A 2012-02-16 2012-02-16 布线基板的制造方法 Active CN103260357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210034895.1A CN103260357B (zh) 2012-02-16 2012-02-16 布线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210034895.1A CN103260357B (zh) 2012-02-16 2012-02-16 布线基板的制造方法

Publications (2)

Publication Number Publication Date
CN103260357A CN103260357A (zh) 2013-08-21
CN103260357B true CN103260357B (zh) 2017-09-22

Family

ID=48963965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210034895.1A Active CN103260357B (zh) 2012-02-16 2012-02-16 布线基板的制造方法

Country Status (1)

Country Link
CN (1) CN103260357B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP7464352B2 (ja) * 2018-03-09 2024-04-09 日東電工株式会社 配線基板およびその製造方法
KR20210000161A (ko) * 2019-06-24 2021-01-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340289A (zh) * 1999-12-15 2002-03-13 松下电器产业株式会社 电路形成基板及电路形成基板的制造方法
CN101286454A (zh) * 2007-04-10 2008-10-15 上海美维科技有限公司 印制电路板和集成电路封装基板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064011A (ja) * 2003-08-11 2005-03-10 Daisho Denshi:Kk プリント配線板の製造方法及びプリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340289A (zh) * 1999-12-15 2002-03-13 松下电器产业株式会社 电路形成基板及电路形成基板的制造方法
CN101286454A (zh) * 2007-04-10 2008-10-15 上海美维科技有限公司 印制电路板和集成电路封装基板的制作方法

Also Published As

Publication number Publication date
CN103260357A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN106304668B (zh) 一种采用增强型半加成法制作印制线路板的制作方法
CN104411106B (zh) 一种印制电路板精细线路的制作方法
CN104113994A (zh) 一种采用新型改良的半加成法制作印制电路板的方法
TWI692284B (zh) 印刷配線板及其製造方法
CN102427685A (zh) 一种hdi板的制作流程
CN102307437B (zh) 提高半加成工艺中积层基材与积层导体层的结合力的方法
CN107708287A (zh) 配线板及其制造方法
TW200939927A (en) Wiring substrate and its manufacturing process
CN103260357B (zh) 布线基板的制造方法
CN105282977A (zh) 一种改善高厚径比线路板金属化背钻孔无铜的方法
KR101287742B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP2015028973A (ja) 配線板および配線板の製造方法
KR20160002361A (ko) 인쇄 배선판 및 그 제조 방법
TW201519719A (zh) 配線基板及其製造方法
JP2012160559A (ja) 配線基板の製造方法
JP2016092052A (ja) 配線基板の製造方法
KR20150137001A (ko) 배선 기판의 제조방법
JP5565950B2 (ja) 配線基板の製造方法
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
JP2013206937A (ja) 配線基板およびその製造方法
JP2015173160A (ja) ビアフィリングめっき方法
JP2012160558A (ja) 配線基板の製造方法
JP2011071358A (ja) 配線基板の製造方法
JP2015162644A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Kyoto Prefecture

Applicant after: Circuit science and technology Co., Ltd. of KYOCERA

Address before: Shiga

Applicant before: Kyocera SLC Technologies Corporation

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: KYOCERA SLC TECHNOLOGIES CORP. TO: KYOCERA CIRCUIT SOLUTIONS, INC.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

GR01 Patent grant
GR01 Patent grant