JP2005268593A - プリント配線板およびその製造方法 - Google Patents

Abstract

【課題】アディティブ法によって導体回路の形成が行われたプリント配線板においても、導体幅を大きくすることなく導体の耐剥離性を高め、優れた導体間絶縁特性、耐マイグレーシヨン性を確保してファインピッチ化による高密度実装を推進すること。
【解決手段】絶縁基材１１上に導体回路１４を形成し、その導体回路１４のうち電子部品を実装される部分１４Ａの導体幅Ｌａは電子部品実装に要求される導体幅とし、それ以外の部分１４Ｂの導体幅Ｌｂは電子部品実装部分の導体幅Ｌａより狭くし、導体幅が電子部品実装部分１４Ａの導体幅より狭い部分１４Ｂをソルダレジスト層１６によって被覆し、導体回路１４の耐剥離強度を上げる。
【選択図】 図１

Description

この発明は、プリント配線板およびその製造方法に関し、特に、アディティブ法によって導体回路（導体パターン）を形成されたプリント配線板およびその製造方法に関するものである。

プリント配線板の回路形成法としてアディティブ法が知られている（たとえば、特許文献１、２）。

アディティブ法は、絶縁基材上にスパッタリング等によって形成された無電解めっき層（導電性シード層）上に、電解めっきによって導体回路を形成するものであり、サブトラクティブ（エッチング）法に比して導体幅（回路幅）の狭い回路形成を行うことができ、ファインピッチ化を推進できる。

現在の実装技術におけるアライメント精度は±５μｍ程度であるから、配線板の導体ピッチ（隣接する導体の幅方向中央間の寸法）が２０μｍの場合、導体幅は１０μｍ、隣接する導体間の間隙（導体幅と同じ方向の間隙）は１０μｍ程度必要とされている。

しかし、アディティブ法によるプリント配線板は、導体回路の密着強度（詳細には絶縁基材上にスパッタリング等によって形成された導電性シード層の絶縁基材に対する密着強度）がサブトラクティブ法によるものに比して低く、後工程の端子めっき工程やＩＣ実装工程などの熱的ダメージ、物理的ダメージに耐えられず、導体幅が細くなると、導電性シード層を含む導体が絶縁基材から剥がれると云う問題が生じる。このため、アディティブ法本体のメリットである導体の幅狭化が阻害される。

導体密着性を高めるためには、導体幅を大きくし、導体（不要部分除去後の導体シード層）と絶縁基材上との接触面積を広くすることが考えられるが、実装技術において、アライメント精度で限界に近い導体ピッチ付近では、導体間間隙よりも導体幅を大きくすることは、実装精度及び導体パターン形成のためのめっきレジスト形成の点から好ましくない。

導体ピッチを変更せずに、導体幅を大きくすると、隣接する導体間の間隙が小さくなり、導体シード層のエッチング工程において、エッチング液の導体間への液まわりが悪くなり、シード層除去性が悪くなる。シード属除去が不完全になると、絶縁特性および耐マイグレーシヨン性が低下する。
特開２００１−１９６７４０号公報 特開２００１−３４５５４０号公報

この発明が解決しようとする課題は、アディティブ法によって導体回路の形成が行われたプリント配線板においても、導体幅を大きくすることなく導体の耐剥離性を高め、優れた導体間絶縁特性、耐マイグレーシヨン性を確保してファインピッチ化による高密度実装を推進することである。

この発明によるプリント配線板は、絶縁基材上に導体回路が形成され、前記導体回路のうち電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭く、導体幅が電子部品実装部分の導体幅より狭い部分が絶縁カバー材によって被覆されている。

この発明によるプリント配線板は、好ましくは、前記導体回路の導体ピッチが電子部品実装部分とそれ以外の部分とで同一であり、電子部品実装部分以外の部分の導体間間隙が電子部品実装部分の導体間間隙より広い。

この発明によるプリント配線板は、好ましくは、さらに、前記絶縁カバー材が電子部品実装部分における導体先端部も被覆している。

この発明によるプリント配線板の製造方法は、絶縁基材上に形成された導電性シード層上にレジスト層を形成するレジスト層形成工程と、
前記レジスト層に露光・現像を行い、電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭い導体回路を形成するパターンにパターンニングされためっき用レジストを形成するめっき用レジスト形成工程と、電解めっきを行い、前記めっき用レジストが形成されていない部分の前記導電性シード層上に電解めっき層を形成するめっき工程と、前記めっき用レジストを除去するめっき用レジスト除去工程と、前記導電性シード層の不要部分をエッチングによって除去し、電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭い導体回路を完成させる導電性シード層除去工程と、導体幅が電子部品実装部分の導体幅より狭い部分に絶縁カバー材を被覆するカバー材被覆工程とを有するアディティブ法によるプリント配線板の製造方法である。

この発明によれば、前記導体回路のうち電子部品を実装される部分の導体幅は、電子部品実装のために、電子部品実装に要求される導体幅に設定され、電子部品を実装される部分以外の部分の導体幅は、電子部品実装部分の導体幅より狭く、この導体幅が狭い部分の導体は絶縁カバー材によって被覆されていることにより、導体幅が狭くても導体が剥離し難くなり、導体幅が狭い分、電子部品実装部分以外の部分の導体間間隙を広くできる。

このことにより、アディティブ法によって導体回路の形成が行われたプリント配線板においても、充分な強度、耐久性を得て優れた導体間絶縁特性、耐マイグレーシヨン性のもとにファインピッチ化による高密度実装を推進することができる。

この発明によるプリント配線板の一つの実施形態を、図１、図２を参照して説明する。

この実施形態によるプリント配線板は、ポリイミドフィルム等による絶縁基材１１の表面に形成された導電性シード層１２上に電解めっきによる導体１３によって導体回路（導体パターン）１４を形成されたアディティブ法によるプリント配線板である。

絶縁基材１１の導体パターン面１１Ａは、電子部品実装部１５を除き、導体回路１４の上面を含む全域を絶縁カバー材によるソルダレジスト層１６によって被覆されている。つまり、ソルダレジスト層１６は、電子部品実装部１５が開口部１７になっている。

導体回路１４のうちＩＣチップのような電子部品ＤをバンプＤｂによってフリップチップ実装される部分１４Ａの導体幅Ｌａは、電子部品実装に要求される導体幅、例えば、１０μｍ程度に設定されている。

導体回路１４の導体ピッチＰは、電子部品実装部分１４Ａと、電子部品Ｄを実装される部分以外の部分１４Ｂとで同一、例えば、２０μｍ程度に設定され、電子部品実装部分以外の部分の導体１４Ｂの導体幅Ｌｂが電子部品実装部分の導体幅Ｌａより狭く設定されている。導体幅Ｌｂは、例えば、５μ程度に設定されている。これにより、電子部品実装部分以外の部分の導体間間隙Ｓｂが電子部品実装部分の導体間間隙Ｓａより広い。

バンプＤｂが接合する導体回路１４の部分１４Ａの先端側は電子部品Ｄとの導通接続のために、開口部１５にあってソルダレジスト層１６による絶縁被覆を受けていない。

これに対し、導体回路１４のうち電子部品実装部分以外の部分１４Ｂは、すべてをソルダレジスト層１６によって絶縁被覆されている。

図示の実施形態では、導体回路１４の部分１４Ａと１４Ｂとの間に両者をなめらかに接続する中間部１４Ｃがあり、ソルダレジスト層１６は、部分１４Ｂ、中間部１４Ｃの全域と、部分１４Ａの中間部１４Ｃの側の部分を絶縁被覆している。

これは、言い換えると、部分１４Ｂ、中間部１４Ｃの全域と、部分１４Ａの中間部１４Ｃの側の部分を、ソルダレジスト層１６が絶縁被覆すべく、開口部１７の大きさが、実装する電子部品Ｄとの兼ね合いで、設定されている。

なお、中間部１４Ｃは必須ではない。

ソルダレジスト層１６は、接着層を有する感光性のドライフィルムを真空ラミネートし、露光、現像によって開口部１７を形成したもの、液状の感光性レジストを塗布し、露光、現像によって開口部１７を形成したものの何れでもよい。

上述のように、導体回路１４のうち電子部品Ｄを実装される部分１４Ａの導体幅Ｌａは、電子部品実装のために、電子部品実装に要求される導体幅に設定され、電子部品Ｄを実装される部分以外の部分１４Ｂの導体幅Ｌｂは、電子部品実装部分の導体幅Ｌａより狭いが、この導体幅が狭い部分１４Ｂはソルダレジスト層１６によって絶縁被覆されていることにより、導体幅が狭くても部分１４Ｂが剥離し難くなり、導体幅が狭い（Ｌａ−Ｌｂ）分、電子部品実装部分以外の部分の導体間間隙Ｓｂが広くなる。

このことにより、アディティブ法によって導体回路１４の形成が行われたプリント配線板においても、充分な強度、耐久性を得て優れた導体間絶縁特性、耐マイグレーシヨン性のもとにファインピッチ化による高密度実装が可能になる。

つぎに、この発明によるプリント配線板の製造方法の一つの実施形態を、図３（ａ）〜（ｉ）を参照して説明する。

図３（ａ）に示されているようなポリイミドフィルム等による絶縁基材１１の片面（上面）の全面に、図３（ｂ）に示されているように、スパッタリング、蒸着、無電解めっき等によってニッケル・クロム、銅等による薄い導電性シード層１２を一様に形成する。

つぎに、図３（ｃ）に示されているように、レジスト層形成工程として、導電性シード層１２の全面に、ドライフィルムレジストのロールラミネートや液状レジストの塗布によってレジスト層２１を形成する。

つぎに、図３（ｄ）に示されているように、めっき用レジスト形成工程として、フォトリソグラフィー法による露光、現像によってパターンニングされためっき用レジスト２２を形成する。このめっき用レジスト２２は、電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭い導体回路を形成するパターンに形成する。

つぎに、図３（ｅ）に示されているように、めっき工程として、電解銅めっきを行い、めっき用レジスト２２が形成されていない部分２３の導電性シード層１２上に電解銅めっき層（導体）１３を形成する。この電解銅めっき層（導体）１３は、電子部品を実装される部分１３Ａの導体幅が電子部品実装に要求される導体幅で、それ以外の部分１３Ｂの導体幅が電子部品実装部分の導体幅より狭い。

つぎに、図３（ｆ）に示されているように、めっき用レジスト除去工程として、めっき用レジスト２２を除去する。

つぎに、図３（ｇ）に示されているように、導電性シード層除去工程として、エッチングによって導電性シード層１２の不要部分を除去する。この導電性シード層１２の不要部分の除去は、電解銅めっき層（導体）１３のパターンに倣って行われることにより、電子部品を実装される部分１４Ａの導体幅が電子部品実装に要求される導体幅で、それ以外の部分１４Ｂの導体幅が電子部品実装部分の導体幅より狭い導体回路１４が完成する。

つぎに、図３（ｈ）に示されているように、絶縁基材１１の導体回路１４の側の全面に、接着層を有する感光性のドライフィルム３１を真空ラミネートし、マスク３２を用いた露光、現像によって、図３（ｉ）に示されているように、電子部品実装のたの開口部１７を有するソルダレジスト層１６を形成する。

ソルダレジスト層１６は、開口部１７の最適設定により、導体回路１４のうち、導体幅が電子部品実装部分１４Ａの導体幅より狭い部分１４Ｂの全体を被覆し、部分１４Ｂの導体回路１４の耐剥離強度を上げる。

この発明によるプリント配線板は、図１、図２に示されているものに限られることはなく、図４に示されているように、バンプＤｂの配置が千鳥のものにも同様に適用できる。

また、図５に示されているように、電子部品実装部分における導体先端部１４Ｄも絶縁カバー材をなすソルダレジスト層１６により被覆し、電子部品実装のたの開口部１８をバンプ配列部のみに対応する大きさのものとしてもよい。

この場合には、導体先端部１４Ｄもなすソルダレジスト層１６により被覆されることにより、導体回路１４全体の耐剥離強度が改善される。

（実施例１）
絶縁基材としてポリイミドフィルムであるカプトンＥＮ（東レデュポン社製）を使用した。この絶縁基材をスバッタチャンバにセットし、プラズマガスにアルゴンを用い、７×１０_‐３Ｔｏｏｒの真空下で、スパッタリングによりニッケル・クロムによるシード層を１００オンストローム、その上に銅によるシード層を２０００オンストローム形成した。

サンプルを取り出し、ドライフィルムレジスト（日立化成社製）をラミネートした。このドライフィルムレジストに回路設計パターンを露光・現像することによって、回路形成部のドライフィルムレジストを除去し、非回路形成部のみをドライフィルムレジストで被覆した。この回路設計パターンは、図１、図２に示されている導体回路と同じで、のちにソルダレジスト層に形成される電子部品実装の開口部では、導体幅１０μｍ、導体間間隙１０μｍ、カバー材（ソルダレジスト層）で被覆される最も狭いピッチ部では、導体幅５μｍ、導体間間隙１５μｍとした。

その後、電解鋼めっきによって、レジストが形成されていないところに銅を析出させ、導体回路を形成した。

なお、電解銅めっきは、下記の硫酸鋼めっき浴を用い、この硫酸鋼めっき浴中に浸した絶縁基材上の導電性シード層に電気を流し、レジストが被覆されていないところに銅を析出させた。

＜硫酸鋼めっき浴＞
硫酸銅５水塩 ７５ｇ／Ｌ
硫酸 １９０ｇ／Ｌ
塩素イオン ５０ｍｇ／Ｌ
カパーグリームＣＬＸ‐Ａ（メルテックス社製） ５ｍＬ／Ｌ
カパーグリームＣＬＸ−Ｃ（メルテックス社製） ５ｍＬ／Ｌ
３％水酸化ナトリウム水溶液を用いて非回路形成部のレジストを剥離した。そして、導電性シード層を塩化鉄液や塩化銅液などのエッチング液を用いてエッチングによって除去した。

この後、アクリル−エポキシ樹脂系の接着層を有する感光性のドライフィルムを絶縁基材の導体回路形成側に真空ラミネートし、マスクを用いた露光、現像によって電子部品実装のための開口部を有するソルダレジスト層を形成し、導体幅が５μｍの部分の導体回路はソルダレジスト層によってすべて被覆した。

その結果得られたプリント配線板では、導体回路の剥離がなく、回路間絶縁性も良好であった。

（比較例１）
のちにソルダレジスト層に形成される電子部品実装の開口部では、導体幅１０μｍ、導体間間隙１０μｍ、カバー材（ソルダレジスト層）で被覆される最も狭いピッチ部では、導体幅１０μｍ、導体間間隙１０μｍとした以外は、実施例１と同様に回路形成を行った。

その結果得られたプリント配線板では、導体回路の剥離はないが、回路間絶縁性も不良であった。

（比較例２）
のちにソルダレジスト層に形成される電子部品実装の開口部では、導体幅１５μｍ、導体間間隙５μｍ、カバー材（ソルダレジスト層）で被覆される最も狭いピッチ部では、導体幅１０μｍ、導体間間隙１０μｍとした以外は、実施例１と同様に回路形成を行った。

その結果得られたプリント配線板では、導体回路の剥離はないが、回路間絶縁性も不良であった。

（比較例２）
のちにソルダレジスト層に形成される電子部品実装の開口部では、導体幅５μｍ、導体間間隙１５μｍ、カバー材（ソルダレジスト層）で被覆される最も狭いピッチ部では、導体幅５μｍ、導体間間隙１５μｍとした以外は、実施例１と同様に回路形成を行った。

その結果得られたプリント配線板では、回路間絶縁性は良好であったが、導体回路の剥離が生じた。

この発明によるプリント配線板の一つの実施形態を模式的に示す平面図である。 図１の線Ａ−Ａに沿った断面図である。 （ａ）〜（ｉ）はこの発明によるプリント配線板の製造方法の一つの実施形態を示す工程図である。 この発明によるプリント配線板の他の実施形態を模式的に示す平面図である。 この発明によるプリント配線板の他の実施形態を模式的に示す平面図である。

符号の説明

１１ 絶縁基材
１２ 導電性シード層１２
１３ 導体
１４ 導体回路
１４Ａ 電子部品実装部分
１４Ｂ 電子部品を実装される部分以外の部分
１４Ｄ 導体先端部
１５ 電子部品実装部
１６ ソルダレジスト層
１７、１８ 電子部品実装のための開口部

Claims (4)

1. 絶縁基材上に導体回路が形成され、前記導体回路のうち電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭く、導体幅が電子部品実装部分の導体幅より狭い部分が絶縁カバー材によって被覆されているプリント配線板。
2. 前記導体回路の導体ピッチが電子部品実装部分とそれ以外の部分とで同一であり、電子部品実装部分以外の部分の導体間間隙が電子部品実装部分の導体間間隙より広い請求項１記載のプリント配線板。
3. 前記絶縁カバー材が電子部品実装部分における導体先端部も被覆している請求項１または２記載のプリント配線板。
4. 絶縁基材上に形成された導電性シード層上にレジスト層を形成するレジスト層形成工程と、
   前記レジスト層に露光・現像を行い、電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭い導体回路を形成するパターンにパターンニングされためっき用レジストを形成するめっき用レジスト形成工程と、
   電解めっきを行い、前記めっき用レジストが形成されていない部分の前記導電性シード層上に電解めっき層を形成するめっき工程と、
   前記めっき用レジストを除去するめっき用レジスト除去工程と、
   前記導電性シード層の不要部分をエッチングによって除去し、電子部品を実装される部分の導体幅が電子部品実装に要求される導体幅で、それ以外の部分の導体幅が電子部品実装部分の導体幅より狭い導体回路を完成させる導電性シード層除去工程と、
   導体幅が電子部品実装部分の導体幅より狭い部分に絶縁カバー材を被覆するカバー材被覆工程と、
   を有するアディティブ法によるプリント配線板の製造方法。
   

Images