WO2022130807A1 - 配線回路基板集合体シート - Google Patents

配線回路基板集合体シート Download PDF

Info

Publication number
WO2022130807A1
WO2022130807A1 PCT/JP2021/040204 JP2021040204W WO2022130807A1 WO 2022130807 A1 WO2022130807 A1 WO 2022130807A1 JP 2021040204 W JP2021040204 W JP 2021040204W WO 2022130807 A1 WO2022130807 A1 WO 2022130807A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor pattern
dummy
area
wiring circuit
circuit board
Prior art date
Application number
PCT/JP2021/040204
Other languages
English (en)
French (fr)
Inventor
理人 福島
敬裕 池田
瞬 志賀
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to CN202180082135.5A priority Critical patent/CN116584157A/zh
Priority to US18/256,170 priority patent/US20240040705A1/en
Publication of WO2022130807A1 publication Critical patent/WO2022130807A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Definitions

  • the present invention relates to a wiring circuit board assembly sheet.
  • the present invention is a frame that supports a wiring circuit board having an insulating layer, a conductor pattern located on the insulating layer, and the wiring circuit board, and is a dummy made of the same material as the conductor pattern.
  • a frame having a conductor pattern is provided, and the wiring circuit board has a first edge located away from the dummy conductor pattern and a second edge located between the first edge and the dummy conductor pattern.
  • the frame is a dummy forming region containing the dummy conductor pattern, has a width of 5 mm from the second edge in a direction orthogonal to the second edge, and extends in a direction in which the second edge extends.
  • It has a dummy forming region having the same length as the wiring circuit board, and the ratio of the area of the conductor pattern to the area of the insulating layer and the percentage of the area of the dummy conductor pattern to the area of the dummy forming region.
  • the thickness of the conductor pattern is made uniform.
  • the difference between the percentage of the area of the conductor pattern to the area of the insulating layer and the percentage of the area of the dummy conductor pattern to the area of the dummy forming region is 30% or less.
  • the conductor pattern has a first conductor pattern having a first thickness and a second conductor pattern having a second thickness thicker than the first thickness
  • the dummy conductor pattern is The wiring circuit board assembly sheet according to the above [1] or [2], which has the first dummy conductor pattern having the first thickness and the second dummy conductor pattern having the second thickness.
  • the difference between the area of the first conductor pattern to the area of the insulating layer and the area of the first dummy conductor pattern to the area of the dummy forming region is 0% or more. It is 50% or less, and the difference between the area of the second conductor pattern to the area of the insulating layer and the area of the second dummy conductor pattern to the area of the dummy forming region is 50% or less.
  • the wiring circuit board aggregate sheet of the above [3] is included.
  • the difference between the area of the first conductor pattern to the area of the insulating layer and the area of the first dummy conductor pattern to the area of the dummy forming region is 30% or less.
  • the difference between the percentage of the area of the second conductor pattern to the area of the insulating layer and the percentage of the area of the second dummy conductor pattern to the area of the dummy forming region is 30% or less.
  • the wiring circuit board assembly sheet of the present invention it is possible to obtain a wiring circuit board in which the thickness of the conductor pattern is made uniform.
  • FIG. 1 is a plan view of a wiring circuit board assembly sheet as an embodiment of the present invention.
  • FIG. 2 is an enlarged view of a part of the wiring circuit board assembly sheet shown in FIG.
  • FIG. 3 is a cross-sectional view taken along the line AA of the wiring circuit board assembly sheet shown in FIG. 4A to 4C are explanatory views for explaining a method for manufacturing a wiring circuit board assembly sheet
  • FIG. 4A shows a first insulating layer forming step
  • FIG. 4B shows a plated resist in the resist step
  • 4C shows a step of exposing a film of a plated resist in the resist step.
  • 5A to 5C are explanatory views for explaining a method of manufacturing a wiring circuit board assembly sheet following FIG. 4C, and FIG.
  • FIG. 5A shows a conductor pattern and a dummy conductor by electrolytic plating in a pattern forming step.
  • 5B shows a step of forming a pattern
  • FIG. 5B shows a step of peeling off the plating resist layer in the pattern forming step
  • FIG. 5C shows a second insulating layer forming step.
  • FIG. 6 is an explanatory diagram for explaining the first modification.
  • FIG. 7 is an explanatory diagram for explaining the second modification.
  • FIG. 8 is a cross-sectional view of the wiring circuit board assembly sheet of the third modification.
  • 9A to 9D are explanatory views for explaining a method for manufacturing a wiring circuit board assembly sheet of a third modification
  • FIG. 9A shows a film of a plated resist is exposed in a first resist step.
  • FIG. 9B shows a process
  • FIG. 9B shows a process of developing a film of a plated resist in a first resist step
  • FIG. 9C shows a first conductor pattern and a first dummy conductor pattern by electrolytic plating in a first pattern forming step.
  • the forming step is shown
  • FIG. 9D shows a step of peeling off the plating resist layer in the first pattern forming step.
  • 10A to 10D are explanatory views for explaining a method of manufacturing a wiring circuit board assembly sheet of a third modification, following FIG. 9D
  • FIG. 10A is a plating in a second resist step.
  • FIG. 10B shows a step of exposing a film of a resist
  • FIG. 10B shows a step of exposing a film of a resist
  • FIG. 10B shows a step of developing a film of a plated resist in a second resist step
  • FIG. 10C shows a second conductor pattern and a second conductor pattern by electrolytic plating in the second pattern forming step.
  • a step of forming the second dummy conductor pattern is shown
  • FIG. 10D shows a step of peeling off the plating resist layer in the second pattern forming step.
  • FIG. 11 is an explanatory diagram for explaining a fourth modification.
  • the wiring circuit board assembly sheet 1 has a sheet shape extending in the first direction and the second direction. The second direction is orthogonal to the first direction.
  • the wiring circuit board assembly sheet 1 includes a plurality of wiring circuit boards 2 and a frame 3.
  • Wiring Circuit Boards A plurality of wiring circuit boards 2 are arranged at intervals in the first direction and at intervals from each other in the second direction. Hereinafter, one wiring circuit board 2 in the wiring circuit board assembly sheet 1 will be described.
  • the wiring circuit board 2 extends in the first direction and the second direction.
  • the wiring circuit board 2 has a plurality of edges E1, E2, E3, and E4.
  • the wiring circuit board 2 has a substantially rectangular shape.
  • the shape of the wiring circuit board 2 is not limited.
  • the edge E1 is located at one end of the wiring circuit board 2 in the first direction.
  • the edge E2 is located at the other end of the wiring circuit board 2 in the first direction.
  • the edge E2 is located away from the edge E1 in the first direction.
  • the edge E3 is located at one end of the wiring circuit board 2 in the second direction.
  • the edge E4 is located at the other end of the wiring circuit board 2 in the second direction.
  • the edge E4 is located away from the edge E3 in the second direction.
  • the wiring circuit board 2 has a support layer 21, a base insulating layer 22 as an example of an insulating layer, a conductor pattern 23, and a cover insulating layer 24.
  • the support layer 21 supports the base insulating layer 22, the conductor pattern 23, and the cover insulating layer 24.
  • the support layer 21 is made of, for example, metal. Examples of the metal include stainless alloys and copper alloys.
  • the base insulation layer 22 is located above the support layer 21 in the thickness direction of the wiring circuit board assembly sheet 1.
  • the thickness direction is orthogonal to the first direction and the second direction.
  • the base insulating layer 22 is located between the support layer 21 and the conductor pattern 23 in the thickness direction.
  • the base insulating layer 22 insulates the support layer 21 and the conductor pattern 23.
  • the base insulating layer 22 is made of resin. Examples of the resin include polyimide.
  • the conductor pattern 23 is located on the base insulating layer 22 in the thickness direction.
  • the conductor pattern 23 is located on the opposite side of the support layer 21 with respect to the base insulating layer 22 in the thickness direction.
  • the conductor pattern 23 is made of metal. Examples of the metal include copper.
  • the conductor pattern 23 includes a plurality of first terminals 231A, 231B, 231C, 231D, a plurality of second terminals 232A, 232B, 232C, 232D, and a plurality of wirings 233A, 233B, 233C, 233D. And have.
  • the number of first terminals, the number of second terminals, and the number of wirings are not limited.
  • the first terminals 231A, 231B, 231C, and 231D are located at one end of the wiring circuit board 2 in the second direction.
  • the first terminals 231A, 231B, 231C, and 231D are arranged in the first direction with a distance from each other.
  • Each of the first terminals 231A, 231B, 231C, and 231D has a square land shape.
  • the second terminals 232A, 232B, 232C, and 232D are located at the other end of the wiring circuit board 2 in the second direction.
  • the second terminals 232A, 232B, 232C, and 232D are arranged in the first direction with a distance from each other.
  • Each of the second terminals 232A, 232B, 232C, and 232D has a square land shape.
  • the wiring 233A electrically connects the first terminal 231A and the second terminal 232A.
  • the wiring 233B electrically connects the first terminal 231B and the second terminal 232B.
  • the wiring 233C electrically connects the first terminal 231C and the second terminal 232C.
  • the wiring 233D electrically connects the first terminal 231D and the second terminal 232D.
  • the difference between the measured value of the thickness of the conductor pattern 23 and the design value is, for example, 10% or less, preferably 5% or less with respect to the design value.
  • the lower limit of the difference between the measured value of the thickness of the conductor pattern 23 and the design value is not limited.
  • the difference between the measured value of the thickness of the conductor pattern 23 and the design value may be 0%.
  • the cover insulating layer 24 covers the wiring 233A, the wiring 233B, the 233C, and the 233D.
  • the cover insulating layer 24 is located above the base insulating layer 22 in the thickness direction.
  • the cover insulating layer 24 does not cover the first terminals 231A, 231B, 231C, 231D (see FIG. 2) and the second terminals 232A, 232B, 232C, and 232D (see FIG. 2).
  • the cover insulating layer 24 is made of resin. Examples of the resin include polyimide.
  • the wiring circuit board assembly sheet 1 has a notch 11 and a plurality of connection portions 12A and 12B around the wiring circuit board 2.
  • the notch 11 extends along the outer shape of the wiring circuit board 2.
  • the notch 11 separates the wiring circuit board 2 and the frame 3.
  • the frame 3 surrounds the wiring circuit board 2.
  • the frame 3 has a plurality of adjacent portions 3A, 3B, 3C, and 3D around the wiring circuit board 2.
  • the adjacent portion 3A is adjacent to the edge E1.
  • the adjacent portion 3A extends in the second direction along the edge E1.
  • the adjacent portion 3B is located on the opposite side of the adjacent portion 3A with respect to the wiring circuit board 2 in the first direction.
  • the adjacent portion 3B is adjacent to the edge E2.
  • the adjacent portion 3B extends in the second direction along the edge E2.
  • the adjacent portion 3C is adjacent to the edge E3.
  • the adjacent portion 3C extends in the first direction along the edge E3.
  • the adjacent portion 3D is located on the opposite side of the adjacent portion 3C with respect to the wiring circuit board 2 in the second direction.
  • the adjacent portion 3D is adjacent to the edge E4.
  • connection portions 12A and 12B connect the wiring circuit board 2 and the frame 3. Specifically, the connecting portion 12A is located between the adjacent portion 3A and the edge E1, and connects the adjacent portion 3A and the edge E1. The connecting portion 12B is located between the adjacent portion 3B and the edge E2, and connects the adjacent portion 3B and the edge E2. As a result, the frame 3 supports the wiring circuit board 2.
  • the frame 3 has two dummy forming regions 30A and 30B and two dummy conductor patterns 33A and 33B for one wiring circuit board 2.
  • the dummy forming region 30A is a region in which the dummy conductor pattern 33A is formed.
  • the dummy forming region 30A is located on one side of the wiring circuit board 2 in the first direction.
  • the dummy forming region 30A includes a part of the adjacent portion 3A.
  • the dummy forming region 30A is defined with reference to the edge E1 of the wiring circuit board 2.
  • the dummy forming region 30A has a width W1 of 5 mm from the edge E1 in the direction orthogonal to the edge E1, and has the same length L1 as the wiring circuit board 2 in the direction in which the edge E1 extends.
  • the dummy forming region 30B is a region where the dummy conductor pattern 33B is formed.
  • the dummy forming region 30B is located on the other side of the wiring circuit board 2 in the first direction.
  • the dummy forming region 30B includes a part of the adjacent portion 3B.
  • the dummy forming region 30B has a width W2 of 5 mm from the edge E2 in the direction orthogonal to the edge E2, and has the same length L2 as the wiring circuit board 2 in the direction in which the edge E2 extends.
  • the dummy conductor pattern 33A is located in the dummy forming region 30A.
  • the dummy forming region 30A includes the dummy conductor pattern 33A.
  • the dummy conductor pattern 33A is located on one side of the wiring circuit board 2 in the first direction.
  • the edge E2 is located away from the dummy conductor pattern 33A in the first direction.
  • the edge E1 is located between the edge E2 and the dummy conductor pattern 33A in the first direction.
  • the length of the dummy conductor pattern 33A in the second direction is the same as the length of the conductor pattern 23 in the second direction.
  • the dummy conductor pattern 33A may be longer than the conductor pattern 23 in the second direction.
  • the shape of the dummy conductor pattern 33A is not limited.
  • the shape of the dummy conductor pattern 33A may be different from the shape of the conductor pattern 23.
  • the dummy conductor pattern 33A has a plurality of dummy wirings 331A.
  • the plurality of dummy wirings 331A are arranged at intervals from each other in the first direction. Each of the plurality of dummy wirings 331A extends in the second direction. Each of the plurality of dummy wirings 331A extends in the direction in which the wirings 233A, 233B, 233C, and 233D of the conductor pattern 23 extend. The length of each of the plurality of dummy wirings 331A in the second direction is the same as the length of the conductor pattern 23 in the second direction. Each of the plurality of dummy wires 331A may be longer than the conductor pattern 23 in the second direction.
  • the dummy conductor pattern 33A may have a comb shape in which one end of each of the plurality of dummy wirings 331A is connected to each other.
  • the percentage of the area of the conductor pattern 23 with respect to the area of the base insulating layer 22 is defined as the "conductor pattern area ratio”
  • the percentage of the area of the dummy conductor pattern 33A with respect to the area of the dummy forming region 30A is defined as the "dummy conductor pattern area ratio”.
  • the difference between the conductor pattern area ratio and the dummy conductor pattern area ratio is 50% or less, preferably 30% or less, more preferably 20% or less, more preferably 10% or less, and more preferably. It is 5% or less.
  • the lower limit of the difference between the conductor pattern area ratio and the dummy conductor pattern area ratio is not limited.
  • the difference between the conductor pattern area ratio and the dummy conductor pattern area ratio may be 0%.
  • the dummy conductor pattern 33B is located in the dummy forming region 30B.
  • the dummy forming region 30B includes the dummy conductor pattern 33B.
  • the dummy conductor pattern 33B is located on the other side of the wiring circuit board 2 in the first direction.
  • the edge E1 is located away from the dummy conductor pattern 33B in the first direction.
  • the edge E2 is located between the edge E1 and the dummy conductor pattern 33B in the first direction.
  • the description of the dummy conductor pattern 33B is the same as the description of the dummy conductor pattern 33A. Therefore, the description of the dummy conductor pattern 33B will be omitted.
  • the frame 3 has a frame support layer 31, a frame insulating layer 32, and the above-mentioned dummy conductor patterns 33A and 33B.
  • the frame support layer 31 is made of the same material as the support layer 21 of the wiring circuit board 2.
  • the frame insulating layer 32 is located above the frame support layer 31 in the thickness direction.
  • the frame insulating layer 32 of the adjacent portion 3A is located between the frame support layer 31 and the dummy conductor pattern 33A in the thickness direction.
  • the frame insulating layer 32 of the adjacent portion 3A insulates the frame support layer 31 and the dummy conductor pattern 33A.
  • the frame insulating layer 32 of the adjacent portion 3B is located between the frame support layer 31 and the dummy conductor pattern 33B in the thickness direction.
  • the frame insulating layer 32 of the adjacent portion 3B insulates the frame support layer 31 and the dummy conductor pattern 33B.
  • the frame insulating layer 32 is made of the same material as the base insulating layer 22 of the wiring circuit board 2.
  • the frame insulating layer 32 may be formed only in the portion where the dummy conductor patterns 33A and 33B are formed.
  • Each of the dummy conductor patterns 33A and 33B is located on the frame insulating layer 32 in the thickness direction.
  • Each of the dummy conductor patterns 33A and 33B is located on the opposite side of the frame support layer 31 with respect to the frame insulating layer 32 in the thickness direction.
  • the dummy conductor patterns 33A and 33B are made of the same material as the conductor pattern 23 of the wiring circuit board 2.
  • the frame 3 may have a cover insulating layer that covers the dummy wiring patterns 33A and 33B.
  • the cover insulating layer of the frame 3 is located above the frame insulating layer 32 in the thickness direction.
  • the cover insulating layer of the frame 3 is made of the same material as the cover insulating layer 24 of the wiring circuit board 2.
  • the wiring circuit board assembly sheet 1 is manufactured by the semi-additive method.
  • the wiring circuit board assembly sheet 1 may be manufactured by an additive method.
  • the method for manufacturing the wiring circuit board assembly sheet 1 includes a first insulating layer forming step (see FIG. 4A), a resist step (see FIGS. 4B and 4C), and a pattern forming step (see FIGS. 5A and 5B). It includes a second insulating layer forming step (see FIG. 5C).
  • the base material S is a material for the support layer 21 (see FIG. 3) of the wiring circuit board 2 and the frame support layer 31 (see FIG. 3) of the frame 3.
  • the base material S is a metal foil made of a metal forming the support layer 21 and the frame support layer 31.
  • the base insulating layer 22 is formed on the product area A1 of the base material S, and the frame insulating layer 32 is formed on the frame area A2 of the base material S.
  • the product area A1 is an area that becomes the wiring circuit board 2.
  • the frame area A2 is an area that becomes the frame 3.
  • the first insulating layer forming step first, a photosensitive resin solution (varnish) is applied onto the base material S and dried to form a photosensitive resin coating film. Next, the coating film of the photosensitive resin is exposed and developed. As a result, the base insulating layer 22 and the frame insulating layer 32 are formed on the base material S.
  • a photosensitive resin solution varnish
  • the plated resist layer R is formed on the base insulating layer 22 and the frame insulating layer 32.
  • a seed layer is formed on the surfaces of the base insulating layer 22 and the frame insulating layer 32.
  • the seed layer is formed, for example, by sputtering.
  • the seed layer material include chromium, copper, nickel, titanium, and alloys thereof.
  • the film F of the plating resist is bonded onto the base insulating layer 22 and the frame insulating layer 32 on which the seed layer is formed.
  • the photomask M is superposed on the film F of the plating resist, and the film F of the plating resist is exposed in a state where the conductor pattern 23 and the portions where the dummy conductor patterns 33A and 33B are formed are shielded from light.
  • the exposed plating resist film F is developed.
  • the plating resist of the light-shielded portion that is, the portion where the conductor pattern 23 and the dummy conductor patterns 33A, 33B are formed is removed, and the exposed portion, that is, the conductor pattern 23 and the dummy conductor patterns 33A, 33B are removed.
  • the plating resist of the part that is not formed remains.
  • a plated resist layer R having openings R1, R2, and R3 is formed on the base insulating layer 22 and the frame insulating layer 32.
  • the opening R1 is formed by removing the plating resist at the portion where the conductor pattern 23 is formed.
  • the opening R2 is formed by removing the plating resist at the portion where the dummy conductor pattern 33A is formed.
  • the opening R3 is formed by removing the plating resist at the portion where the dummy conductor pattern 33B is formed.
  • the seed layer is exposed through the openings R1, R2, R3.
  • the percentage of the area of the opening R1 with respect to the area of the base insulating layer 22 is defined as the "conductor pattern aperture ratio", the percentage of the area of the opening R2 with respect to the area of the dummy forming region A11, and the opening R3 with respect to the area of the dummy forming region A12.
  • the percentage of the area of is defined as “dummy conductor pattern opening ratio”
  • the difference between the conductor pattern opening ratio and the dummy conductor pattern opening ratio is 50% or less, preferably 30% or less, more preferably 20%. Below, it is more preferably 10% or less, and more preferably 5% or less.
  • the dummy forming region A11 in the method for manufacturing the wiring circuit board assembly sheet 1 is defined with reference to the product region A1.
  • the dummy forming region A11 has a width of 5 mm from the edge E11 in the direction orthogonal to the edge E11 on one side of the product region A1 in the first direction, and the product region A1 in the direction in which the edge E11 extends. Has the same length as. Therefore, the range of the dummy forming region A11 is the same as the range of the dummy forming region 30A (see FIG. 2) described above.
  • the dummy forming region A12 has a width of 5 mm from the edge E12 in the direction orthogonal to the edge E12 on the other side of the product region A1 in the first direction, and has the same length as the product region A1 in the direction in which the edge E12 extends. Have.
  • the range of the dummy forming region A12 is the same as the range of the dummy forming region 30B (see FIG. 2) described above.
  • the conductor pattern 23 is formed together with the dummy conductor patterns 33A and 33B. Therefore, in the plating solution, the metal ion concentration around the product region A1 can be made uniform, and the thickness of the conductor pattern 23 can be made uniform.
  • the plating resist layer R is peeled off as shown in FIG. 5B. Then, the seed layer covered with the plating resist layer R is removed by etching.
  • the second insulating layer forming step first, a photosensitive resin solution (varnish) is applied onto the base insulating layer 22 and the conductor pattern 23 and dried to form a photosensitive resin coating film. Next, the coating film of the photosensitive resin is exposed and developed. As a result, the cover insulating layer 24 is formed.
  • a photosensitive resin solution varnish
  • the base material S between the product area A1 (see FIG. 4A) and the frame area A2 (see FIG. 4A) is removed by etching to obtain the wiring circuit board assembly sheet 1 described above. ..
  • the density of the dummy conductor pattern 33A in the dummy forming region 30A is close to the density of the conductor pattern 23 in the wiring circuit board 2.
  • the thickness of the conductor pattern 23 is made uniform.
  • the difference between the conductor pattern opening ratio and the dummy conductor pattern opening ratio of the plated resist layer R is 50% or less in the resist process. It has been adjusted.
  • FIG. 5A when electrolytic plating is performed in the pattern forming step, the metal ion concentration around the product region A1 is made uniform in the plating solution, and the thickness of the conductor pattern 23 is made uniform. It is planned.
  • the thickness of the conductor pattern 23 is made uniform. ..
  • the dummy conductor pattern 33 may be arranged on both sides of the wiring circuit board 2 in the first direction and on both sides of the wiring circuit board 2 in the second direction.
  • the dummy conductor pattern 33 may extend in a direction intersecting the direction in which the wirings 233A, 233B, 233C, and 233D of the conductor pattern 23 extend.
  • the dummy conductor pattern 33 may not be present between the wiring circuit boards 2.
  • the plurality of wiring circuit boards 2 are connected to each other via a connection portion.
  • the frame 3 is located on the outer peripheral portion of the wiring circuit board assembly sheet 1.
  • the frame 3 surrounds a plurality of wiring circuit boards 2.
  • the dummy forming region is defined with reference to the edge of the wiring circuit board 2A closest to the frame 3.
  • the wiring density is increased by the adjacent wiring circuit boards 2A and 2B. Uniformity is achieved.
  • a dummy forming region is defined with reference to the edge of the wiring circuit board 2A closest to the frame 3, and the wiring density of the dummy conductor pattern 33 in the dummy forming region is set to the wiring density of the conductor pattern 23 of the wiring circuit board 2A. If approximated, the wiring density can be made uniform in all the wiring circuit boards 2 of the wiring circuit board assembly sheet 1.
  • the conductor pattern 23 includes a first conductor pattern 41 having a first thickness T1 and a second conductor pattern 42 having a second thickness T2 thicker than the first thickness T1. You may.
  • the dummy conductor pattern 33A has a first dummy conductor pattern 51A having a first thickness T1 and a second dummy conductor pattern 52A having a second thickness T2.
  • the shapes of the first dummy conductor pattern 51A and the second dummy conductor pattern 52A are not limited.
  • the dummy wirings of the first dummy conductor pattern 51A and the second dummy conductor pattern 52A are Dummy wiring may be arranged alternately.
  • the difference between the percentage of the area of the first conductor pattern 41 to the area of the base insulating layer 22 and the percentage of the area of the first dummy conductor pattern 51A to the area of the dummy forming region 30A is preferably 50% or less. Is 30% or less, more preferably 20% or less, more preferably 10% or less, and more preferably 5% or less.
  • the difference between the percentage of the area of the second conductor pattern 42 to the area of the base insulating layer 22 and the percentage of the area of the second dummy conductor pattern 52A to the area of the dummy forming region 30A is preferably 50% or less. Is 30% or less, more preferably 20% or less, more preferably 10% or less, and more preferably 5% or less.
  • the dummy conductor pattern 33B also has a first dummy conductor pattern 51B having a first thickness T1 and a second dummy conductor pattern 52B having a second thickness T2.
  • the description of the dummy conductor pattern 33B is the same as the description of the dummy conductor pattern 33A. Therefore, the description of the dummy conductor pattern 33B will be omitted.
  • the manufacturing method of this modification is the above-mentioned first insulating layer forming step (see FIG. 4A), the first resist step (see FIGS. 9A and 9B), and the first pattern forming step (see FIGS. 9C and 9D).
  • a second resist step see FIGS. 10A and 10B
  • a second pattern forming step see FIGS. 10C and 10D
  • the above-mentioned second insulating layer forming step see FIG. 5C
  • the plated resist layer RA having openings RA1, RA2, and RA3 on the base insulating layer 22 and the frame insulating layer 32 in the same manner as the resist step described above.
  • the opening RA1 is formed by removing the plating resist at the portion where the first conductor pattern 41 is formed.
  • the opening RA2 is formed by removing the plating resist at the portion where the first dummy conductor pattern 51A is formed.
  • the opening RA3 is formed by removing the plating resist at the portion where the first dummy conductor pattern 51B is formed.
  • the difference between the percentage of the area of the opening RA1 to the area of the base insulating layer 22 and the percentage of the area of the opening RA2 to the area of the dummy forming region A11 is 50% or less, preferably 30% or less, more preferably 20%. Below, it is more preferably 10% or less, and more preferably 5% or less.
  • the difference between the percentage of the area of the opening RA1 to the area of the base insulating layer 22 and the percentage of the area of the opening RA3 to the area of the dummy forming region A12 is 50% or less, preferably 30% or less, more preferably 20%. Below, it is more preferably 10% or less, and more preferably 5% or less.
  • the first conductor pattern 41 is formed on the seed layer in the opening RA1 by electrolytic plating, and the first is formed on the seed layer in the opening RA2.
  • the dummy conductor pattern 51A is formed, and the first dummy conductor pattern 51B is formed on the seed layer in the opening RA3.
  • the first conductor pattern 41 is formed together with the first dummy conductor patterns 51A and 51B.
  • the first dummy conductor pattern 51A is formed in the dummy forming region A11 in the above range.
  • the first dummy conductor pattern 51B is formed in the dummy forming region A12 in the above range.
  • the metal ion concentration around the product area A1 can be made uniform, and the thickness of the first conductor pattern 41 can be made uniform.
  • the plating resist layer RA is peeled off as shown in FIG. 9D. Then, the seed layer covered with the plating resist layer RA is removed by etching.
  • the plated resist layer RB having openings RB1, RB2, and RB3 on the base insulating layer 22 and the frame insulating layer 32 is similar to the resist step described above.
  • the opening RB1 is formed by removing the plating resist at the portion where the second conductor pattern 42 is formed.
  • the opening RB2 is formed by removing the plating resist at the portion where the second dummy conductor pattern 52A is formed.
  • the opening RB3 is formed by removing the plating resist at the portion where the second dummy conductor pattern 52B is formed.
  • the difference between the percentage of the area of the opening RB1 to the area of the base insulating layer 22 and the percentage of the area of the opening RB2 to the area of the dummy forming region A11 is 50% or less, preferably 30% or less, more preferably 20%. Below, it is more preferably 10% or less, and more preferably 5% or less.
  • the difference between the percentage of the area of the opening RB1 to the area of the base insulating layer 22 and the percentage of the area of the opening RB3 to the area of the dummy forming region A12 is 50% or less, preferably 30% or less, more preferably 20%. Below, it is more preferably 10% or less, and more preferably 5% or less.
  • the second conductor pattern 42 is formed on the seed layer in the opening RB1 by electrolytic plating, and the second conductor pattern 42 is formed on the seed layer in the opening RB2.
  • the dummy conductor pattern 52A is formed, and the second dummy conductor pattern 52B is formed on the seed layer in the opening RB3.
  • the second conductor pattern 42 is formed together with the second dummy conductor patterns 52A and 52B.
  • the second dummy conductor pattern 52A is formed in the dummy forming region A11 in the above range.
  • the second dummy conductor pattern 52B is formed in the dummy forming region A12 in the above range.
  • the metal ion concentration around the product area A1 can be made uniform, and the thickness of the second conductor pattern 42 can be made uniform.
  • the plating resist layer RB is peeled off as shown in FIG. 10D. Then, the seed layer covered with the plating resist layer RB is removed by etching.
  • one edge E21 of the wiring circuit board 60 in the first direction has an edge E211 extending in the second direction, an edge E212 inclined with respect to the second direction, and an edge E212 in the second direction.
  • the dummy forming region 61 includes a portion 61A extending in the second direction, a portion 61B inclined with respect to the second direction, and a portion 61C extending in the second direction along the edge E21. And include.
  • the portion 61A has a width W10 of 5 mm from the edge E211 in a direction orthogonal to the direction in which the edge E211 extends, and has the same length as a portion extending in the second direction of the wiring circuit board 60 in the direction in which the edge E211 extends. Has L10.
  • the portion 61B has a width W10 of 5 mm from the edge E212 in a direction orthogonal to the direction in which the edge E212 extends, and a portion extending in a direction inclined from the second direction of the wiring circuit board 60 in the direction in which the edge E212 extends. And have the same length L20.
  • the portion 61C has a width W10 of 5 mm from the edge E213 in a direction orthogonal to the direction in which the edge E213 extends, and a portion extending in a direction inclined with the second direction of the wiring circuit board 60 in the direction in which the edge E213 extends. And have the same length L30.
  • the dummy forming region 61 has a width W10 of 5 mm from each of the edges E211, E212, and E213 in a direction orthogonal to the direction in which each of the edges E211, E212, and E213 extends, and the edges E211, E212, and E213 have the edges E211, E212, and E213. It has the same length (L10 + L20 + L30) as the wiring circuit board 60 in the extending direction.
  • a photosensitive resin solution (varnish) was applied onto a metal foil (base material) and dried to form a photosensitive resin coating film.
  • the coating film of the photosensitive resin was exposed and developed to form a base insulating layer and a frame insulating layer on the metal foil (see the first insulating layer forming step, FIG. 4A).
  • a seed layer was formed on the surfaces of the base insulating layer and the frame insulating layer by sputtering.
  • a plating resist film was laminated on the base insulating layer and the frame insulating layer on which the seed layer was formed.
  • the exposed plating resist film was developed to form a plating resist layer (resist process, see FIG. 4C).
  • the first opening is formed by removing the plated resist in the portion where the conductor pattern is formed, and the second by removing the plated resist in the portion where the dummy conductor pattern is formed. An opening was formed.
  • a conductor pattern was formed on the seed layer in the first opening by electrolytic plating, and a dummy conductor pattern was formed on the seed layer in the second opening (pattern forming step, see FIG. 5A).
  • the plating resist layer was peeled off (see FIG. 5B). Then, the seed layer covered with the plating resist layer was removed by etching.
  • a photosensitive resin solution (varnish) was applied onto the base insulating layer and the conductor pattern and dried to form a photosensitive resin coating film.
  • the coating film of the photosensitive resin was exposed and developed to form a cover insulating layer (see FIG. 5C, second insulating layer forming step).
  • the base material was etched along the outer shape of the wiring circuit board to obtain a wiring circuit board assembly sheet.
  • ⁇ The difference between the measured value and the design value is larger than 5% and 10% or less with respect to the design value.
  • ⁇ The difference between the measured value and the design value is larger than 10% with respect to the design value.
  • the wiring circuit board assembly sheet of the present invention is used for manufacturing a wiring circuit board.
  • Wiring circuit board assembly sheet 2 Wiring circuit board 3 Frame 22 Base insulation layer 23 Conductor pattern 30A Dummy forming area 33A Dummy conductor pattern 41 1st conductor pattern 42 2nd conductor pattern 51A 1st dummy conductor pattern 52A 2nd dummy conductor pattern E1 Edge E2 Edge W1 Width L1 Length

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

配線回路基板集合体シート１は、導体パターン２３とを有する配線回路基板２と、ダミー導体パターン３３Ａを有するフレーム３とを備える。フレーム３は、ダミー形成領域３０Ａを有する。ダミー形成領域３０Ａは、ダミー導体パターン３３Ａを含む。ダミー形成領域３０Ａは、配線回路基板２のエッジＥ１から５ｍｍの幅を有し、エッジＥ１が延びる方向において、配線回路基板２と同じ長さを有する。ベース絶縁層２２の面積に対する導体パターン２３の面積の百分率と、ダミー形成領域３０Ａの面積に対するダミー導体パターン３３Ａの面積の百分率との差は、５０％以下である。

Description

配線回路基板集合体シート
　本発明は、配線回路基板集合体シートに関する。
　従来、複数の配線回路基板と、複数の配線回路基板を支持する支持枠とを備える配線回路基板集合体シートにおいて、支持枠にダミーパターンを設けることが知られている（例えば、下記特許文献１参照。）。
特開２００６－１２８４０９号公報
　特許文献１に記載されるような配線回路基板集合体シートにおいて、ダミーパターンの配線密度と、配線回路基板の導体パターンの配線密度との差が大きいと、配線回路基板の導体パターンの厚みが不均一である場合がある。
　本発明は、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる配線回路基板集合体シートを提供する。
　本発明［１］は、絶縁層と、前記絶縁層の上に位置する導体パターンとを有する配線回路基板と、前記配線回路基板を支持するフレームであって、前記導体パターンと同じ材料からなるダミー導体パターンを有するフレームとを備え、前記配線回路基板が、前記ダミー導体パターンから離れて位置する第１エッジと、前記第１エッジと前記ダミー導体パターンとの間に位置する第２エッジと、を有し、前記フレームが、前記ダミー導体パターンを含むダミー形成領域であって、前記第２エッジと直交する方向において、前記第２エッジから５ｍｍの幅を有し、前記第２エッジが延びる方向において、前記配線回路基板と同じ長さを有するダミー形成領域を有し、前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、５０％以下である、配線回路基板集合体シートを含む。
　このような構成によれば、絶縁層の面積に対する導体パターンの面積の百分率と、ダミー形成領域の面積に対するダミー導体パターンの面積の百分率との差が、５０％以下に調節されている。
　言い換えると、ダミー形成領域におけるダミー導体パターンの密度が、配線回路基板における導体パターンの密度と近似している。
　そのため、導体パターンが形成されたときに、導体パターンの厚みの均一化が図られている。
　その結果、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる。
　本発明［２］は、前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、３０％以下である、上記［１］の配線回路基板集合体シートを含む。
　本発明［３］は、前記導体パターンが、第１の厚みの第１導体パターンと、前記第１の厚みよりも厚い第２の厚みの第２導体パターンとを有し、前記ダミー導体パターンは、前記第１の厚みの第１ダミー導体パターンと、前記第２の厚みの第２ダミー導体パターンとを有する、上記［１］または［２］の配線回路基板集合体シートを含む。
　本発明［４］は、前記絶縁層の面積に対する前記第１導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第１ダミー導体パターンの面積の百分率との差が、０％以上、５０％以下であり、前記絶縁層の面積に対する前記第２導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第２ダミー導体パターンの面積の百分率との差が、５０％以下である、上記［３］の配線回路基板集合体シートを含む。
　本発明［５］は、前記絶縁層の面積に対する前記第１導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第１ダミー導体パターンの面積の百分率との差が、３０％以下であり、前記絶縁層の面積に対する前記第２導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第２ダミー導体パターンの面積の百分率との差が、３０％以下である、上記［３］の配線回路基板集合体シートを含む。
　本発明の配線回路基板集合体シートによれば、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる。
図１は、本発明の一実施形態としての配線回路基板集合体シートの平面図である。 図２は、図１に示す配線回路基板集合体シートの一部を拡大した拡大図である。 図３は、図２に示す配線回路基板集合体シートのＡ－Ａ断面図である。 図４Ａから図４Ｃは、配線回路基板集合体シートの製造方法を説明するための説明図であって、図４Ａは、第１絶縁層形成工程を示し、図４Ｂは、レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図４Ｃは、レジスト工程において、メッキレジストのフィルムを現像する工程を示す。 図５Ａから図５Ｃは、図４Ｃに続いて、配線回路基板集合体シートの製造方法を説明するための説明図であって、図５Ａは、パターン形成工程において、電解メッキにより導体パターンおよびダミー導体パターンを形成する工程を示し、図５Ｂは、パターン形成工程において、メッキレジスト層を剥離する工程を示し、図５Ｃは、第２絶縁層形成工程を示す。 図６は、第１の変形例を説明するための説明図である。 図７は、第２の変形例を説明するための説明図である。 図８は、第３の変形例の配線回路基板集合体シートの断面図である。 図９Ａから図９Ｄは、第３の変形例の配線回路基板集合体シートの製造方法を説明するための説明図であって、図９Ａは、第１レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図９Ｂは、第１レジスト工程において、メッキレジストのフィルムを現像する工程を示し、図９Ｃは、第１パターン形成工程において、電解メッキにより第１導体パターンおよび第１ダミー導体パターンを形成する工程を示し、図９Ｄは、第１パターン形成工程において、メッキレジスト層を剥離する工程を示す。 図１０Ａから図１０Ｄは、図９Ｄに続いて、第３の変形例の配線回路基板集合体シートの製造方法を説明するための説明図であって、図１０Ａは、第２レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図１０Ｂは、第２レジスト工程において、メッキレジストのフィルムを現像する工程を示し、図１０Ｃは、第２パターン形成工程において、電解メッキにより第２導体パターンおよび第２ダミー導体パターンを形成する工程を示し、図１０Ｄは、第２パターン形成工程において、メッキレジスト層を剥離する工程を示す。 図１１は、第４の変形例を説明するための説明図である。
　１．配線回路基板集合体シート
　図１に示すように、配線回路基板集合体シート１は、第１方向および第２方向に延びるシート形状を有する。第２方向は、第１方向と直交する。配線回路基板集合体シート１は、複数の配線回路基板２と、フレーム３とを備える。
　（１）配線回路基板
　複数の配線回路基板２は、第１方向に互いに間隔を隔てて並ぶとともに、第２方向に互いに間隔を隔てて並ぶ。以下、配線回路基板集合体シート１中の１つの配線回路基板２について説明する。
　図２に示すように、配線回路基板２は、第１方向および第２方向に延びる。配線回路基板２は、複数のエッジＥ１、Ｅ２、Ｅ３、Ｅ４を有する。本実施形態では、配線回路基板２は、略矩形状を有する。なお、配線回路基板２の形状は、限定されない。エッジＥ１は、第１方向における配線回路基板２の一端部に位置する。エッジＥ２は、第１方向における配線回路基板２の他端部に位置する。エッジＥ２は、第１方向において、エッジＥ１から離れて位置する。エッジＥ３は、第２方向における配線回路基板２の一端部に位置する。エッジＥ４は、第２方向における配線回路基板２の他端部に位置する。エッジＥ４は、第２方向において、エッジＥ３から離れて位置する。
　図３に示すように、本実施形態では、配線回路基板２は、支持層２１と、絶縁層の一例としてのベース絶縁層２２と、導体パターン２３と、カバー絶縁層２４とを有する。
　（１－１）支持層
　支持層２１は、ベース絶縁層２２、導体パターン２３、および、カバー絶縁層２４を支持する。支持層２１は、例えば、金属からなる。金属としては、例えば、ステンレス合金、銅合金が挙げられる。
　（１－２）ベース絶縁層
　ベース絶縁層２２は、配線回路基板集合体シート１の厚み方向において、支持層２１の上に位置する。厚み方向は、第１方向および第２方向と直交する。ベース絶縁層２２は、厚み方向において、支持層２１と導体パターン２３との間に位置する。ベース絶縁層２２は、支持層２１と導体パターン２３とを絶縁する。ベース絶縁層２２は、樹脂からなる。樹脂としては、例えば、ポリイミドが挙げられる。
　（１－３）導体パターン
　導体パターン２３は、厚み方向において、ベース絶縁層２２の上に位置する。導体パターン２３は、厚み方向において、ベース絶縁層２２に対して、支持層２１の反対側に位置する。導体パターン２３は、金属からなる。金属としては、例えば、銅が挙げられる。
　図２に示すように、導体パターン２３は、複数の第１端子２３１Ａ、２３１Ｂ、２３１Ｃ、２３１Ｄと、複数の第２端子２３２Ａ、２３２Ｂ、２３２Ｃ、２３２Ｄと、複数の配線２３３Ａ、２３３Ｂ、２３３Ｃ、２３３Ｄとを有する。なお、第１端子の数、第２端子の数、および配線の数は、限定されない。
　第１端子２３１Ａ、２３１Ｂ、２３１Ｃ、２３１Ｄは、第２方向における配線回路基板２の一端部に位置する。本実施形態では、第１端子２３１Ａ、２３１Ｂ、２３１Ｃ、２３１Ｄは、互いに間隔を隔てて、第１方向に並ぶ。第１端子２３１Ａ、２３１Ｂ、２３１Ｃ、２３１Ｄのそれぞれは、角ランド形状を有する。
　第２端子２３２Ａ、２３２Ｂ、２３２Ｃ、２３２Ｄは、第２方向における配線回路基板２の他端部に位置する。本実施形態では、第２端子２３２Ａ、２３２Ｂ、２３２Ｃ、２３２Ｄは、互いに間隔を隔てて、第１方向に並ぶ。第２端子２３２Ａ、２３２Ｂ、２３２Ｃ、２３２Ｄのそれぞれは、角ランド形状を有する。
　配線２３３Ａは、第１端子２３１Ａと第２端子２３２Ａとを電気的に接続する。配線２３３Ｂは、第１端子２３１Ｂと第２端子２３２Ｂとを電気的に接続する。配線２３３Ｃは、第１端子２３１Ｃと第２端子２３２Ｃとを電気的に接続する。配線２３３Ｄは、第１端子２３１Ｄと第２端子２３２Ｄとを電気的に接続する。
　導体パターン２３の厚みの測定値と設計値との差は、設計値に対して、例えば、１０％以下、好ましくは、５％以下である。導体パターン２３の厚みの測定値と設計値との差の下限値は、限定されない。導体パターン２３の厚みの測定値と設計値との差は、０％であってもよい。
　（１－４）カバー絶縁層
　図３に示すように、カバー絶縁層２４は、配線２３３Ａ、配線２３３Ｂ、２３３Ｃ、２３３Ｄを覆う。カバー絶縁層２４は、厚み方向において、ベース絶縁層２２の上に位置する。なお、カバー絶縁層２４は、第１端子２３１Ａ、２３１Ｂ、２３１Ｃ、２３１Ｄ（図２参照）、および、第２端子２３２Ａ、２３２Ｂ、２３２Ｃ、２３２Ｄ（図２参照）を覆わない。カバー絶縁層２４は、樹脂からなる。樹脂としては、例えば、ポリイミドが挙げられる。
　（２）フレーム
　図２に示すように、配線回路基板集合体シート１は、配線回路基板２の周りにおいて、切欠き１１と、複数の接続部１２Ａ、１２Ｂとを有する。
　切欠き１１は、配線回路基板２の外形形状に沿って延びる。切欠き１１は、配線回路基板２とフレーム３とを区画する。フレーム３は、配線回路基板２を囲む。フレーム３は、配線回路基板２の周りにおいて、複数の隣接部３Ａ、３Ｂ、３Ｃ、３Ｄを有する。隣接部３Ａは、エッジＥ１に隣り合う。隣接部３Ａは、エッジＥ１に沿って第２方向に延びる。隣接部３Ｂは、第１方向において、配線回路基板２に対して隣接部３Ａの反対側に位置する。隣接部３Ｂは、エッジＥ２に隣り合う。隣接部３Ｂは、エッジＥ２に沿って第２方向に延びる。隣接部３Ｃは、エッジＥ３に隣り合う。隣接部３Ｃは、エッジＥ３に沿って第１方向に延びる。隣接部３Ｄは、第２方向において、配線回路基板２に対して隣接部３Ｃの反対側に位置する。隣接部３Ｄは、エッジＥ４に隣り合う。隣接部３Ｄは、エッジＥ４に沿って第１方向に延びる。
　接続部１２Ａ、１２Ｂは、配線回路基板２とフレーム３とを接続する。詳しくは、接続部１２Ａは、隣接部３ＡとエッジＥ１との間に位置し、隣接部３ＡとエッジＥ１とを接続する。接続部１２Ｂは、隣接部３ＢとエッジＥ２との間に位置し、隣接部３ＢとエッジＥ２とを接続する。これにより、フレーム３は、配線回路基板２を支持する。
　本実施形態では、フレーム３は、１つの配線回路基板２に対して、２つのダミー形成領域３０Ａ、３０Ｂと、２つのダミー導体パターン３３Ａ、３３Ｂとを有する。
　（２－１）ダミー形成領域
　ダミー形成領域３０Ａは、ダミー導体パターン３３Ａが形成される領域である。ダミー形成領域３０Ａは、第１方向において、配線回路基板２の一方側に位置する。ダミー形成領域３０Ａは、隣接部３Ａの一部を含む。ダミー形成領域３０Ａは、配線回路基板２のエッジＥ１を基準に定義される。ダミー形成領域３０Ａは、エッジＥ１と直交する方向において、エッジＥ１から５ｍｍの幅Ｗ１を有し、エッジＥ１が延びる方向において、配線回路基板２と同じ長さＬ１を有する。
　ダミー形成領域３０Ｂは、ダミー導体パターン３３Ｂが形成される領域である。ダミー形成領域３０Ｂは、第１方向において、配線回路基板２の他方側に位置する。ダミー形成領域３０Ｂは、隣接部３Ｂの一部を含む。ダミー形成領域３０Ｂは、エッジＥ２と直交する方向において、エッジＥ２から５ｍｍの幅Ｗ２を有し、エッジＥ２が延びる方向において、配線回路基板２と同じ長さＬ２を有する。
　（２－２）ダミー導体パターン
　ダミー導体パターン３３Ａは、ダミー形成領域３０Ａ内に位置する。言い換えると、ダミー形成領域３０Ａは、ダミー導体パターン３３Ａを含む。ダミー導体パターン３３Ａは、第１方向において、配線回路基板２の一方側に位置する。エッジＥ２は、第１方向において、ダミー導体パターン３３Ａから離れて位置する。エッジＥ１は、第１方向において、エッジＥ２とダミー導体パターン３３Ａとの間に位置する。第２方向におけるダミー導体パターン３３Ａの長さは、第２方向における導体パターン２３の長さと同じである。ダミー導体パターン３３Ａは、第２方向において、導体パターン２３より長くてもよい。ダミー導体パターン３３Ａの形状は、限定されない。ダミー導体パターン３３Ａの形状は、導体パターン２３の形状と異なっていてもよい。本実施形態では、ダミー導体パターン３３Ａは、複数のダミー配線３３１Ａを有する。
　複数のダミー配線３３１Ａは、第１方向において、互いに間隔を隔てて並ぶ。複数のダミー配線３３１Ａのそれぞれは、第２方向に延びる。複数のダミー配線３３１Ａのそれぞれは、導体パターン２３の配線２３３Ａ、２３３Ｂ、２３３Ｃ、２３３Ｄが延びる方向に延びる。複数のダミー配線３３１Ａのそれぞれの、第２方向における長さは、第２方向における導体パターン２３の長さと同じである。複数のダミー配線３３１Ａのそれぞれは、第２方向において、導体パターン２３よりも長くてもよい。ダミー導体パターン３３Ａは、複数のダミー配線３３１Ａのそれぞれの一端部が互いに接続された櫛形状を有してもよい。
　ベース絶縁層２２の面積に対する導体パターン２３の面積の百分率を、「導体パターン面積率」と定義し、ダミー形成領域３０Ａの面積に対するダミー導体パターン３３Ａの面積の百分率を、「ダミー導体パターン面積率」と定義した場合、導体パターン面積率とダミー導体パターン面積率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　なお、導体パターン面積率とダミー導体パターン面積率との差の下限値は、限定されない。導体パターン面積率とダミー導体パターン面積率との差は、０％であってもよい。
　ダミー導体パターン３３Ｂは、ダミー形成領域３０Ｂ内に位置する。言い換えると、ダミー形成領域３０Ｂは、ダミー導体パターン３３Ｂを含む。ダミー導体パターン３３Ｂは、第１方向において、配線回路基板２の他方側に位置する。エッジＥ１は、第１方向において、ダミー導体パターン３３Ｂから離れて位置する。エッジＥ２は、第１方向において、エッジＥ１とダミー導体パターン３３Ｂとの間に位置する。
　ダミー導体パターン３３Ｂについての説明は、ダミー導体パターン３３Ａについての説明と同様である。そのため、ダミー導体パターン３３Ｂについての説明は、省略される。
　（２－３）フレームの層構造
　図３に示すように、フレーム３は、フレーム支持層３１と、フレーム絶縁層３２と、上記したダミー導体パターン３３Ａ、３３Ｂとを有する。
　フレーム支持層３１は、配線回路基板２の支持層２１と同じ材料からなる。
　フレーム絶縁層３２は、厚み方向において、フレーム支持層３１の上に位置する。隣接部３Ａのフレーム絶縁層３２は、厚み方向において、フレーム支持層３１とダミー導体パターン３３Ａとの間に位置する。隣接部３Ａのフレーム絶縁層３２は、フレーム支持層３１とダミー導体パターン３３Ａとを絶縁する。隣接部３Ｂのフレーム絶縁層３２は、厚み方向において、フレーム支持層３１とダミー導体パターン３３Ｂとの間に位置する。隣接部３Ｂのフレーム絶縁層３２は、フレーム支持層３１とダミー導体パターン３３Ｂとを絶縁する。フレーム絶縁層３２は、配線回路基板２のベース絶縁層２２と同じ材料からなる。なお、フレーム絶縁層３２は、ダミー導体パターン３３Ａ、３３Ｂが形成される部分にだけ形成されていてもよい。
　ダミー導体パターン３３Ａ、３３Ｂのそれぞれは、厚み方向において、フレーム絶縁層３２の上に位置する。ダミー導体パターン３３Ａ、３３Ｂのそれぞれは、厚み方向において、フレーム絶縁層３２に対して、フレーム支持層３１の反対側に位置する。ダミー導体パターン３３Ａ、３３Ｂは、配線回路基板２の導体パターン２３と同じ材料からなる。
　なお、フレーム３は、ダミー配線パターン３３Ａ、３３Ｂを覆うカバー絶縁層を有してもよい。フレーム３のカバー絶縁層は、厚み方向において、フレーム絶縁層３２の上に位置する。フレーム３のカバー絶縁層は、配線回路基板２のカバー絶縁層２４と同じ材料からなる。
　２．配線回路基板集合体シート１の製造方法
　次に、配線回路基板集合体シート１の製造方法について説明する。
　本実施形態では、配線回路基板集合体シート１は、セミアディティブ法により製造される。配線回路基板集合体シート１は、アディティブ法により製造されてもよい。配線回路基板集合体シート１の製造方法は、第１絶縁層形成工程（図４Ａ参照）と、レジスト工程（図４Ｂ、図４Ｃ参照）と、パターン形成工程（図５Ａ、図５Ｂ参照）と、第２絶縁層形成工程（図５Ｃ参照）とを含む。
　（１）第１絶縁層形成工程
　図４Ａに示すように、第１絶縁層形成工程では、基材Ｓの上に、ベース絶縁層２２およびフレーム絶縁層３２を形成する。
　基材Ｓは、配線回路基板２の支持層２１（図３参照）、および、フレーム３のフレーム支持層３１（図３参照）の材料である。基材Ｓは、支持層２１およびフレーム支持層３１を形成する金属からなる金属箔である。
　第１絶縁層形成工程では、基材Ｓの製品領域Ａ１の上に、ベース絶縁層２２を形成し、基材Ｓのフレーム領域Ａ２の上に、フレーム絶縁層３２を形成する。製品領域Ａ１は、配線回路基板２になる領域である。フレーム領域Ａ２は、フレーム３になる領域である。
　第１絶縁層形成工程では、まず、基材Ｓの上に感光性樹脂の溶液（ワニス）を塗布して乾燥し、感光性樹脂の塗膜を形成する。次に、感光性樹脂の塗膜を露光および現像する。これにより、ベース絶縁層２２およびフレーム絶縁層３２が、基材Ｓの上に形成される。
　（２）レジスト工程
　次に、レジスト工程では、ベース絶縁層２２およびフレーム絶縁層３２の上に、メッキレジスト層Ｒを形成する。
　レジスト工程では、まず、ベース絶縁層２２およびフレーム絶縁層３２の表面にシード層を形成する。シード層は、例えば、スパッタリングにより形成される。シード層の材料としては、例えば、クロム、銅、ニッケル、チタン、および、これらの合金が挙げられる。
　次に、図４Ｂに示すように、シード層が形成されたベース絶縁層２２およびフレーム絶縁層３２の上に、メッキレジストのフィルムＦを貼り合わせる。次に、メッキレジストのフィルムＦの上にフォトマスクＭを重ねて、導体パターン２３およびダミー導体パターン３３Ａ、３３Ｂが形成される部分を遮光した状態で、メッキレジストのフィルムＦを露光する。
　次に、図４Ｃに示すように、露光されたメッキレジストのフィルムＦを現像する。これにより、遮光された部分、すなわち、導体パターン２３およびダミー導体パターン３３Ａ、３３Ｂが形成される部分のメッキレジストが除去され、露光された部分、すなわち、導体パターン２３およびダミー導体パターン３３Ａ、３３Ｂが形成されない部分のメッキレジストが残る。これにより、ベース絶縁層２２およびフレーム絶縁層３２の上に、開口Ｒ１、Ｒ２、Ｒ３を有するメッキレジスト層Ｒが形成される。開口Ｒ１は、導体パターン２３が形成される部分のメッキレジストが除去されることにより形成される。開口Ｒ２は、ダミー導体パターン３３Ａが形成される部分のメッキレジストが除去されることにより形成される。開口Ｒ３は、ダミー導体パターン３３Ｂが形成される部分のメッキレジストが除去されることにより形成される。シード層は、開口Ｒ１、Ｒ２、Ｒ３を介して露出する。
　ベース絶縁層２２の面積に対する開口Ｒ１の面積の百分率を、「導体パターン開口率」と定義し、ダミー形成領域Ａ１１の面積に対する開口Ｒ２の面積の百分率、および、ダミー形成領域Ａ１２の面積に対する開口Ｒ３の面積の百分率を、「ダミー導体パターン開口率」と定義した場合、導体パターン開口率とダミー導体パターン開口率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　なお、配線回路基板集合体シート１の製造方法におけるダミー形成領域Ａ１１は、製品領域Ａ１を基準に定義される。
　具体的には、ダミー形成領域Ａ１１は、第１方向における製品領域Ａ１の一方側のエッジＥ１１と直交する方向において、エッジＥ１１から５ｍｍの幅を有し、エッジＥ１１が延びる方向において、製品領域Ａ１と同じ長さを有する。そのため、ダミー形成領域Ａ１１の範囲は、上記したダミー形成領域３０Ａ（図２参照）の範囲と同一である。
　ダミー形成領域Ａ１２は、第１方向における製品領域Ａ１の他方側のエッジＥ１２と直交する方向において、エッジＥ１２から５ｍｍの幅を有し、エッジＥ１２が延びる方向において、製品領域Ａ１と同じ長さを有する。ダミー形成領域Ａ１２の範囲は、上記したダミー形成領域３０Ｂ（図２参照）の範囲と同一である。
　（３）パターン形成工程
　次に、パターン形成工程では、図５Ａに示すように、電解メッキにより、開口Ｒ１（図４Ｃ参照）内のシード層の上に導体パターン２３を形成し、開口Ｒ２（図４Ｃ参照）内のシード層の上にダミー導体パターン３３Ａを形成し、開口Ｒ３（図４Ｃ参照）内のシード層の上にダミー導体パターン３３Ｂを形成する。
　このとき、導体パターン２３は、ダミー導体パターン３３Ａ、３３Ｂとともに形成される。そのため、メッキ液中において、製品領域Ａ１の周囲の金属イオン濃度の均一化を図ることができ、導体パターン２３の厚みの均一化を図ることができる。
　電解メッキが終了した後、図５Ｂに示すように、メッキレジスト層Ｒを剥離する。その後、メッキレジスト層Ｒによって覆われていたシード層を、エッチングにより除去する。
　（４）第２絶縁層形成工程
　次に、第２絶縁層形成工程では、図５Ｃに示すように、ベース絶縁層２２および導体パターン２３の上にカバー絶縁層２４を形成する。
　第２絶縁層形成工程では、まず、ベース絶縁層２２および導体パターン２３の上に感光性樹脂の溶液（ワニス）を塗布して乾燥し、感光性樹脂の塗膜を形成する。次に、感光性樹脂の塗膜を露光および現像する。これにより、カバー絶縁層２４が形成される。
　その後、図３に示すように、製品領域Ａ１（図４Ａ参照）とフレーム領域Ａ２（図４Ａ参照）との間の基材Ｓをエッチングにより除去し、上記した配線回路基板集合体シート１を得る。
　３．作用効果
　配線回路基板集合体シート１によれば、図２に示すように、導体パターン面積率とダミー導体パターン面積率との差が、５０％以下に調節されている。
　言い換えると、ダミー形成領域３０Ａにおけるダミー導体パターン３３Ａの密度が、配線回路基板２における導体パターン２３の密度と近似している。
　そのため、導体パターン２３の厚みの均一化が図られている。
　詳しくは、配線回路基板集合体シート１を製造するときに、図４Ｃに示すように、レジスト工程において、メッキレジスト層Ｒの導体パターン開口率とダミー導体パターン開口率との差が５０％以下に調節されている。これにより、図５Ａに示すように、パターン形成工程において電解メッキしたときに、メッキ液中において、製品領域Ａ１の周囲の金属イオン濃度の均一化が図られ、導体パターン２３の厚みの均一化が図られる。
　そのため、図３に示すように、導体パターン面積率とダミー導体パターン面積率との差が５０％以下である配線回路基板集合体シート１では、導体パターン２３の厚みの均一化が図られている。
　その結果、導体パターン２３の厚みの均一化が図られた配線回路基板２を得ることができる。
　４．変形例
　以下、図６から図１０Ｄを参照して、配線回路基板集合体シート１の変形例について説明する。以下の変形例において、上記した実施形態と同様の部材には同じ符号を付し、説明を省略する。
　（１）図６に示すように、ダミー導体パターン３３は、第１方向における配線回路基板２の両側、および、第２方向における配線回路基板２の両側に配置されてもよい。ダミー導体パターン３３は、導体パターン２３の配線２３３Ａ、２３３Ｂ、２３３Ｃ、２３３Ｄが延びる方向と交差する方向に延びてもよい。
　（２）図７に示すように、配線回路基板２同士が互いに近接して配置されている場合、ダミー導体パターン３３は、配線回路基板２の間に無くてもよい。詳しくは、複数の配線回路基板２は、接続部を介して、互いに接続されている。フレーム３は、配線回路基板集合体シート１の外周部分に位置する。フレーム３は、複数の配線回路基板２を囲む。この場合、ダミー形成領域は、フレーム３に最も近い配線回路基板２Ａのエッジを基準に定義される。
　なお、この変形例では、配線回路基板集合体シート１の中央部分（外周部分のフレーム３に隣接していない部分）の配線回路基板２Ｂでは、隣接する配線回路基板２Ａ、２Ｂにより、配線密度の均一化が図られている。
　そのため、フレーム３に最も近い配線回路基板２Ａのエッジを基準にダミー形成領域を定義し、そのダミー形成領域内のダミー導体パターン３３の配線密度を、配線回路基板２Ａの導体パターン２３の配線密度に近似させれば、配線回路基板集合体シート１の全ての配線回路基板２において、配線密度の均一化が図られる。
　そのため、この変形例でも、上記した実施形態と同様の作用効果を得ることができる。
　（３）図８に示すように、導体パターン２３は、第１の厚みＴ１の第１導体パターン４１と、第１の厚みＴ１よりも厚い第２の厚みＴ２の第２導体パターン４２とを有してもよい。
　この場合、ダミー導体パターン３３Ａは、第１の厚みＴ１の第１ダミー導体パターン５１Ａと、第２の厚みＴ２の第２ダミー導体パターン５２Ａとを有する。
　第１ダミー導体パターン５１Ａおよび第２ダミー導体パターン５２Ａの形状は、限定されない。なお、第１ダミー導体パターン５１Ａが複数のダミー配線を有し、第２ダミー導体パターン５２Ａが複数のダミー配線を有する場合、第１ダミー導体パターン５１Ａのダミー配線と、第２ダミー導体パターン５２Ａのダミー配線とが、交互に並んでいてもよい。
　ベース絶縁層２２の面積に対する第１導体パターン４１の面積の百分率と、ダミー形成領域３０Ａ（図２参照）の面積に対する第１ダミー導体パターン５１Ａの面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　ベース絶縁層２２の面積に対する第２導体パターン４２の面積の百分率と、ダミー形成領域３０Ａ（図２参照）の面積に対する第２ダミー導体パターン５２Ａの面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　なお、ダミー導体パターン３３Ｂも、第１の厚みＴ１の第１ダミー導体パターン５１Ｂと、第２の厚みＴ２の第２ダミー導体パターン５２Ｂとを有する。ダミー導体パターン３３Ｂについての説明は、ダミー導体パターン３３Ａについての説明と同様である。そのため、ダミー導体パターン３３Ｂについての説明は、省略される。
　この変形例の製造方法は、上記した第１絶縁層形成工程（図４Ａ参照）と、第１レジスト工程（図９Ａ、図９Ｂ参照）と、第１パターン形成工程（図９Ｃ、図９Ｄ参照）と、第２レジスト工程（図１０Ａ、図１０Ｂ参照）と、第２パターン形成工程（図１０Ｃ、図１０Ｄ参照）と、上記した第２絶縁層形成工程（図５Ｃ参照）とを含む。
　第１レジスト工程では、図９Ａおよび図９Ｂに示すように、上記したレジスト工程と同様にして、ベース絶縁層２２およびフレーム絶縁層３２の上に、開口ＲＡ１、ＲＡ２、ＲＡ３を有するメッキレジスト層ＲＡを形成する。開口ＲＡ１は、第１導体パターン４１が形成される部分のメッキレジストが除去されることにより形成される。開口ＲＡ２は、第１ダミー導体パターン５１Ａが形成される部分のメッキレジストが除去されることにより形成される。開口ＲＡ３は、第１ダミー導体パターン５１Ｂが形成される部分のメッキレジストが除去されることにより形成される。
　ベース絶縁層２２の面積に対する開口ＲＡ１の面積の百分率と、ダミー形成領域Ａ１１の面積に対する開口ＲＡ２の面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　ベース絶縁層２２の面積に対する開口ＲＡ１の面積の百分率と、ダミー形成領域Ａ１２の面積に対する開口ＲＡ３の面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　次に、第１パターン形成工程では、図９Ｃに示すように、電解メッキにより、開口ＲＡ１内のシード層の上に第１導体パターン４１を形成し、開口ＲＡ２内のシード層の上に第１ダミー導体パターン５１Ａを形成し、開口ＲＡ３内のシード層の上に第１ダミー導体パターン５１Ｂを形成する。
　このとき、第１導体パターン４１は、第１ダミー導体パターン５１Ａ、５１Ｂとともに形成される。第１ダミー導体パターン５１Ａは、上記した範囲のダミー形成領域Ａ１１内に形成される。第１ダミー導体パターン５１Ｂは、上記した範囲のダミー形成領域Ａ１２内に形成される。
　そのため、メッキ液中において、製品領域Ａ１の周囲の金属イオン濃度の均一化を図ることができ、第１導体パターン４１の厚みの均一化を図ることができる。
　電解メッキが終了した後、図９Ｄに示すように、メッキレジスト層ＲＡを剥離する。その後、メッキレジスト層ＲＡによって覆われていたシード層を、エッチングにより除去する。
　第２レジスト工程では、図１０Ａおよび図１０Ｂに示すように、上記したレジスト工程と同様にして、ベース絶縁層２２およびフレーム絶縁層３２の上に、開口ＲＢ１、ＲＢ２、ＲＢ３を有するメッキレジスト層ＲＢを形成する。開口ＲＢ１は、第２導体パターン４２が形成される部分のメッキレジストが除去されることにより形成される。開口ＲＢ２は、第２ダミー導体パターン５２Ａが形成される部分のメッキレジストが除去されることにより形成される。開口ＲＢ３は、第２ダミー導体パターン５２Ｂが形成される部分のメッキレジストが除去されることにより形成される。
　ベース絶縁層２２の面積に対する開口ＲＢ１の面積の百分率と、ダミー形成領域Ａ１１の面積に対する開口ＲＢ２の面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　ベース絶縁層２２の面積に対する開口ＲＢ１の面積の百分率と、ダミー形成領域Ａ１２の面積に対する開口ＲＢ３の面積の百分率との差は、５０％以下、好ましくは、３０％以下、より好ましくは、２０％以下、より好ましくは、１０％以下、より好ましくは、５％以下である。
　次に、第２パターン形成工程では、図１０Ｃに示すように、電解メッキにより、開口ＲＢ１内のシード層の上に第２導体パターン４２を形成し、開口ＲＢ２内のシード層の上に第２ダミー導体パターン５２Ａを形成し、開口ＲＢ３内のシード層の上に第２ダミー導体パターン５２Ｂを形成する
　このとき、第２導体パターン４２は、第２ダミー導体パターン５２Ａ、５２Ｂとともに形成される。第２ダミー導体パターン５２Ａは、上記した範囲のダミー形成領域Ａ１１内に形成される。第２ダミー導体パターン５２Ｂは、上記した範囲のダミー形成領域Ａ１２内に形成される。
　そのため、メッキ液中において、製品領域Ａ１の周囲の金属イオン濃度の均一化を図ることができ、第２導体パターン４２の厚みの均一化を図ることができる。
　電解メッキが終了した後、図１０Ｄに示すように、メッキレジスト層ＲＢを剥離する。その後、メッキレジスト層ＲＢによって覆われていたシード層を、エッチングにより除去する。
　（４）図１１に示すように、第１方向における配線回路基板６０の一方のエッジＥ２１が、第２方向に延びるエッジＥ２１１と、第２方向に対して傾斜するエッジＥ２１２と、第２方向に延びるエッジＥ２１３とを含んでいる場合、ダミー形成領域６１は、エッジＥ２１に沿って、第２方向に延びる部分６１Ａと、第２方向に対して傾斜する部分６１Ｂと、第２方向に延びる部分６１Ｃとを含む。
　部分６１Ａは、エッジＥ２１１が延びる方向と直交する方向において、エッジＥ２１１から５ｍｍの幅Ｗ１０を有し、エッジＥ２１１が延びる方向において、配線回路基板６０のうちの第２方向に延びる部分と、同じ長さＬ１０を有する。
　部分６１Ｂは、エッジＥ２１２が延びる方向と直交する方向において、エッジＥ２１２から５ｍｍの幅Ｗ１０を有し、エッジＥ２１２が延びる方向において、配線回路基板６０のうちの第２方向と傾斜する方向に延びる部分と、同じ長さＬ２０を有する。
　部分６１Ｃは、エッジＥ２１３が延びる方向と直交する方向において、エッジＥ２１３から５ｍｍの幅Ｗ１０を有し、エッジＥ２１３が延びる方向において、配線回路基板６０のうちの第２方向と傾斜する方向に延びる部分と、同じ長さＬ３０を有する。
　総合すると、ダミー形成領域６１は、エッジＥ２１１、Ｅ２１２、Ｅ２１３のそれぞれが延びる方向と直交する方向において、エッジＥ２１１、Ｅ２１２、Ｅ２１３のそれぞれから５ｍｍの幅Ｗ１０を有し、エッジＥ２１１、Ｅ２１２、Ｅ２１３が延びる方向において、配線回路基板６０と同じ長さ（Ｌ１０＋Ｌ２０＋Ｌ３０）を有する。
　この変形例でも、上記した実施形態と同様の作用効果を得ることができる。
　次に、本発明を、実施例および比較例に基づいて説明する。本発明は、下記の実施例によって限定されない。また、以下の記載において用いられる物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する、物性値、パラメータなどの上限値(「以下」、「未満」として定義されている数値）または下限値(「以上」、「よりも大きい」として定義されている数値）に代替することができる。
　１．配線回路基板集合体シートの製造
　セミアディティブ法により、各実施例および各比較例の配線回路基板集合体シートを製造した。
　詳しくは、まず、金属箔（基材）の上に感光性樹脂の溶液（ワニス）を塗布して乾燥し、感光性樹脂の塗膜を形成した。
　次に、感光性樹脂の塗膜を露光および現像し、金属箔の上にベース絶縁層およびフレーム絶縁層を形成した（第１絶縁層形成工程、図４Ａ参照）。
　次に、ベース絶縁層およびフレーム絶縁層の表面に、スパッタリングによりシード層を形成した。
　次に、シード層が形成されたベース絶縁層およびフレーム絶縁層の上に、メッキレジストのフィルムを貼り合わせた。
　次に、メッキレジストのフィルムの上にフォトマスクを重ねて、導体パターンおよびダミー導体パターンが形成される部分を遮光した状態で、メッキレジストのフィルムを露光した（図４Ｂ参照）。
　次に、露光されたメッキレジストのフィルムを現像して、メッキレジスト層を形成した（レジスト工程、図４Ｃ参照）。メッキレジスト層には、導体パターンが形成される部分のメッキレジストが除去されることにより、第１開口が形成され、ダミー導体パターンが形成される部分のメッキレジストが除去されることにより、第２開口が形成された。
　次に、電解メッキにより、第１開口内のシード層の上に導体パターンを形成し、第２開口内のシード層の上にダミー導体パターンを形成した（パターン形成工程、図５Ａ参照）。
　電解メッキが終了した後、メッキレジスト層を剥離した（図５Ｂ参照）。その後、メッキレジスト層によって覆われていたシード層を、エッチングにより除去した。
　次に、ベース絶縁層および導体パターンの上に感光性樹脂の溶液（ワニス）を塗布して乾燥し、感光性樹脂の塗膜を形成した。次に、感光性樹脂の塗膜を露光および現像し、カバー絶縁層を形成した（図５Ｃ参照、第２絶縁層形成工程）。
　その後、配線回路基板の外形に沿って基材をエッチングし、配線回路基板集合体シートを得た。
　得られた配線回路基板集合体シートについて、ベース絶縁層の面積に対する導体パターンの面積の百分率（導体パターン面積率）、ダミー形成領域の面積に対するダミー導体パターンの面積の百分率（ダミー導体パターン面積率）、および、導体パターン面積率とダミー導体パターン面積率との差を測定した。結果を表１に示す。
　２．評価
　各実施例および各比較例の配線回路基板集合体シートのそれぞれについて、レーザー顕微鏡（ＬＥＸＴ　ＯＬＳ５０００、オリンパス社製）を用いて、導体パターンの厚みを測定し、以下の評価基準に従って評価した。結果を表１に示す。
　＜評価基準＞
　〇：測定値と設計値との差が、設計値に対して、５％以下である。
　△：測定値と設計値との差が、設計値に対して、５％よりも大きく、１０％以下である。
　×：測定値と設計値との差が、設計値に対して、１０％よりも大きい。
Figure JPOXMLDOC01-appb-T000001
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示に過ぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記請求の範囲に含まれる。
　本発明の配線回路基板集合体シートは、配線回路基板の製造に利用される。
　１　　　　配線回路基板集合体シート
　２　　　　配線回路基板
　３　　　　フレーム
　２２　　　ベース絶縁層
　２３　　　導体パターン
　３０Ａ　　ダミー形成領域
　３３Ａ　　ダミー導体パターン
　４１　　　第１導体パターン
　４２　　　第２導体パターン
　５１Ａ　　第１ダミー導体パターン
　５２Ａ　　第２ダミー導体パターン
　Ｅ１　　　エッジ
　Ｅ２　　　エッジ
　Ｗ１　　　幅
　Ｌ１　　　長さ

Claims (5)

  1. 　絶縁層と、前記絶縁層の上に位置する導体パターンとを有する配線回路基板と、
    　前記配線回路基板を支持するフレームであって、前記導体パターンと同じ材料からなるダミー導体パターンを有するフレームと
    　を備え、
    　前記配線回路基板は、前記ダミー導体パターンから離れて位置する第１エッジと、前記第１エッジと前記ダミー導体パターンとの間に位置する第２エッジと、を有し、
    　前記フレームは、
    　　前記ダミー導体パターンを含むダミー形成領域であって、前記第２エッジと直交する方向において、前記第２エッジから５ｍｍの幅を有し、前記第２エッジが延びる方向において、前記配線回路基板と同じ長さを有するダミー形成領域を有し、
    　前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、５０％以下である、配線回路基板集合体シート。
  2. 　前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、３０％以下である、請求項１に記載の配線回路基板集合体シート。
  3. 　前記導体パターンは、
    　　第１の厚みの第１導体パターンと、
    　　前記第１の厚みよりも厚い第２の厚みの第２導体パターンと
    　を有し、
    　前記ダミー導体パターンは、
    　　前記第１の厚みの第１ダミー導体パターンと、
    　　前記第２の厚みの第２ダミー導体パターンと
    　を有する、請求項１に記載の配線回路基板集合体シート。
  4. 　前記絶縁層の面積に対する前記第１導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第１ダミー導体パターンの面積の百分率との差が、５０％以下であり、
    　前記絶縁層の面積に対する前記第２導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第２ダミー導体パターンの面積の百分率との差が、５０％以下である、請求項３に記載の配線回路基板集合体シート。
  5. 　前記絶縁層の面積に対する前記第１導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第１ダミー導体パターンの面積の百分率との差が、３０％以下であり、
    　前記絶縁層の面積に対する前記第２導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第２ダミー導体パターンの面積の百分率との差が、３０％以下である、請求項３に記載の配線回路基板集合体シート。
PCT/JP2021/040204 2020-12-14 2021-11-01 配線回路基板集合体シート WO2022130807A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180082135.5A CN116584157A (zh) 2020-12-14 2021-11-01 布线电路基板集合体片
US18/256,170 US20240040705A1 (en) 2020-12-14 2021-11-01 Wiring circuit board assembly sheet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020207139A JP7184865B2 (ja) 2020-12-14 2020-12-14 配線回路基板集合体シート
JP2020-207139 2020-12-14

Publications (1)

Publication Number Publication Date
WO2022130807A1 true WO2022130807A1 (ja) 2022-06-23

Family

ID=82057544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/040204 WO2022130807A1 (ja) 2020-12-14 2021-11-01 配線回路基板集合体シート

Country Status (5)

Country Link
US (1) US20240040705A1 (ja)
JP (1) JP7184865B2 (ja)
CN (1) CN116584157A (ja)
TW (1) TW202236918A (ja)
WO (1) WO2022130807A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015888A (ja) * 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法
JP2003273498A (ja) * 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2010067317A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd サスペンション用基板
JP2012038914A (ja) * 2010-08-06 2012-02-23 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法
JP2022007187A (ja) * 2020-06-25 2022-01-13 日東電工株式会社 配線回路基板集合体シートおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101637A (ja) 1999-09-29 2001-04-13 Nitto Denko Corp 磁気ヘッドサスペンションの製造方法
JP4523106B2 (ja) 2000-02-29 2010-08-11 東芝テック株式会社 無電解メッキ方法、インクジェットヘッドの製造方法および電極基板
JP4312758B2 (ja) 2005-12-27 2009-08-12 日本特殊陶業株式会社 配線基板の製造方法、配線基板の中間製品
JP2008277580A (ja) 2007-04-27 2008-11-13 Seiko Epson Corp 導電膜パターンの形成方法、デバイスの製造方法、及び液滴吐出ヘッドの製造方法
KR20120024219A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 기판 도금방법 및 이를 이용한 회로기판 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015888A (ja) * 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法
JP2003273498A (ja) * 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2010067317A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd サスペンション用基板
JP2012038914A (ja) * 2010-08-06 2012-02-23 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法
JP2022007187A (ja) * 2020-06-25 2022-01-13 日東電工株式会社 配線回路基板集合体シートおよびその製造方法

Also Published As

Publication number Publication date
CN116584157A (zh) 2023-08-11
US20240040705A1 (en) 2024-02-01
JP7184865B2 (ja) 2022-12-06
TW202236918A (zh) 2022-09-16
JP2022094222A (ja) 2022-06-24

Similar Documents

Publication Publication Date Title
JPS62111498A (ja) 高屈曲性スル−ホ−ル導通可撓性プリント回路板の製造法
JP4523051B2 (ja) 配線回路基板の製造方法
WO2022130807A1 (ja) 配線回路基板集合体シート
US6428658B1 (en) Method for manufacturing magnetic head suspensions and method for inspecting metal substrates for magnetic head suspensions
JP2022030666A (ja) 配線回路基板の製造方法、および配線回路基板
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
JP2004014975A (ja) 金属箔付フレキシブル回路基板
WO2022264756A1 (ja) 配線回路基板の製造方法
WO2022230261A1 (ja) 集合体シート、および、集合体シートの製造方法
JP2024046953A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2022190665A (ja) 配線回路基板の製造方法
WO2022230260A1 (ja) 集合体シート、および、集合体シートの製造方法
US20240164024A1 (en) Method for producing wiring circuit board, wiring circuit board with dummy pattern, and assembly sheet
JP2024046954A (ja) 配線回路基板の製造方法
CN103635013B (zh) 布线电路基板
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JP2024046955A (ja) 配線回路基板の製造方法、および、配線回路基板
US20230008736A1 (en) Manufacturing method for double-sided wiring circuit board and double- sided wiring circuit board
WO2023053442A1 (ja) コイル装置
JP2024021002A (ja) 集合体シート、および、集合体シートの製造方法
JP2024072219A (ja) 配線回路基板の製造方法、ダミーパターン付き配線回路基板、および、集合体シート
JP2024046956A (ja) 配線回路基板
JP2024072216A (ja) 配線回路基板
JP2023129113A (ja) 金属張積層板
JP2023129114A (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906171

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180082135.5

Country of ref document: CN

Ref document number: 18256170

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21906171

Country of ref document: EP

Kind code of ref document: A1