KR20120024219A - 기판 도금방법 및 이를 이용한 회로기판 제조방법 - Google Patents
기판 도금방법 및 이를 이용한 회로기판 제조방법 Download PDFInfo
- Publication number
- KR20120024219A KR20120024219A KR1020100086999A KR20100086999A KR20120024219A KR 20120024219 A KR20120024219 A KR 20120024219A KR 1020100086999 A KR1020100086999 A KR 1020100086999A KR 20100086999 A KR20100086999 A KR 20100086999A KR 20120024219 A KR20120024219 A KR 20120024219A
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- area
- circuit board
- region
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
기판 도금방법 및 이를 이용한 회로기판 제조방법이 개시된다. 회로기판영역 및 더미영역으로 구획된 패널기판을 제공하는 단계, 회로기판영역 중 도금으로 형성될 회로패턴의 면적비율을 산출하는 단계, 회로기판영역의 도금 면적비율을 고려하여 더미영역에서 도금되는 면적비율을 결정하는 단계, 회로기판영역 및 더미영역에 도금부를 설정하는 단계 및 패널기판에 전해도금을 수행하여 회로패턴을 형성하는 단계를 포함하는 회로기판 제조방법은, 패널기판의 외곽에 배치된 회로기판영역에서 더미영역에 의한 도금 두께의 편차를 최소화함으로써, 회로기판 간의 도금 편차를 개선할 수 있다.
Description
본 발명은 기판 도금방법 및 이를 이용한 회로기판 제조방법에 관한 것이다.
일반적으로, 회로기판의 제조공정에서는 다수의 기판을 한번에 제조하기 위하여, 스트립(strip)이라는 단위기판들이 모여 있는 패널기판으로 제조공정이 이루어진다.
그런데, 패널기판에서 단위기판의 배치에 따라 단위기판 간에는 도금의 편차가 발생한다. 특히, 패널기판의 외곽에 배치된 단위기판은 인접한 더미에 의하여 도금 시에 영향을 받아 다른 단위기판보다 도금 편차가 크게 발생할 우려가 있다.
본 발명은 더미의 영향에 의한 도금편차를 최소화하는 기판 도금방법 및 이를 이용한 회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 회로기판영역 및 더미영역으로 구획된 패널기판을 제공하는 단계, 상기 회로기판영역 중 도금으로 형성될 회로패턴의 면적비율을 산출하는 단계, 상기 회로기판영역의 도금 면적비율을 고려하여, 상기 더미영역에서 도금되는 면적비율을 결정하는 단계, 상기 회로기판영역 및 상기 더미영역에 도금부를 설정하는 단계, 상기 패널기판에 전해도금을 수행하여 회로패턴을 형성하는 단계를 포함하는 회로기판 제조방법이 제공된다.
상기 도금부 설정단계는, 상기 회로기판영역 및 상기 더미영역의 도금될 부분을 선택적으로 노출시키는 도금레지스트를 상기 패널기판에 적층하는 단계를 포함할 수 있다.
상기 도금레지스트 적층단계 이전에, 상기 패널기판에 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 더미영역의 도금면적 결정단계는, 상기 더미영역의 도금면적 비율을 상기 회로기판영역의 도금면적 비율에 대하여 95%로 설정할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 기판영역 및 더미영역으로 구획된 패널기판을 제공하는 단계, 상기 기판영역 중 도금될 부분의 면적비율을 산출하는 단계, 상기 기판영역의 도금 면적비율을 고려하여, 상기 더미영역에서 도금되는 면적비율을 결정하는 단계, 상기 기판영역 및 상기 더미영역에 도금부를 설정하는 단계, 상기 패널기판에 전해도금을 수행하는 단계를 포함하는 기판 도금방법이 제공된다.
상기 기판영역에는 회로패턴이 형성되며, 상기 기판영역의 면적비율 산출단계는, 상기 기판영역에 형성될 상기 회로패턴의 면적을 산출할 수 있다.
상기 도금부 설정단계는, 상기 기판영역 및 상기 더미영역의 도금될 부분을 선택적으로 노출시키는 도금레지스트를 상기 패널기판에 적층하는 단계를 포함할 수 있다.
상기 도금레지스트 적층단계 이전에, 상기 패널기판에 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 더미영역의 도금면적 결정단계는, 상기 더미영역의 도금면적 비율을 상기 기판영역의 도금면적 비율에 대하여 95%로 설정할 수 있다.
본 발명에 따르면, 패널기판의 외곽에 배치된 회로기판영역에서 더미영역에 의한 도금의 편차를 최소화함으로써, 회로기판 간의 도금편차를 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 회로기판 제조방법을 나타낸 순서도.
도 2는 본 발명의 일 실시예에 따른 회로기판 제조방법에서 패널기판을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 회로기판 제조방법에서 도금부 설정을 나타낸 도면.
도 4 및 도 5는 본 발명의 일 실시예에 더미영역의 도금 면적비율에 따른 도금편차를 설명하는 도면.
도 2는 본 발명의 일 실시예에 따른 회로기판 제조방법에서 패널기판을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 회로기판 제조방법에서 도금부 설정을 나타낸 도면.
도 4 및 도 5는 본 발명의 일 실시예에 더미영역의 도금 면적비율에 따른 도금편차를 설명하는 도면.
이하에서 본 발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 회로기판 제조방법을 나타낸 순서도이다.
본 발명의 일 실시예에 따른 회로기판 제조방법은 패널기판 제공단계(S110), 회로기판영역의 면적비율 산출단계(S120), 더미영역의 면적비율 결정단계(S130), 도금부 설정단계(S140) 및 회로패턴 형성단계(S150)를 포함함으로써, 도금 시에 기판영역의 도금되는 면적비율에 대한 더미영역(20)의 도금면적 비율을 조절하는 방법으로 도금의 두께 편차를 최소화할 수 있다.
패널기판 제공단계(S110)에서는 회로기판영역(10) 및 더미영역(20)으로 구획된 패널기판(5)을 제공한다.
도 2는 본 발명의 일 실시예에 따른 회로기판 제조방법에서 패널기판을 나타낸 도면이다.
도 2에 나타난 바와 같이, 본 실시예에서는 매트릭스 형태로 나누어진 복수의 회로기판영역(10)과 복수의 회로기판영역(10) 외곽을 둘러싸는 더미영역(20)으로 이루어진 패널기판(5)이 제공된다.
회로기판영역의 면적비율 산출단계(S120)에서는, 후술할 회로패턴 형성단계(S150)에서 회로기판영역(10) 중 도금으로 형성될 회로패턴의 면적비율을 산출하는 단계이다. 즉, 회로기판영역(10) 중 도금될 부분이 차지하는 면적비율을 계산한다.
다음으로, 더미영역의 면적비율 결정단계(S130)에서는, 회로기판영역(10)의 도금 면적비율을 고려하여 더미영역(20)에서 도금되는 면적비율을 결정한다.
패널기판(5) 외곽부의 회로기판영역(10)의 도금 품질은 더미영역(20)에 영향을 크게 받는다. 다수의 시험을 반복한 결과, 더미영역(20)에서 도금되는 면적이 차지하는 비율과 회로기판영역(10)의 도금 면적비율의 관계가 회로기판영역(10)의 도금 두께편차에 중요함을 확인하였다.
이에 따라, 회로기판영역(10)의 도금 면적비율에 대비하여 더미영역(20)의 도금 면적비율을 조절하여 도금 두께편차를 최소화할 수 있다. 즉, 회로기판영역(10)의 도금 면적비율과 더미영역(20)의 도금 면적비율이 소정의 비율관계를 가질 때 도금 두께편차가 최소화될 수 있다.
본 실시예에서는 더미영역(20)의 도금면적 비율을 회로기판영역(10)의 도금면적 비율에 대하여 95%로 설정한다.
도금부 설정단계(S140)에서는, 회로기판영역(10) 및 더미영역(20)에 도금부를 설정한다. 회로기판영역(10)에 회로패턴이 형성될 부분과 더불어 면적비율이 결정된 더미영역(20)의 도금부분이 후술할 도금과정에서 선택적으로 도금될 수 있게 한다.
도 3은 본 발명의 일 실시예에 따른 회로기판 제조방법에서 도금부 설정을 나타낸 도면이다.
도 3에 나타난 바와 같이, 본 실시예에서는 회로기판영역(10) 및 더미영역(20)의 도금될 부분을 선택적으로 노출시키는 도금레지스트(40)를 패널기판(5)에 적층하여 선택적으로 도금되는 도금부를 형성한다.
이 때, 패널기판(5)에 시드층(30)을 형성하여 전해도금 과정에서 전극으로 이용할 수 있다. 그리고, 시드층(30)은 도금 후에 플래쉬 에칭 등으로 제거될 수 있다.
회로패턴 형성단계(S150)에서는 패널기판(5)에 전해도금을 수행하여 회로패턴을 형성한다. 상술한 바와 같이, 본 실시예에서는 더미영역(20)에 회로기판영역(10)의 도금 면적비율에 상응하여 도금부의 면적비율이 결정되어 있으므로, 패널기판(5)의 외곽에 배치된 회로기판영역(10)도 더미영역(20)에 의한 도금의 편차를 최소화될 수 있다. 따라서, 제조된 회로기판 간의 도금편차를 개선할 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 더미영역(20)의 도금 면적비율에 따른 도금편차를 설명하는 도면이다.
도 4 및 도 5에 나타난 바와 같이, 회로기판영역(10)의 도금 면적비율에 대한 더미영역(20)의 도금 면적비율을 조절하여 실험한 결과, 본 실시예와 같이 더미영역(20)의 도금면적 비율을 회로기판영역(10)의 도금면적 비율에 대하여 95%로 설정할 때 도금 두께의 편차가 최소화됨을 확인할 수 있다.
한편, 본 실시예에서는 회로패턴 형성을 위하여 도금하는 경우를 중심으로 설명하였으나, 본 발명의 기판 도금방법은 기판에 회로패턴 형성 이외의 다른 도금물을 형성할 때도 이용될 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
5: 패널기판
10: 회로기판영역
20: 더미영역
30: 시드층
40: 도금레지스트
10: 회로기판영역
20: 더미영역
30: 시드층
40: 도금레지스트
Claims (9)
- 회로기판영역 및 더미영역으로 구획된 패널기판을 제공하는 단계;
상기 회로기판영역 중 도금으로 형성될 회로패턴의 면적비율을 산출하는 단계;
상기 회로기판영역의 도금 면적비율을 고려하여, 상기 더미영역에서 도금되는 면적비율을 결정하는 단계;
상기 회로기판영역 및 상기 더미영역에 도금부를 설정하는 단계; 및
상기 패널기판에 전해도금을 수행하여 회로패턴을 형성하는 단계를 포함하는 회로기판 제조방법.
- 제1항에 있어서,
상기 도금부 설정단계는,
상기 회로기판영역 및 상기 더미영역의 도금될 부분을 선택적으로 노출시키는 도금레지스트를 상기 패널기판에 적층하는 단계를 포함하는 것을 특징으로 하는 회로기판 제조방법.
- 제2항에 있어서,
상기 도금레지스트 적층단계 이전에, 상기 패널기판에 시드층을 형성하는 단계를 더 포함하는 기판 도금방법.
- 제1항에 있어서,
상기 더미영역의 도금면적 결정단계는,
상기 더미영역의 도금면적 비율을 상기 회로기판영역의 도금면적 비율에 대하여 95%로 설정하는 것을 특징으로 하는 기판 도금방법.
- 기판영역 및 더미영역으로 구획된 패널기판을 제공하는 단계;
상기 기판영역 중 도금될 부분의 면적비율을 산출하는 단계;
상기 기판영역의 도금 면적비율을 고려하여, 상기 더미영역에서 도금되는 면적비율을 결정하는 단계;
상기 기판영역 및 상기 더미영역에 도금부를 설정하는 단계; 및
상기 패널기판에 전해도금을 수행하는 단계를 포함하는 기판 도금방법.
- 제5항에 있어서,
상기 기판영역에는 회로패턴이 형성되며,
상기 기판영역의 면적비율 산출단계는, 상기 기판영역에 형성될 상기 회로패턴의 면적을 산출하는 것을 특징으로 하는 기판 도금방법.
- 제5항에 있어서,
상기 도금부 설정단계는,
상기 기판영역 및 상기 더미영역의 도금될 부분을 선택적으로 노출시키는 도금레지스트를 상기 패널기판에 적층하는 단계를 포함하는 것을 특징으로 하는 기판 도금방법.
- 제7항에 있어서,
상기 도금레지스트 적층단계 이전에, 상기 패널기판에 시드층을 형성하는 단계를 더 포함하는 기판 도금방법.
- 제5항에 있어서,
상기 더미영역의 도금면적 결정단계는,
상기 더미영역의 도금면적 비율을 상기 기판영역의 도금면적 비율에 대하여 95%로 설정하는 것을 특징으로 하는 기판 도금방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100086999A KR20120024219A (ko) | 2010-09-06 | 2010-09-06 | 기판 도금방법 및 이를 이용한 회로기판 제조방법 |
| JP2011192877A JP2012060122A (ja) | 2010-09-06 | 2011-09-05 | 基板メッキ方法及びこれを用いた回路基板の製造方法 |
| US13/137,704 US20120123574A1 (en) | 2010-09-06 | 2011-09-06 | Plating method of substrate and manufacturing method of circuit board using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100086999A KR20120024219A (ko) | 2010-09-06 | 2010-09-06 | 기판 도금방법 및 이를 이용한 회로기판 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120024219A true KR20120024219A (ko) | 2012-03-14 |
Family
ID=46048528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100086999A KR20120024219A (ko) | 2010-09-06 | 2010-09-06 | 기판 도금방법 및 이를 이용한 회로기판 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120123574A1 (ko) |
| JP (1) | JP2012060122A (ko) |
| KR (1) | KR20120024219A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143725A (ja) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
| JP2016143727A (ja) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
| JP7184865B2 (ja) * | 2020-12-14 | 2022-12-06 | 日東電工株式会社 | 配線回路基板集合体シート |
| WO2023058497A1 (ja) * | 2021-10-06 | 2023-04-13 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2664128B2 (ja) * | 1994-08-02 | 1997-10-15 | 株式会社ジーティシー | 金属メッキマスクパターン |
| JP3172509B2 (ja) * | 1999-07-02 | 2001-06-04 | 日本特殊陶業株式会社 | 配線基板集合体の製造方法 |
| US6866764B2 (en) * | 2002-02-21 | 2005-03-15 | Michigan Molecular Institute | Processes for fabricating printed wiring boards using dendritic polymer copper nanocomposite coatings |
-
2010
- 2010-09-06 KR KR1020100086999A patent/KR20120024219A/ko not_active Application Discontinuation
-
2011
- 2011-09-05 JP JP2011192877A patent/JP2012060122A/ja active Pending
- 2011-09-06 US US13/137,704 patent/US20120123574A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012060122A (ja) | 2012-03-22 |
| US20120123574A1 (en) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4312758B2 (ja) | 配線基板の製造方法、配線基板の中間製品 | |
| KR20120024219A (ko) | 기판 도금방법 및 이를 이용한 회로기판 제조방법 | |
| JP5190696B2 (ja) | フレキシブルプリント配線板シートの製造方法 | |
| KR20110124492A (ko) | 양면 연성 인쇄회로기판 및 그 제조 방법 | |
| SG128504A1 (en) | Dielectric substrate with holes and method of manufacture | |
| CN108551725B (zh) | 一种印制电路板线路电镀镍金的方法及其印制电路板线路 | |
| JP2004263218A (ja) | パターンめっき方法 | |
| CN110944454A (zh) | 电路板生产工艺 | |
| CN110881245A (zh) | 线路板及其制造方法 | |
| JP2009099699A (ja) | 電子部品の製造方法 | |
| CN102045952B (zh) | 电路板绝缘保护层的制作方法 | |
| JP2012169457A (ja) | 配線基板の製造方法 | |
| CN103205781A (zh) | 一种台阶电铸模板的制作工艺 | |
| KR101006985B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
| KR101241291B1 (ko) | 미세 피치 인쇄회로기판 제조방법 | |
| KR20140053564A (ko) | 배선 기판 및 그 제조 방법 | |
| TW201410481A (zh) | 網版及其製造方法 | |
| CN113811103B (zh) | 一种印制线路板及其制作方法 | |
| JP3982655B2 (ja) | 電子部品の製造方法 | |
| CN103203964A (zh) | 一种台阶电铸模板的制作工艺 | |
| KR20160041303A (ko) | 시드층을 이용한 미세회로 패턴 형성을 위한 fpcb의 제조 방법 | |
| JPH08272076A (ja) | 印刷配線板の製造方法 | |
| KR101238251B1 (ko) | 회로기판 제조방법 | |
| JPH0878217A (ja) | 角形薄膜チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application |