KR101241291B1 - 미세 피치 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 전기동도금을 위한 전기 인입선으로써 무전해 동도금층만을 사용하되, 무전해 동도금의 두께를 0.05 ~ 0.15 ㎛ 수준으로 얇게 함으로써, 전해 동도금을 진행하고 도금 마스크를 제거한 후 회로패턴을 완성하기 위해 소프트 에칭으로 제거해야 할 종자층, 즉 무전해 동도금층의 두께를 얇게 유지하는 것을 특징으로 한다. 이렇게 함으로써, 소프트 에칭 시에 식각 제거해야 할 종자층의 두께가 얇으므로, 식각 용액 과다 노출로 인하여 동박 회로의 피치가 손상되고, 패턴 단면이 사다리꼴 형상으로 변하는 것을 방지하게 된다.
또한, 본 발명은 전해도금의 전기 공급을 위한 접점으로써, 기판 패널 외곽둘레뿐 아니라, 패널을 구성하는 각각의 스트립(제품영역) 주변 둘레에도 동박을 형성함으로써, 패널의 외곽뿐 아니라 중앙에도 전기 전원을 공급할 수 있다. 그 결과, 스트립 영역(제품영역)의 에폭시 수지층 위에 0.05 ~ 0.15 ㎛ 수준으로 얇게 무전해 동도금층을 형성하더라도, 전해도금 과정에서 무전해 동도금층이 녹아내려 증발되는 종래기술의 문제점을 해결하게 된다.

Description

미세 피치 인쇄회로기판 제조방법{METHOD OF MANUFACTURING FINE PITCH PRINTED CIRCUIT BOARD}

본 발명은 미세 피치의 인쇄회로기판을 제작하기 위한 공법으로서, 특히 베이스 동박 포일이 없는 자재 또는 베이스 동박 포일이 제거된 자재를 사용해서 미세 피치의 인쇄회로기판을 제작하는 공법에 관한 것이다.

본 발명은 부가 공법(additive process) 또는 세미 부가 공법(semi-additive process)에 있어서, 동박회로를 위한 동도금을 진행한 후 소프트에칭 과정에서 동박 라인 패턴의 두께와 폭이 과도하게 에칭되어 피치가 손상되는 것을 방지하는 공법에 관한 것이다.

인쇄회로기판에 동박 회로패턴을 형성하기 위한 방법으로, 부가 공법과 차감공법(subtractive process)이 있다. 차감공법은 동박에 회로패턴이 전사된 드라이 필름(D/F)을 피복하고 드라이 필름을 마스크로 하여 노출된 동박을 식각함으로써, 동박에 회로를 형성하는 공법이다. 그런데, 차감공법은 화학용액으로 식각하는 과정에 식각 용액의 등방성(isotopic) 식각 특성으로 인하여, 식각된 동박의 단면이 경사지게 되어, 미세 피치의 패턴을 형성하는데 기술적 한계가 있다.

전술한 차감공법의 문제점을 해결하기 위하여, 기판 표면에 드라이 필름으로 도금 마스크를 형성한 후, 동박이 필요한 부분에만 전기동도금이 진행되도록 해서 동박 회로를 제작하는 부가공법 또는 세미부가공법이 사용되고 있다.

도1a 내지 도1e는 종래기술에 따른 세미부가공법을 나타낸 도면이다. 도1a를 참조하면, 에폭시 수지층과 같은 절연층(100a) 위에 동박(100b)이 도포된 기판에서 공정을 시작한다. 도1b를 참조하면, 도금 마스크로서 드라이 필름을 도포하고 사진, 현상, 식각 공정을 진행해서, 회로패턴을 드라이 필름(120)에 전사한다. 그리고 나면, 도1c에 도시된 바와 같이, 드라이 필름(120)을 도금 마스크로 해서, 전기동도금을 실시하면, 노출된 동박 표면 위에만 동박(130)이 성장된다.

도1d를 참조하면, 드라이 필름(120)을 벗겨 내어, 동박(100b) 위에 동도금(130)이 형성된 모습을 도시하고 있다. 이어서, 회로를 형성하기 위해서는 드라이 필름이 가리고 있던 동박 부위(도1d에서 도면부호 100b로 나타낸 동박 중 표면 노출된 동박)를 제거하여야만 한다.

이를 위해서, 식각 용액을 스프레이하게 되는데, 표면이 노출된 동박(100b)이 식각되는 과정에서, 식각 용액의 등방성 식각 특성으로 인하여, 패턴 형성된 동박(130)은 그 높이와 폭이 감소하게 된다. 더욱이, 동박 패턴의 상부는 하부보다 식각 용액에 더 많이 노출되므로 식각량이 상대적으로 많아, 동박 패턴의 단면은, 결국 도1e에 도시한 바와 같이, 상부의 폭이 하부의 폭보다 좁고, 단차 높이가 감소된 사다리꼴 형상을 지니게 된다.

즉, 도1e를 참조하면, 에폭시 수지층 위에 덮여있던 동박을 제거해서 회로를 완성하는 소프트 에칭 과정에서, 식각 용액의 등방성 식각 특성으로 인하여, 동박 회로 패턴 라인의 폭이 감소하게 되고, 라인의 상부 폭이 하부 폭보다 더욱 좁은 사다리꼴 단면의 라인이 형성되게 되는 것이다. 결국, 동박 회로의 라인 폭과 스페이싱이 원래 회로 설계자가 의도했던 것과는 다르게 되고, 이와 같은 소프트 에칭 시의 라인 폭의 변화는 피치가 미세 스케일로 감소할수록 그 영향이 현저하게 나타나게 된다.

전술한 문제점을 해결하기 위해서, 에폭시 수지 절연층 위의 동박을 완전히 제거한 후, 후속 전기동도금을 위한 전기 인입선으로서 무전해 동도금층을 얇게 도포함으로써 무전해 동도금층을 소프트 에칭하는 과정에서 회로 피치가 손상되는 것을 방지하는 방법을 시도해 볼 수 있으나, 무전해 동도금층을 너무 얇게 하는 경우에는 후속 전해도금 과정에서 전기동도금을 위해 전원을 인가하면, 얇게 형성된 무전해 동도금 종자층이 녹아내려 증발해 버리는 기술적 문제가 발생한다.

따라서, 동박을 제거하고 무전해 동도금만을 후속 전해도금공정을 위한 종자층으로 사용한다 하더라도, 종래기술에 따르면 무전해 동도금층의 두께를 적어도 0.3 ~ 3.0 ㎛ 정도 이상은 확보하여야 하는 것으로 당업계에 알려져 있다.

따라서, 본 발명의 제1 목적은 미세 피치의 회로패턴을 제작하기 위한 인쇄회로기판 제조공법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 베이스 동박 포일이 없는 자재 또는 베이스 동박이 제거된 자재를 사용해서 미세 피치의 회로패턴을 형성하는 방법을 제공하는 데 있다.

본 발명의 제3 목적은 상기 제1 목적에 부가하여, 소프트 에칭 과정에서 동(copper)이 과다 에칭되어 회로 피치가 손상되는 것을 방지하는 인쇄회로기판 제조공법을 제공하는 데 있다.

본 발명의 제4 목적은 전해도금을 위한 종자층의 두께를 0.3 ㎛ 이하, 더욱 상세하게는 0.05 ~ 0.15 ㎛ 수준으로 얇게 하고도, 후속 전해도금공정을 수행하는 데 기술적 어려움이 없는 인쇄회로기판 제조공법을 제공하는 데 있다.

전술한 본 발명의 목적을 달성하기 위하여, 본 발명은 전해 동도금을 위한 전기 인입선으로써 무전해 동도금층만을 사용하되, 무전해 동도금의 두께를 0.05 ~ 0.15 ㎛ 수준으로 얇게 함으로써, 전해 동도금을 진행하고 도금 마스크를 제거한 후 회로패턴을 완성하기 위해 소프트 에칭으로 제거해야 할 종자층, 즉 무전해 동도금층의 두께를 얇게 유지하는 것을 특징으로 한다. 이렇게 함으로써, 소프트 에칭 시에 식각 제거해야 할 종자층의 두께가 얇으므로, 식각 용액 과다 노출로 인하여 동박 회로의 피치가 손상되고, 패턴 단면이 사다리꼴 형상으로 변하는 것을 방지하게 된다.

또한, 본 발명은 전해도금의 전기 공급을 위한 접점으로써, 기판 패널 외곽둘레뿐 아니라, 패널을 구성하는 각각의 스트립(제품영역) 주변 둘레에도 동박을 형성함으로써, 패널의 외곽뿐 아니라 중앙에도 전기 전원을 공급할 수 있다. 그 결과, 스트립 영역(제품영역)의 에폭시 수지층 위에 0.05 ~ 0.15 ㎛ 수준으로 얇게 무전해 동도금층을 형성하더라도, 전해도금 과정에서 무전해 동도금층이 녹아내려 증발되는 종래기술의 문제점을 해결하게 된다.

본 발명은 에폭시 수지층 위에 무전해 동도금층을 형성하되 0.05 ~ 0.15 ㎛ 수준으로 매우 얇게 형성함으로써, 전기동도금 형성 후 소프트 에칭 단계에서, 회로 패턴의 폭과 간격이 훼손되는 것을 방지할 수 있게 된다. 그 결과, 본 발명은 수 마이크로미터 수준의 미세 피치 동박 회로를 형성한 인쇄회로기판 제조를 가능하게 한다.

도1a 내지 도1e는 종래기술에 따른 인쇄회로기판 제조공법을 나타낸 도면.
도2는 본 발명에 따른 인쇄회로기판 제조방법의 공정순서를 나타낸 도면.
도3a 내지 도3c는 종래기술에 따른 인쇄회로기판 제조방법을 설명하기 위해 공정순서에 따라 기판 패널을 위에서 본 평면도.
도4a 내지 도4c는 본 발명에 따른 인쇄회로기판 제조방법을 설명하기 위해서 공정순서에 따라 기판 패널을 위에서 본 평면도.
도5a 내지 도5g는 종래기술에 따른 인쇄회로기판 제조방법을 설명하기 위해 공정순서에 따라 기판 패널을 옆에서 잘라서 본 단면도.
도6a 내지 도6g는 본 발명에 따른 인쇄회로기판 제조방법을 설명하기 위해서 공정순서에 따라 기판 패널을 옆에서 잘라서 본 단면도.

본 발명은 인쇄회로기판의 회로를 형성하는 방법에 있어서, (a) 절연층 위에 동박이 형성된 기판 패널의 표면 동박을 식각하되, 어레이 형태로 반복 배치된 제품 부위(스트립 영역) 주변 둘레와 패널 기판 외곽 둘레의 동박을 잔류하도록 함으로써 메쉬 형상의 동박을 형성하는 단계; (b) 기판 전면에 무전해 동도금을 수행하는 단계; (c) 상기 무전해 동도금 위에 도금 레지스트 패턴을 형성하는 단계; (d) 상기 단계 (a)의 동박을 전기공급을 위한 접점으로 하여, 표면이 노출된 무전해 동도금 위에 전해 도금을 형성하는 단계; (e) 상기 도금 레지스트를 박리 제거하는 단계; 및 (f) 표면이 노출된 무전해 동도금을 소프트 에칭하여 제거하여 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 회로 형성방법을 제공한다.

이하에서는 첨부 도면 도2 내지 도6을 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다.

도2는 본 발명에 따른 인쇄회로기판 제조방법의 공정 순서를 나타낸 도면이다. 절연층 위에 동박이 적층된 동박적층판(CCL; copper ladded laminate) 원자재 또는 적층완료기판으로부터 시작된다. 여기서, 절연층은 프리프레그(PREPREG) 또는 레진(resin)이 사용될 수 있으며, 통상적으로 동박의 두께는 1 ~ 20 ㎛ 정도가 된다.

통상적으로 기판 패널에는 가로 및 세로의 어레이 형태로 복수 개의 스트립이 반복되는 형태로 프로세스가 진행되며, 각각의 스트립은 제품의 크기에 따라 다르지만, 예를 들어 250 mm x 80 mm 크기 정도가 된다. 따라서, 기판 패널은 복수 개의 스트립이 어레이 형태로 반복 배치되며, 스트립은 각각의 인쇄회로기판 제품으로 대응되는 것이다.

본 발명은 동박적층판 또는 적층완료기판에 대해, 1 ~ 20 ㎛ 정도 두께의 표면 동박을 제거하되, 기판의 외곽 주변 경계뿐 아니라 중앙부에도 동박을 남겨 두고, 회로가 형성될 부위(스트립 영역)에 대해서만 동박을 제거하는 것을 특징으로 한다. 본 발명은 후속할 전해도금의 전기공급을 위한 접점으로써, 기판 패널 외곽둘레뿐 아니라, 패널을 구성하는 각각의 스트립(제품영역) 주변 둘레에도 전원공급 접점용 동박을 형성함으로써, 패널의 외곽뿐 아니라 중앙에도 전기 전원을 원활히 공급하는 것을 특징으로 한다.

도3 및 도5는 동박적층판의 표면 동박을 완전히 제거하거나, 패널의 외곽에만 동박을 남겨 두는 종래기술을 나타낸 도면이고, 도4 및 도6은 동박적층판의 표면 동박을 제거함에 있어서 제품영역에 해당하는 중앙의 스트립 각각의 주변에 대해서도 동박을 남겨 두는 본 발명에 따른 공법을 나타낸 도면이다.

도3a 및 도3b를 참조하면, 워크 패널 전체의 동박(200)을 완전히 제거하여 절연층(210) 표면을 노출하거나(도3b의 (a) 참조), 외곽의 둘레에만 동박(220)을 남긴 도면(도3b의 (b) 참조)을 도시하고 있다. 이어서, 도3c는 중앙의 제품영역에 무전해 동도금(230)을 실시한 표면을 나타낸 도면이다.

그런데, 도3c의 단계에서 제품영역(스트립 영역)에 올린 무전해 동도금의 두께가 충분히 두꺼운 경우(예를 들어 0.2 ~ 3 ㎛ 정도 이상인 경우)에는, 후속 전기도금 과정에서 워크 패널의 외곽 둘레의 동박만을 전원공급의 접점으로 하여 전류를 흘려주어도 문제가 없으나, 만일 무전해 동도금의 두께를 0.1 ㎛ 이하로 얇게 하고 전원공급을 워크 패널 외곽 둘레에서만 할 경우, 전원 공급이 충분하지 못해서 스트립 영역에 도포된 무전해 동도금층이 녹아서 증발되는 문제가 발생한다.

이러한 문제점을 해결하기 위하여, 본 발명은 동박을 제거하되 기판 외곽뿐 아니라, 제품 회로가 형성될 스트립 부위(210')의 주변 둘레에도 동박을 남김으로써 동박을 메쉬 형태로 구성하는 것을 특징으로 한다. 그 결과, 도4b에 도시된 바와 같이, 어레이(array) 형태로 반복 배치된 스트립 부위, 즉 제품영역의 동박만을 식각 제거함으로써 기판 외곽과 중앙에 동박이 잔류하는 메쉬(mesh) 형상의 동박 리드선이 형성된다.

도4a 내지 도4c는 본 발명에 따라, 무전해 동도금 전 단계에 동박을 제거하는 방법을 나타낸 도면이다. 이렇게 하면, 전기공급을 위한 도금접점 부위가 기판 전체에 걸쳐 골고루 퍼져 분포하게 되므로, 도4c의 무전해 동도금 공정과정에서 비교적 얇게, 예를 들어 0.05 ~ 0.15 ㎛ 수준으로 얇게 종자층을 형성하더라도 전해도금 과정에서 아무러한 문제없이 기판 표면 전체에 걸쳐 균일하게 도금을 형성할 수 있다.

다시, 도2를 참조하여 본 발명의 공정 순서를 설명하면 다음과 같다. 본 발명에 따라 동박을 박리 제거하고 나면, 노출된 절연층의 표면에 조도(surface roughness)가 생기도록 처리하고(단계 S300), 무전해 동도금을 실시한다(단계 S310). 본 발명의 양호한 실시예로서, 무전해 동도금의 두께는 0.05 ~ 0.15 ㎛으로 하는 것이 바람직하다. 이어서, 도금 레지스트를 무전해 동도금층 위에 형성하고(단계 S320), 회로형성을 위한 전해 동도금을 실시한다(단계 S330). 이어서, 도금 레지스트를 박리 제거하고(단계 S340) 무전해 동도금을 제거함으로써(단계 S350) 미세 피치의 회로 형성이 완료된다.

도5a 내지 도5g는 종래기술에 따른 인쇄회로기판 제조방법을 설명하기 위해 공정순서에 따라 기판 패널을 옆에서 잘라서 본 단면도이다. 도5a 내지 도5g에 도시한 종래기술은, 종래기술의 한계로 인하여 무전해 동도금(111)층의 두께를 적어도 0.2 ~ 3 ㎛ 이상으로 확보한 경우를 도시하고 있으며, 그 결과 도5g의 소프트 에칭 단계에서 동박 패턴의 폭과 간격이 손상되는 것을 보여주고 있다.

도6a 내지 도6g는 본 발명에 따른 인쇄회로기판 제조방법을 설명하기 위해 공정순서에 따라 기판 패널을 옆에서 잘라서 본 단면도이다. 도6a 내지 도6g에 도시한 본 발명에 따른 기술은, 본 발명 특유의 전기 인입선 구조로 인하여 무전해 동도금(111)의 두께를 0.05 ~ 0.15 ㎛ 수준으로 얇게 확보할 수 있어, 도6g의 소프트 에칭 단계에서 소프트 에칭량이 상대적으로 적어서, 동박 패턴의 폭과 간격이 전혀 손상되지 않는 것을 보여주고 있다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명은 전기동도금의 전기 인입선 역할로서 제공되었던 동박을 제거하고, 또는 무전해 동도금층을 형성하되 0.05 ~ 0.15 ㎛ 수준으로 매우 얇게 형성하므로, 전기동도금 형성 후 소프트 에칭 단계에서, 회로 패턴의 폭과 간격이 훼손되는 것을 방지할 수 있게 된다. 그 결과, 본 발명은 수 마이크로미터 수준의 미세 피치 동박회로를 형성한 인쇄회로기판 제조를 가능하게 한다.

100a, 210 : 절연층
100b, 200, 220 : 동박
120 : 드라이 필름
130 : 동박
111, 230 : 무전해 동도금

Claims (2)

1. 복수개의 스트립이 어레이 형태로 반복적으로 배열된 인쇄회로기판 패널을 가공하여 인쇄회로를 형성하는 방법에 있어서,
   (a) 절연층 위에 동박이 형성된 기판 패널의 표면 동박을 식각하되, 어레이 형태로 반복 배치된 각각의 스트립 주변 둘레와 패널 외곽 둘레의 동박을 잔류하도록 함으로써 메쉬 형상의 동박을 형성하는 단계;
   (b) 기판 전면에 0.05 ~ 0.15 ㎛ 범위의 두께를 갖는 무전해 동도금을 형성하는 단계;
   (c) 상기 무전해 동도금 위에 도금 레지스트 패턴을 형성하는 단계;
   (d) 각각의 스트립 외곽 동박과 패널 외곽 동박에 전기공급을 위한 접점을 복수개 구성하고 상기 복수개의 접점에 전원을 다중으로 공급함으로써, 표면이 노출된 무전해 동도금 위에 전해 도금을 형성하는 단계;
   (e) 상기 도금 레지스트를 박리 제거하는 단계; 및
   (f) 도금 레지스트의 제거로 표면이 노출된 무전해 동도금을 소프트 에칭하여 제거하여 회로 패턴을 형성하는 단계
   를 포함하는 인쇄회로기판의 회로 형성방법.
2. 삭제

Images