CN114501829A - 线路板及其制备方法 - Google Patents
线路板及其制备方法 Download PDFInfo
- Publication number
- CN114501829A CN114501829A CN202011166220.3A CN202011166220A CN114501829A CN 114501829 A CN114501829 A CN 114501829A CN 202011166220 A CN202011166220 A CN 202011166220A CN 114501829 A CN114501829 A CN 114501829A
- Authority
- CN
- China
- Prior art keywords
- conductive
- thickness
- copper
- electroplating
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims abstract description 138
- 239000010949 copper Substances 0.000 claims abstract description 138
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 134
- 238000007747 plating Methods 0.000 claims abstract description 114
- 238000009713 electroplating Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000047 product Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 239000011295 pitch Substances 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明实施例提供一种线路板及其制备方法。该制备方法包括：提供一表面具有导电层的基材；图案化所述导电层，以形成间隔且绝缘设置的第一导电部和第二导电部及间隔且绝缘设置的第一电镀垫和第二电镀垫；于所述第一导电部和所述第二导电部上形成图案化的干膜；通过一导电引线进行电镀，形成第一厚度的第一镀铜层和第二厚度的第二镀铜层，所述第一厚度大于所述第二厚度；去除所述图案化的干膜；以及快速蚀刻，得到间隔设置的多条第一导线以及间隔设置的多条第二导线。
Description
技术领域
本发明涉及线路板技术领域，尤其涉及一种线路板及其制备方法。
背景技术
为了功能的集成和一体化，多层的柔性线路板被运用在众多的消费电子产品中，但随着产品薄型化及小型化高密度封装趋势，设计通常会降低层数，增加走线密度，同时为了确保信号完整性以及功耗效率问题，线路的铜厚往往会有不同要求。所以一种高精度细线路的阶梯铜制作方法开发具有必要性。
目前，阶梯铜的制备在厚铜线路区域为两次线路成型，即，对底铜层经一次压膜、曝光、显影及蚀刻后，再次镀铜，然后再经一次压膜、曝光、显影及蚀刻，得到最终的线路图形。然而，由于设备的对位及材料涨缩影响，造成最终线路形貌的影响。同时，受对位公差的影响，两次线路成型的方案，要求增厚的线路，其线宽需求一般大于200微米。因此，两次线路成型的方案不适用于小尺寸封装和高密度细线路设计。另外，干膜遮蔽进行蚀刻的方案中，当铜层较厚时，还存在蚀刻不良的现象。
发明内容
本发明一方面提供一种线路板的制备方法，包括以下步骤：
提供一表面具有导电层的基材，所述基材定义有产品区和非产品区，所述产品区定义有相邻的第一线路区以及第二线路区；
图案化所述导电层，以在所述第一线路区和所述第二线路区形成间隔且绝缘设置的第一导电部和第二导电部，所述非产品区形成间隔且绝缘设置的第一电镀垫和第二电镀垫；
于所述第一导电部和所述第二导电部上形成图案化的干膜；
通过一导电引线进行电镀，其中，所述第一导电部通过所述第一电镀垫与所述导电引线形成通路，而所述第二导电部及所述第二电镀垫均未与所述导电引线形成通路；在电镀的第一阶段，电镀铜沿所述第一电镀垫未被所述基材覆盖的表面及所述第一导电部未被所述图案化的干膜覆盖的表面生长；在电镀的第二阶段，所述第二电镀垫通过第一阶段形成的所述电镀铜与所述第一电镀垫接触，进而与所述导电引线形成通路，电镀铜同时沿所述第一电镀垫未被所述基材覆盖的表面、所述第一导电部未被所述图案化的干膜覆盖的表面、所述第二电镀垫未被所述基材覆盖的表面及所述第二导电部未被所述图案化的干膜覆盖的表面生长，以在所述第一线路区形成第一厚度的第一镀铜层，在所述第二线路区形成第二厚度的第二镀铜层，所述第一厚度大于所述第二厚度；
去除所述图案化的干膜；以及
快速蚀刻，以去除所述第一导电部未被所述第一镀铜层覆盖的部分以及所述第二导电部未被所述第二镀铜层覆盖的部分，进而在所述第一线路区得到间隔设置的多条第一导线，在所述第二线路区得到间隔设置的多条第二导线。
该线路板的制备方法，其第一导线和第二导线为加成法形成，与两次蚀刻线路成型的方法相比，避免了多次蚀刻过程中，由于设备的对位及材料的涨缩，对线路形貌的影响。同时，由于第一导线中的第一镀铜层和第二镀铜层通过电镀形成，其可适用于厚线路细间距的制作，避免了干膜遮蔽蚀刻的方案中，当铜层较厚时，存在的蚀刻不良的现象。
本发明另一方面还提供一种线路板，其包括：
基材，所述基材定义有相邻的第一线路区以及第二线路区；
多条第一导线，间隔设置于所述第一线路区；以及
多条第二导线，间隔设置于所述第二线路区；
其中，每一所述第一导线包括第一导电部以及位于所述第一导电部远离所述基材的表面上的第一镀铜层，每一所述第二导线包括第二导电部以及位于所述第二导电部远离所述基材的表面上的第二镀铜层，所述第一镀铜层具有第一厚度，所述第二镀铜层具有第二厚度，所述第一厚度大于所述第二厚度。
该线路板，其第一导线中的第一镀铜层和第二镀铜层通过电镀形成，使得厚线路细间距的制作成为可能，可以实现线路的增厚和间距的缩小。
附图说明
图1为本发明一实施例提供的线路板的制备方法的流程示意图。
图2为图1中步骤S1之提供一表面具有导电层的基材的示意图。
图3为图1中步骤S2之图案化所述导电层中，压膜的示意图。
图4为图1中步骤S2之图案化所述导电层中，曝光的示意图。
图5为图1中步骤S2之图案化所述导电层中，显影的示意图。
图6为图1中步骤S2之图案化所述导电层中，蚀刻的示意图。
图7为图1中步骤S2之图案化所述导电层中，剥膜的示意图。
图8为导电层经图案化后在基材上的投影示意图。
图9为图1中步骤S3之于所述第一导电部和所述第二导电部上形成图案化的干膜中，压膜的示意图。
图10为图1中步骤S3之于所述第一导电部和所述第二导电部上形成图案化的干膜中，曝光的示意图。
图11为图1中步骤S3之于所述第一导电部和所述第二导电部上形成图案化的干膜中，显影的示意图。
图12为图1中步骤S4之通过导电引线进行电镀中，电镀铜的厚度与电镀时间的关系示意图。
图13为图12中，t1时刻，第一电镀垫和第二电镀垫的示意图。
图14为图12中，t1时刻，第一导电部和第二导电部的示意图。
图15为图12中，t2时刻，第一电镀垫、第二电镀垫及电镀铜的示意图。
图16为图12中，t2时刻，第一导电部、第二导电部及电镀铜的示意图。
图17为图12中，t3时刻，第一电镀垫、第二电镀垫及电镀铜的示意图。
图18为图12中，t3时刻，第一导电部、第二导电部及电镀铜的示意图。
图19为镀铜厚度、镀铜宽度与酸铜比的关系示意图。
图20为图1中步骤S5之去除所述图案化的干膜的示意图。
图21为图1中步骤S6之快速蚀刻后的示意图。
主要元件符号说明
线路板 100
基材 10
产品区 101
第一线路区 11
第二线路区 12
非产品区 102
导电层 20
第一导电部 22
第二导电部 24
第一电镀垫 26
第二电镀垫 28
导电引线 21
干膜 30
图案化的干膜 32
电镀铜 40
第一镀铜层 42
第二镀铜层 44
第一导线 52
第二导线 54
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。
图1为本发明一实施例提供的线路板的制备方法的流程示意图。如图1所示，该线路板的制备方法包括以下步骤。
步骤S1：提供一表面具有导电层的基材；
步骤S2：图案化所述导电层，形成第一导电部、第二导电部、第一电镀垫和第二电镀垫；
步骤S3：于所述第一导电部和所述第二导电部上形成图案化的干膜；
步骤S4：通过导电引线进行电镀；
步骤S5：去除所述图案化的干膜；
步骤S6：快速蚀刻。
以下结合附图具体说明该线路板的制备方法。
步骤S1：提供一表面具有导电层的基材。
如图2所示，在步骤S1中，提供基材10，基材10定义有产品区101，基材10的一表面具有导电层20。所述产品区101定义有相邻的第一线路区11以及第二线路区12。第一线路区11用于形成电镀铜40较厚的第一导线52，第二线路区12用于形成电镀铜40较薄的第二导线54。即，第一线路区11为厚铜设计，第二线路区12为薄铜设计。
于一实施例中，导电层20布满整个产品区101，于其他实施例中，不限于此。
于一实施例中，基材10的材质为聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺、液晶聚合物及聚酰胺树脂中的任意一种。
于一实施例中，导电层20的材质为溅射铜、载体铜或其他薄铜中的任意一种。于其他实施例中，导电层20为种子层，其材质为镍铬合金、镍铜合金、纯铜或纯镍等可以与后续步骤中的电镀铜40形成良好附着力的过渡金属或金属合金。种子层可通过化学镀或溅镀形成。
于一实施例中，所述导电层20的厚度为2微米到4微米，可以理解，不限于此。
步骤S2：图案化所述导电层，形成第一导电部、第二导电部、第一电镀垫和第二电镀垫。
于一实施例中，图案化导电层20的步骤包括于所述导电层20上依次压膜、曝光、显影、蚀刻及剥膜。
如图3所示，于导电层20远离基材10的表面上压干膜30。
如图4所示，对所述干膜30进行曝光。
如图5所示，显影步骤后，得到图案化的干膜32。
如图6所示，蚀刻步骤中，导电层20未被所述图案化的干膜32覆盖的部分被移除，使得所述第一线路区11和所述第二线路区12形成间隔且绝缘设置的第一导电部22和第二导电部24。
如图7所示，移除图案化的干膜32。
如图8所示，基材10还定义有非产品区102(示出在图8中)。后续步骤中，非产品区102不会保留在产品中，而会被去除。导电层20经图案化中，还在非产品区102形成间隔且绝缘设置的第一电镀垫26和第二电镀垫28。其中，第一电镀垫26和所述第一导电部22以及一导电引线21电性连接。所述第二电镀垫28与所述第二导电部24电性连接但不与所述导电引线21电性连接。
于一实施例中，第一电镀垫26和第二电镀垫28之间的距离小于第一导电部22和第二导电部24的距离，以使得在后续电镀过程中，当第一电镀垫26和第二电镀垫28之间通过电镀铜40接触并电性连接后，第一导电部22及覆盖第一导电部22的电镀铜40和第二导电部24之间仍然为间隔且绝缘的。
步骤S3：于所述第一导电部和所述第二导电部上形成图案化的干膜。
于一实施例中，步骤S3中形成图案化的干膜32的步骤包括于所述第一导电部22和所述第二导电部24依次压膜、曝光、显影。
如图9所示，于第一导电部22和第二导电部24远离基材10的表面上压干膜30。
如图10所示，对所述干膜30进行曝光。
如图11所示，显影步骤后，得到图案化的干膜32。部分图案化的干膜32位于第一导电部22上，部分图案化的干膜32位于第二导电部24上，第一导电部22和第二导电部24之间的干膜30被去除。其中，第一导电部22的未被所述图案化的干膜32覆盖的部分用于后续电镀形成第一镀铜层42，第二导电部24的未被所述图案化的干膜32覆盖的部分用于后续电镀形成第二镀铜层44。
需要说明的是，步骤S3中，非产品区102的第一电镀垫26和第二电镀垫28上无需形成图案化的干膜32。
步骤S4：通过导电引线进行电镀。
图12为电镀铜40的厚度与电镀时间的关系示意图。其中，L1表示第一镀铜层42的厚度和电镀时间的关系，L2表示第二镀铜层44的厚度和电镀时间的关系。
在引线电镀起始时刻t1，如图8、图13和图14所示，第一电镀垫26和第二电镀垫28间隔且绝缘，第一导电部22和第二导电部24间隔且绝缘，所述第一导电部22通过所述第一电镀垫26与所述导电引线21形成通路，而所述第二导电部24及所述第二电镀垫28均未与所述导电引线21形成通路。因此，随着电镀时间增加，电镀铜40沿所述第一电镀垫26未被所述基材10覆盖的表面及所述第一导电部22未被所述图案化的干膜32覆盖的表面生长，而不会在所述第二电镀垫28及所述第二导电部24上生长。
如图15所示，由于第一电镀垫26上方无图案化的干膜32覆盖，电镀铜40沿基材10的厚度方向和垂直于基材10的厚度方向上生长，且逐渐向第二电镀垫28的方向生长。当电镀时间到达t2时刻，第二电镀垫28通过电镀铜40与所述第一电镀垫26接触，进而与所述导电引线21形成通路。如图16所示，在电镀时刻t2，第一导电部22的未被所述图案化的干膜32覆盖的表面形成有电镀铜40，而第二导电部24上未生长有电镀铜40，且虽然第一导电部22的侧面形成有电镀铜40，但是第一导电部22和第二导电部24仍为间隔且绝缘的。另，由于第一导电部22上覆盖有图案化的干膜32，因此电镀铜40在第一导电部22上方沿基材10的厚度方向生长。
如图12所示，在t2时刻以后，随着电镀时间增加，由于第一导电部22通过第一电镀垫26与导电引线21形成通路，电镀铜40仍沿所述第一电镀垫26未被所述基材10覆盖的表面、所述第一导电部22未被所述图案化的干膜32覆盖的表面生长。另外，在t2时刻以后，随着电镀时间增加，第二电镀垫28通过电镀铜40与第一电镀垫26电性连接(桥接)，电流开始导入第二线路区12，第二导电部24、第二电镀垫28与导电引线21形成通路。因此，在t2时刻以后，随着电镀时间增加，电镀铜40还沿所述第二电镀垫28未被所述基材10覆盖的表面及所述第二导电部24未被所述图案化的干膜32覆盖的表面生长。
如图12所示，当到达t3时刻，完成电镀。其中，在电镀的第一阶段(自t1时刻至t2时刻)，第一导电部22上生长电镀铜40，而第二导电部24上未生长电镀铜40。电镀的第二阶段(自t2时刻至t3时刻)，第一导电部22上仍继续生长电镀铜40，同时第二导电部24上也开始生长电镀铜40。即，第一阶段及第二阶段，第一导电部22上均在生长电镀铜40，而第二阶段，第二导电部24上才开始生长电镀铜40。因此，完成电镀后，第一线路区11和第二线路区12的电镀铜40形成厚度差。
如图17所示，当到达t3时刻，第一电镀垫26、第二电镀垫28均被电镀铜40包裹，但位于第一电镀垫26上方的电镀铜40较厚，而位于第二电镀垫28上方的电镀铜40厚度较薄。
如图18所示，当到达t3时刻，第一导电部22的未被所述图案化的干膜32覆盖的表面、第二导电部24的未被所述图案化的干膜32覆盖的表面均生长有电镀铜40。其中，在第一导电部22上方的电镀铜40较厚，而位于第二导电部24上方的电镀铜40较薄。定义电镀完成后，在所述第一线路区11的第一导电部22上形成的电镀铜40为第一镀铜层42，在所述第二线路区12的第二导电部24上形成的电镀铜40为第二镀铜层44。定义第一镀铜层42的厚度为第一厚度，第二镀铜层44的厚度为第二厚度。如图18所示，第一厚度大于第二厚度。
于一实施例中，通过调整电镀药水的酸铜比(硫酸铜和硫酸的摩尔浓度的比例)控制电镀铜40沿所述基材10的厚度方向上的生长速度与所述电镀铜40沿垂直于所述基材10的厚度方向上的生长速度的比值。如图19所示，酸铜比越大，越有利于电镀铜40厚度的增加，酸铜比越小，越有利于电镀铜40宽度的增加。即，通过调整硫酸铜和硫酸的比例，可以控制电镀铜40在基材10厚度方向和垂直于基材10厚度方向上的生长的速度比例。
请继续参阅图19，当酸铜比例一定的情况下，电镀铜40的镀铜宽度和电镀铜40的镀铜厚度呈线性关系。定义所述第一电镀垫26和所述第二电镀垫28之间的距离为d(标注在图17中)，定义所述第一镀铜层42的厚度与所述第二镀铜层44的厚度之差(或者说，最终得到的第一导线52和第二导电线的厚度之差)为a(标注在图18中)，定义电镀铜40沿所述基材10的厚度方向上的生长速度与所述电镀铜40沿垂直于所述基材10的厚度方向上的生长速度的比值(或者说，电镀铜40的宽度和厚度的比值)为b，则d＝a/b。即，第一导线52和第二导线54的厚度之差、第一导电部22和第二导电部24之间的距离以及电镀铜40的水平生长速度和垂直生长速度的比值这三者之间为相互影响的，可以通过调整第一电镀垫26和第二电镀垫28之间的距离以及电镀铜40的水平生长速度和垂直生长速度的比值来实现第一导线52和第二导线54之间具有特定的厚度之差。
例如，于一实施例中，第一导线52的厚度为60微米，第二导线54的厚度为20微米，则第一电镀垫26和第二电镀垫28的距离d＝(60-20)/b＝40/b。其中，根据图19所示，b可以通过酸铜比进行调整，当酸铜比一定，b为定值。因此，第一电镀垫26和第二电镀垫28的距离d可以根据第一导线52和第二导线54的厚度差异进行计算。
步骤S5：去除所述图案化的干膜。
如图20所示，去除所述图案化的干膜32后，第一导电部22和第二导电部24为间隔且绝缘的。另，第一镀铜层42的宽度、第二镀铜层44的宽度取决于干膜30的解析能力。第一镀铜层42的厚度、第二镀铜层44的厚度取决于电镀的时间。
步骤S6：快速蚀刻。
如图21所示，经快速蚀刻后，第一导电部22未被所述第一镀铜层42覆盖的部分被去除，第二导电部24未被所述第二镀铜层44覆盖的部分被去除，使得在所述第一线路区11得到间隔设置的多条第一导线52，在所述第二线路区12得到间隔设置的多条第二导线54。每一第一导线52包括第一导电部22以及位于该第一导电部22远离所述基材10的表面上的第一镀铜层42。每一所述第二导线54包括第二导电部24以及位于所述第二导电部24远离所述基材10的表面上的第二镀铜层44。其中，由于第一导电部22和第二导电部24厚度相当，因此，第一镀铜层42的厚度与第二镀铜层44的厚度之差，即为第一导线52和第二导线54的厚度之差。如此，在第一线路区11得到镀铜层较厚的第一导线52，在第二线路区12得到镀铜层较薄的第二导线54。
于一实施例中，步骤S6之后，还包括沿所述产品区101和所述非产品区102进行切割，以去除所述非产品区102及导电引线21，得到线路板100。即在最终产品中，基材10的非产品区102及第一电镀垫26、第二电镀垫28、导电引线21等均会被移除。另，该切割的步骤，可以为激光切割、模具冲型或其他方式，不限于此。
该线路板100的制备方法中，第一导线52和第二导线54为加成法形成，与两次蚀刻线路成型的方法相比，避免了多次蚀刻过程中，由于设备的对位及材料的涨缩，对线路形貌的影响。同时，由于第一导线52中的第一镀铜层42和第二镀铜层44通过电镀形成，其可适用于厚线路细间距的制作，避免了干膜30遮蔽蚀刻的方案中，当铜层较厚时，存在的蚀刻不良的现象。另外，第一导线52的厚度和第二导线54的厚度比例，可以通过调整电镀时间控制第一镀铜层42的厚度和第二镀铜层44的厚度比例实现。如此，使得更厚更细间距的线路制作成为可能，可以实现线路的增厚和间距的缩小。于一实施例中，相邻的两条所述第一导线52的距离、相邻的两条所述第二导线54的距离、每一所述第一导线52的宽度及每一所述第二导线54的宽度均小于20微米。即，实现了细线宽细间距的线路的制备。
于另一实施例中，第一导线52的厚度为60微米，相邻的两条所述第一导线52的距离均小于20微米。即，第一导线52的厚度为相邻第一导线52之间的间距的三倍多。如此，实现了更厚更细间距的线路的制备。
本发明一实施例还提供通过上述的方法制备获得的线路板100。如图21所示，线路板100包括基材10、多条第一导线52以及多条第二导线54。其中，基材10定义有相邻的第一线路区11以及第二线路区12基材10定义有相邻的第一线路区11以及第二线路区12。多条第一导线52间隔设置于所述第一线路区11。多条第二导线54间隔设置于所述第二线路区12。每一所述第一导线52包括第一导电部22以及位于所述第一导电部22远离所述基材10的表面上的第一镀铜层42，每一所述第二导线54包括第二导电部24以及位于所述第二导电部24远离所述基材10的表面上的第二镀铜层44，所述第一镀铜层42具有第一厚度，所述第二镀铜层44具有第二厚度，所述第一厚度大于所述第二厚度。
于一实施例中，相邻的两条所述第一导线52的距离、相邻的两条所述第二导线54的距离、每一所述第一导线52的宽度及每一所述第二导线54的宽度均小于20微米。
于一实施例中，所述第一导电部22的厚度范围、所述第二导电部24的厚度范围均为2微米到4微米。
该线路板100，其第一导线52中的第一镀铜层42和第二镀铜层44采用加成法通过电镀形成，使得厚线路细间距的制作成为可能，可以实现线路的增厚和间距的缩小。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种线路板的制备方法，包括以下步骤：
提供一表面具有导电层的基材，所述基材定义有产品区和非产品区，所述产品区定义有相邻的第一线路区以及第二线路区；
图案化所述导电层，以在所述第一线路区和所述第二线路区形成间隔且绝缘设置的第一导电部和第二导电部，所述非产品区形成间隔且绝缘设置的第一电镀垫和第二电镀垫；
于所述第一导电部和所述第二导电部上形成图案化的干膜；
通过一导电引线进行电镀，其中，所述第一导电部通过所述第一电镀垫与所述导电引线形成通路，而所述第二导电部及所述第二电镀垫均未与所述导电引线形成通路；在电镀的第一阶段，电镀铜沿所述第一电镀垫未被所述基材覆盖的表面及所述第一导电部未被所述图案化的干膜覆盖的表面生长；在电镀的第二阶段，所述第二电镀垫通过第一阶段形成的所述电镀铜与所述第一电镀垫接触，进而与所述导电引线形成通路，电镀铜同时沿所述第一电镀垫未被所述基材覆盖的表面、所述第一导电部未被所述图案化的干膜覆盖的表面、所述第二电镀垫未被所述基材覆盖的表面及所述第二导电部未被所述图案化的干膜覆盖的表面生长，以在所述第一线路区形成第一厚度的第一镀铜层，在所述第二线路区形成第二厚度的第二镀铜层，所述第一厚度大于所述第二厚度；
去除所述图案化的干膜；以及
快速蚀刻，以去除所述第一导电部未被所述第一镀铜层覆盖的部分以及所述第二导电部未被所述第二镀铜层覆盖的部分，进而在所述第一线路区得到间隔设置的多条第一导线，在所述第二线路区得到间隔设置的多条第二导线。
2.如权利要求1所述的线路板的制备方法，其特征在于，通过调整电镀药水的酸铜比控制电镀铜沿所述基材的厚度方向上的生长速度与所述电镀铜沿垂直于所述基材的厚度方向上的生长速度的比值。
3.如权利要求1所述的线路板的制备方法，其特征在于，定义所述第一导电部和所述第二导电部之间的距离为d，定义所述第一厚度与所述第二厚度的差为a，定义电镀铜沿所述基材的厚度方向上的生长速度与所述电镀铜沿垂直于所述基材的厚度方向上的生长速度的比值为b，则d＝a/b。
4.如权利要求1所述的线路板的制备方法，其特征在于，图案化所述导电层的步骤包括于所述导电层上依次压膜、曝光、显影、蚀刻及剥膜。
5.如权利要求1所述的线路板的制备方法，其特征在于，相邻的两条所述第一导线的距离、相邻的两条所述第二导线的距离、每一所述第一导线的宽度及每一所述第二导线的宽度均小于20微米。
6.如权利要求1所述的线路板的制备方法，其特征在于，所述第一电镀垫和所述第二电镀垫之间的距离小于所述第一导电部和所述第二导电部之间的距离。
7.如权利要求1所述的线路板的制备方法，其特征在于，还包括沿所述产品区和所述非产品区进行切割。
8.一种线路板，其特征在于，包括：
基材，所述基材定义有相邻的第一线路区以及第二线路区；
多条第一导线，间隔设置于所述第一线路区；以及
多条第二导线，间隔设置于所述第二线路区；
其中，每一所述第一导线包括第一导电部以及位于所述第一导电部远离所述基材的表面上的第一镀铜层，每一所述第二导线包括第二导电部以及位于所述第二导电部远离所述基材的表面上的第二镀铜层，所述第一镀铜层具有第一厚度，所述第二镀铜层具有第二厚度，所述第一厚度大于所述第二厚度。
9.如权利要求8所述的线路板，其特征在于，相邻的两条所述第一导线的距离、相邻的两条所述第二导线的距离、每一所述第一导线的宽度及每一所述第二导线的宽度均小于20微米。
10.如权利要求8所述的线路板，其特征在于，所述第一导电部的厚度范围、所述第二导电部的厚度范围均为2微米到4微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166220.3A CN114501829B (zh) | 2020-10-27 | 2020-10-27 | 线路板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166220.3A CN114501829B (zh) | 2020-10-27 | 2020-10-27 | 线路板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114501829A true CN114501829A (zh) | 2022-05-13 |
| CN114501829B CN114501829B (zh) | 2024-05-31 |
Family
ID=81470526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011166220.3A Active CN114501829B (zh) | 2020-10-27 | 2020-10-27 | 线路板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114501829B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1065372A (zh) * | 1991-03-26 | 1992-10-14 | 古河电气工业株式会社 | 带焊料涂层的印刷电路板及其制造方法 |
| KR20030003105A (ko) * | 2001-06-29 | 2003-01-09 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 고밀도 인쇄회로기판의 생산방법 |
| US20030006489A1 (en) * | 2001-07-06 | 2003-01-09 | Kenzo Fujii | Flexible wiring substrate interposed between semiconductor element and circuit substrate |
| JP2005064074A (ja) * | 2003-08-20 | 2005-03-10 | Three M Innovative Properties Co | フレキシブルプリント回路テープの製造方法及びテープ |
| KR20060035162A (ko) * | 2004-10-21 | 2006-04-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101241291B1 (ko) * | 2011-10-17 | 2013-03-15 | 대덕전자 주식회사 | 미세 피치 인쇄회로기판 제조방법 |
| CN108668454A (zh) * | 2018-05-22 | 2018-10-16 | 盐城维信电子有限公司 | 一种厚铜柔性线路板的制作方法及其产品 |
| KR101935248B1 (ko) * | 2018-04-04 | 2019-01-04 | 김규형 | Pas 근접 센서 및 장애물 감지 센서용 다층 인쇄회로기판의 제조 방법 |
| CN111263527A (zh) * | 2020-01-21 | 2020-06-09 | 柏承科技(昆山)股份有限公司 | 高密度印刷电路板制造方法 |
-
2020
- 2020-10-27 CN CN202011166220.3A patent/CN114501829B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1065372A (zh) * | 1991-03-26 | 1992-10-14 | 古河电气工业株式会社 | 带焊料涂层的印刷电路板及其制造方法 |
| KR20030003105A (ko) * | 2001-06-29 | 2003-01-09 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 고밀도 인쇄회로기판의 생산방법 |
| US20030006489A1 (en) * | 2001-07-06 | 2003-01-09 | Kenzo Fujii | Flexible wiring substrate interposed between semiconductor element and circuit substrate |
| JP2005064074A (ja) * | 2003-08-20 | 2005-03-10 | Three M Innovative Properties Co | フレキシブルプリント回路テープの製造方法及びテープ |
| KR20060035162A (ko) * | 2004-10-21 | 2006-04-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101241291B1 (ko) * | 2011-10-17 | 2013-03-15 | 대덕전자 주식회사 | 미세 피치 인쇄회로기판 제조방법 |
| KR101935248B1 (ko) * | 2018-04-04 | 2019-01-04 | 김규형 | Pas 근접 센서 및 장애물 감지 센서용 다층 인쇄회로기판의 제조 방법 |
| CN108668454A (zh) * | 2018-05-22 | 2018-10-16 | 盐城维信电子有限公司 | 一种厚铜柔性线路板的制作方法及其产品 |
| CN111263527A (zh) * | 2020-01-21 | 2020-06-09 | 柏承科技(昆山)股份有限公司 | 高密度印刷电路板制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114501829B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5118386A (en) | Printed circuit board having bumps and method of forming bumps | |
| US7271347B2 (en) | Wired circuit board | |
| US7615477B2 (en) | Method of fabricating a BGA package having decreased adhesion | |
| EP1592290A1 (en) | Wired circuit board and production method thereof | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| US6350365B1 (en) | Method of producing multilayer circuit board | |
| US5455393A (en) | Multilayered printed wiring board and method of manufacturing the same | |
| US20070077758A1 (en) | Process for producing wiring circuit board | |
| EP1509069A2 (en) | Double-sided wiring circuit board and process for producing the same | |
| US20040168314A1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| CN114501829B (zh) | 线路板及其制备方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| CN115190701A (zh) | 一种埋入式线路封装基板及其加工方法 | |
| JP2007317900A (ja) | 配線回路基板およびその製造方法 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| US6777314B2 (en) | Method of forming electrolytic contact pads including layers of copper, nickel, and gold | |
| CN114223316B (zh) | 线路板及其制备方法 | |
| US20020187334A1 (en) | Two-metal tab tape, double-sided csp tape, bga tape and method for manufacturing the same | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| US20210195734A1 (en) | Integrated circuit substrate having a recess for receiving a solder fillet | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| EP3961679A1 (en) | Surface finish structure of multi-layer substrate and method for manufacturing the same | |
| US11606862B2 (en) | Circuit board, method for manufacturing the same | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |