CN114223316B - 线路板及其制备方法 - Google Patents
线路板及其制备方法 Download PDFInfo
- Publication number
- CN114223316B CN114223316B CN202080057175.XA CN202080057175A CN114223316B CN 114223316 B CN114223316 B CN 114223316B CN 202080057175 A CN202080057175 A CN 202080057175A CN 114223316 B CN114223316 B CN 114223316B
- Authority
- CN
- China
- Prior art keywords
- copper layer
- substrate
- thickness
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 174
- 239000010949 copper Substances 0.000 claims abstract description 174
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 173
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000009713 electroplating Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000000654 additive Substances 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000000996 additive effect Effects 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- 239000003814 drug Substances 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 5
- 238000005282 brightening Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000003112 inhibitor Substances 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000008719 thickening Effects 0.000 description 4
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种线路板(100)及其制备方法。该线路板(100)包括基板(10)以及间隔设置于所述基板(10)上的多条导线(20)。每一所述导线(20)包括位于所述基板(10)的一表面上的种子层(22)、位于所述种子层(22)远离所述基板(10)的表面上的第一铜层(24)，以及电镀形成于所述基板(10)的一表面上的第二铜层(26)。所述第二铜层(26)包裹所述种子层(22)以及所述第一铜层(24)。每一所述导线(20)的厚度与任意相邻两条所述导线(20)之间的间距的比值大于1。所述第二铜层(26)沿所述基板(10)厚度方向上的厚度大于其垂直于所述基板(10)厚度方向上的厚度。
Description
技术领域
本发明涉及线路板领域，尤其涉及一种线路板及其制备方法。
背景技术
一般地，制作厚铜细间距的线路板产品通常采用加成法。然而，加成法制备过程中，线路的高度(铜层的高度)不能超过干膜的高度，超过干膜后的铜层会长成蘑菇头状，导致干膜较难去除。因此，加成法制备线路板的方法中，铜层线路的高度及线间距完全受制于干膜的厚度和干膜解析能力。
发明内容
本发明实施例提供一种线路板，其包括基板以及间隔设置于所述基板上的多条导线，每一所述导线包括：
种子层，位于所述基板的一表面上；
第一铜层，位于所述种子层远离所述基板的表面上；以及
第二铜层，电镀形成于所述基板的表面上，所述第二铜层包裹所述种子层以及所述第一铜层；
其中，每一所述导线的厚度与任意相邻两条所述导线之间的间距的比值大于1；
其中，定义所述第一铜层与所述种子层直接接触的表面为下表面、与所述下表面相对的表面为上表面以及连接所述下表面和所述上表面的表面为侧表面；
定义所述第二铜层覆盖所述第一铜层的上表面的厚度为第一厚度，定义所述第二铜层覆盖所述第一铜层的侧表面的厚度为第二厚度；
所述第一厚度大于所述第二厚度。
本发明实施例还提供一种线路板的制备方法，其包括以下步骤：
于一基板的表面上形成种子层；
于所述种子层远离所述基板的表面上形成图案化的干膜；
于所述种子层未被所述图案化的干膜覆盖的部分形成图案化的第一铜层；
去除所述图案化的干膜及所述种子层未被所述第一铜层覆盖的部分；以及
通过导电引线于所述基板的表面上电镀形成第二铜层；
其中，所述第二铜层形成过程根据需求调整电镀药水的酸铜比和添加剂的种类、含量，使得铜晶粒尽量沿着所述第一铜层的竖向晶格成核生长，进而所述第二铜层沿所述基板厚度方向上的厚度大于其垂直于所述基板厚度方向上的厚度；
其中，所述第二铜层包裹所述种子层以及所述图案化的第一铜层，以构成间隔设置的多条导线，每一所述导线包括所述种子层、所述第一铜层以及所述第二铜层，且每一所述导线的厚度与任意相邻两条所述导线之间的间距的比值大于1。
该线路板及该线路板制备方法中，包裹所述种子层以及第一铜层的第二铜层，借助导电引线电镀形成，无需干膜，使得导线的厚铜细间距能力不完全由干膜的厚度和干膜解析能力决定；且由于调整电镀药水酸铜比和添加剂的含量、比例，使电镀形成的第二铜层具有非等向性生长，在一定程度上其生长高度大于生长宽度，第二铜层的非等向生长使得更厚更细间距的线路制作成为可能，可以实现线路的增厚和间距的缩小。
附图说明
图1为本发明一实施例提供的线路板的剖面示意图。
图2为本发明另一实施例提供的线路板的剖面示意图。
图3为本发明实施例提供的线路板的制备方法的流程示意图。
图4为本发明实施例提供的线路板的制备方法的步骤S1的示意图。
图5为本发明实施例提供的线路板的制备方法的步骤S2中，于种子层远离基板的表面上形成图案化的干膜的示意图。
图6为本发明实施例提供的线路板的制备方法的步骤S2中，于种子层未被图案化的干膜覆盖的部分形成图案化的第一铜层的示意图。
图7为本发明实施例提供的线路板的制备方法的步骤S3的示意图。
图8为本发明实施例提供的线路板的制备方法的步骤S4的示意图。
主要元件符号说明：
线路板 100、200
基板 10
过孔 12
通孔 14
导线 20
种子层 22
第一铜层 24
下表面 242
上表面 244
侧表面 246
第二铜层 26
第一厚度 D1
第二厚度 D2
图案化的干膜 30
产品区 40
引线区 50
导电引线 52
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1为本发明一实施例提供的线路板100的剖面示意图。如图1所示，线路板100包括基板10以及间隔设置于所述基板10上的多条导线20。每一所述导线20包括种子层22、第一铜层24以及第二铜层26。
种子层22位于所述基板10的表面上。第一铜层24位于所述种子层22远离所述基板10的表面上。第二铜层26位于所述基板10的一表面上并包裹所述种子层22以及所述第一铜层24。
于一实施例中，第二铜层26电镀形成于基板10上，由于电镀形成的第二铜层26具有非等向性生长，在一定程度上其生长高度大于生长宽度，使得导线20的厚铜细间距能力不完全由干膜的厚度和干膜解析能力决定，进而每一所述导线20的厚度与任意相邻两条所述导线20之间的间距的比值大于1，实现线路的增厚和间距的缩小。
请继续参阅图1，所述第一铜层24完全覆盖所述种子层22远离所述基板10的表面。所述第二铜层26包裹所述种子层22未被所述基板10以及所述第一铜层24覆盖的表面。所述第二铜层26还包裹所述第一铜层24未被所述种子层22覆盖的所有表面。
于一实施例中，定义所述第一铜层24与所述种子层22直接接触的表面为下表面242、与所述下表面242相对的表面为上表面244以及连接所述下表面242和所述上表面244的表面为侧表面246。定义所述第二铜层26覆盖所述第一铜层24的上表面244的厚度(即，第一铜层24的上表面244距离第二铜层26上表面244的高度)为第一厚度D1。定义所述第二铜层26覆盖所述第一铜层24的侧表面246的厚度(即，第一铜层24的侧表面246到第二铜层26的侧表面的宽度)为第二厚度D2。所述第一厚度D1大于等于所述第二厚度D2的两倍。
于一实施例中，通过调整电镀形成第二铜层26的电镀药水的添加剂种类和酸铜比(硫酸铜和硫酸的比例)，使第二铜层26尽量沿着第一铜层24的竖向晶格成核生长，进而来调整第一厚度D1与第二厚度D2的比例。例如，第一厚度D1为第二厚度D2的三倍、四倍、五倍等，具体可以根据线路板100的产品设计定制。
于一实施例中，形成于基板10的一表面上的导线20通过形成在基板10上的过孔12电连接到形成于基板10的另一表面上的导线20。其中，过孔12可通过在通孔14内填充种子层22及第一铜层24而形成。
于一实施例中，基板10的材质可以为聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺、液晶聚合物及聚酰胺树脂中的任意一种。
于一实施例中，所述种子层22的材质为镍铬合金、镍铜合金或纯铜等可以与第一铜层24形成良好附着力的过渡金属。
于一实施例中，导线20的宽度为30微米，相邻导线20之间的间距为15微米，导线20的厚度为60微米。即，导线20的厚度为相邻导线20之间的间距的四倍。如此，实现了更厚更细间距的线路的制备，实现了线路的增厚和间距的缩小。
图2为本发明另一实施例提供的线路板200的剖面示意图。请结合参阅图1和图2，线路板200与线路板100的区别在于：线路板200中，沿所述基板10的厚度方向，所述第一铜层24的截面为正梯形，且沿所述基板10的厚度方向，所述第二厚度D2逐渐变大。即，沿所述基板10的厚度方向，第一铜层24的截面为上窄下宽的梯形。第二铜层26靠近基板10处，其第二厚度D2较小，沿远离基板10的方向，第二铜层26的第二厚度D2逐渐变大。
于一实施例中，第一铜层24的上表面244处的第二厚度D2与第一厚度D1相当。靠近第一铜层24的下表面242处的第二厚度D2远远小于靠近第一铜层24的上表面244处的第二厚度D2。
于一实施例中，线路板200中，沿基板10厚度方向上，每一导线20的截面呈上窄下宽的梯形或上下大致相当的矩形。
如图3所示，本发明实施例还提供上述线路板100及线路板200的制备方法，其包括以下步骤。
S1：于一基板10的表面上形成种子层22。
如图4所示，基板10定义有产品区40和引线区50。后续步骤中，产品区40用于形成多条导线20，引线区50用于形成导电引线52，在电镀第二铜层26时，通过导电引线52可与基板10上板边的铜层连接起来。并且，后续步骤中，产品区40形成的导线20的各层的层叠结构与引线区50形成的导电引线52的各层的层叠结构完全相同。
于一实施例中，如图4所示，步骤S1包括于所述基板10上形成通孔14，并于所述基板10的相对两表面及通孔14的内壁分别形成所述种子层22。其中，种子层22可通过化学镀或溅镀形成。通孔14形成在产品区40。种子层22形成于产品区40和引线区50。
S2：于所述种子层22远离所述基板10的表面上形成图案化的第一铜层24。
如图5所示，于所述种子层22远离所述基板10的表面上形成图案化的干膜30。其中，图案化的干膜30部分位于产品区40，部分位于引线区50。
如图6所示，于所述种子层22未被所述图案化的干膜30覆盖的部分形成所述图案化的第一铜层24。其中，图案化的第一铜层24部分位于产品区40，部分位于引线区50。
于一实施例中，步骤S2中形成所述图案化的第一铜层24后还包括去除所述图案化的干膜30。
S3：去除所述种子层22未被所述图案化的第一铜层24覆盖的部分。
如图7所示，去除图案化的干膜30，通过蚀刻去除种子层22未被图案化的第一铜层24覆盖的部分。其中，步骤S3后，位于引线区50内未被蚀刻的种子层22以及覆盖其的图案化的第一铜层24构成导电引线52。
于另一实施例中，在形成图2所示的线路板200时，步骤S3中去除所述种子层22时，还包括调整蚀刻液的喷压、循环速率，喷压小，蚀刻液循环速率慢，得到正梯形的图案化的第一铜层24。蚀刻液快速微蚀刻种子层22时，使蚀刻液的喷压小、循环速率慢，第一铜层24底部药水循环速度小于第一铜层24顶部药水循环速度，导致第一铜层24底部蚀刻量小于第一铜层24顶部，形成正梯形的图案化的第一铜层24。如此，有助于弥补第二铜层26顶部生长过快的不足，减少第二铜层26顶部短路的发生。
S4：通过导电引线52于所述基板10的表面上电镀形成第二铜层26。
如图8所示，在产品区40，所述第二铜层26包裹所述种子层22以及所述图案化的第一铜层24，以构成间隔设置的多条导线20。每一所述导线20包括所述种子层22、所述第一铜层24以及所述第二铜层26，且每一所述导线20的厚度与任意相邻两条所述导线20之间的间距的比值大于1。在引线区50，第二铜层26包裹导电引线52。
步骤S4中，通过调整电镀所述第二铜层26的电镀药水中的酸铜比(硫酸铜和硫酸的比例)以及添加剂的种类，使第二铜层26的生长呈现非等向性，且所述第二铜层26的沿所述基板10厚度的方向上的厚度大于等于其垂直于所述基板10厚度方向上的厚度的两倍。
于一实施例中，通过调整电镀所述第二铜层26的电镀药水中的酸铜比(硫酸铜和硫酸的比例)以及添加剂的种类，使所述第二铜层26的沿所述基板10厚度的方向上的厚度是其垂直于所述基板10厚度方向上的厚度的三倍、四倍、五倍等，具体可以根据线路板100的产品设计定制。
于一实施例中，所述电镀药水优选高酸低铜药水，添加剂为光亮剂、抑制剂、整平剂之一或其组合。其中，光亮剂用于减小极化，促进铜的沉积，细化晶粒。抑制剂可增加阴极极化，降低表面张力，协助光亮剂作用。整平剂用于抑制高电流密度区域铜的沉积。通过调整添加剂的种类和含量可使电镀第二铜层26过程中，药水渗透性减弱，在狭小间距内药水交换弱化，同时由于镀铜电场分布的尖端效应，线路顶端部电场线分布更密集，相同时间铜生长更多，狭小间距铜生长较少，使得铜晶粒的生长具有方向性，即铜晶粒尽量沿着第一铜层24的竖向晶格成核生长，保证线路在一定程度上其生长高度大于生长宽度，进而实现线路的厚铜细间距。
于一实施例中，步骤S4中，第二铜层26形成后还包括去除所述导电引线52以及覆盖其的第二铜层26。另，也可完成其他后续制程后再去除所述导电引线52以及覆盖其的第二铜层26。
于另一实施例中，在形成图2所示的线路板200时，图案化的第一铜层24具有正梯形的形貌，于步骤S4中，由于第一铜层24的顶部周围药水交换性好，电力线集中，第一铜层24的上表面244处的第二厚度D2与第一厚度D1相当。另，由于第一铜层24的底部周围药水交换性差，使得靠近第一铜层24的下表面242处的第二厚度D2远远小于靠近第一铜层24的上表面244处的第二厚度D2。即，第二铜层26顶部的横向生长快于第二铜层26底部的横向生长。另，由于第一铜层24被快速微蚀刻后具有正梯形的形貌，有助于弥补第二铜层26顶部生长过快的不足，进而避免第二铜层26的顶部生长过快而造成导线20之间短路的风险。
该线路板及该线路板制备方法中，包裹所述种子层以及第一铜层的第二铜层，借助导电引线电镀形成，无需干膜，使得导线的厚铜细间距能力不完全由干膜的厚度和干膜解析能力决定；且由于调整电镀药水的酸铜比和添加剂的含量、比例，使电镀形成的第二铜层具有非等向性生长，在一定程度上其生长高度大于生长宽度，第二铜层的非等向生长使得更厚更细间距的线路制作成为可能，可以实现线路的增厚和间距的缩小。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (12)
1.一种线路板的制备方法，其特征在于，包括以下步骤：
于一基板的表面上形成种子层；
于所述种子层远离所述基板的表面上形成图案化的干膜；
于所述种子层未被所述图案化的干膜覆盖的部分形成图案化的第一铜层；
去除所述图案化的干膜及所述种子层未被所述第一铜层覆盖的部分；以及
通过导电引线于所述基板的表面上电镀形成第二铜层；
其中，所述第二铜层形成过程根据需求调整电镀药水的酸铜比和添加剂的种类、含量，使得铜晶粒尽量沿着所述第一铜层的竖向晶格成核生长，进而所述第二铜层沿所述基板厚度方向上的厚度大于其垂直于所述基板厚度方向上的厚度；
其中，所述第二铜层包裹所述种子层以及所述图案化的第一铜层，以构成间隔设置的多条导线，每一所述导线包括所述种子层、所述第一铜层以及所述第二铜层，且每一所述导线的厚度与任意相邻两条所述导线之间的间距的比值大于1。
2.如权利要求1所述的线路板的制备方法，其特征在于，通过调整电镀所述第二铜层的电镀药水中的酸铜比以及添加剂的种类，使得所述第二铜层的沿所述基板厚度的方向上的厚度大于等于其垂直于所述基板厚度方向上的厚度的两倍。
3.如权利要求1所述的线路板的制备方法，其特征在于，所述添加剂为光亮剂、抑制剂、整平剂之一或其组合。
4.如权利要求1所述的线路板的制备方法，其特征在于，所述“于一基板的表面上形成种子层”的步骤包括：于所述基板上形成通孔，于所述基板的相对两表面及所述通孔的内壁分别形成所述种子层。
5.如权利要求1所述的线路板的制备方法，其特征在于，所述种子层未被所述第一铜层覆盖的部分的步骤包括，调整蚀刻液的喷压、循环速率，得到矩形的图案化的第一铜层。
6.如权利要求1所述的线路板的制备方法，其特征在于，所述种子层未被所述第一铜层覆盖的部分的步骤包括，调整蚀刻液的喷压、循环速率，得到正梯形的图案化的第一铜层。
7.如权利要求4所述的线路板的制备方法，其特征在于，通过化学镀或溅镀形成所述种子层。
8.一种线路板，包括基板以及间隔设置于所述基板上的多条导线，其特征在于，所述线路板采用如权利要求1至7中任意一项所述的线路板的制备方法获得，每一所述导线包括：
种子层，位于所述基板的一表面上；
第一铜层，位于所述种子层远离所述基板的表面上；以及
第二铜层，电镀形成于所述基板的表面上，所述第二铜层包裹所述种子层以及所述第一铜层；
其中，每一所述导线的厚度与任意相邻两条所述导线之间的间距的比值大于1；其中，定义所述第一铜层与所述种子层直接接触的表面为下表面、与所述下表面相对的表面为上表面以及连接所述下表面和所述上表面的表面为侧表面；
定义所述第二铜层覆盖所述第一铜层的上表面的厚度为第一厚度，定义所述第二铜层覆盖所述第一铜层的侧表面的厚度为第二厚度；
所述第一厚度大于所述第二厚度。
9.如权利要求8所述的线路板，其特征在于，所述第一铜层完全覆盖所述种子层远离所述基板的表面；
所述第二铜层包裹所述种子层未被所述基板以及所述第一铜层覆盖的表面，所述第二铜层还包裹所述第一铜层未被所述种子层覆盖的所有表面。
10.如权利要求8所述的线路板，其特征在于，所述第一厚度大于等于所述第二厚度的两倍。
11.如权利要求8所述的线路板，其特征在于，沿所述基板的厚度方向，所述第一铜层的截面为矩形。
12.如权利要求8所述的线路板，其特征在于，沿所述基板的厚度方向，所述第一铜层的截面为正梯形，且沿所述基板的厚度方向，所述第二厚度逐渐变大。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/086769 WO2021212490A1 (zh) | 2020-04-24 | 2020-04-24 | 线路板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114223316A CN114223316A (zh) | 2022-03-22 |
| CN114223316B true CN114223316B (zh) | 2024-04-12 |
Family
ID=78270829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080057175.XA Active CN114223316B (zh) | 2020-04-24 | 2020-04-24 | 线路板及其制备方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220322530A1 (zh) |
| CN (1) | CN114223316B (zh) |
| TW (1) | TWI741572B (zh) |
| WO (1) | WO2021212490A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1065372A (zh) * | 1991-03-26 | 1992-10-14 | 古河电气工业株式会社 | 带焊料涂层的印刷电路板及其制造方法 |
| CN103747623A (zh) * | 2013-12-31 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | 含小间距焊盘的印制线路板及其制备方法 |
| CN106304668A (zh) * | 2016-10-31 | 2017-01-04 | 安捷利电子科技（苏州）有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN108668454A (zh) * | 2018-05-22 | 2018-10-16 | 盐城维信电子有限公司 | 一种厚铜柔性线路板的制作方法及其产品 |
| CN108738241A (zh) * | 2017-04-20 | 2018-11-02 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法及其制得的电路板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7537668B2 (en) * | 2004-07-21 | 2009-05-26 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating high density printed circuit board |
| JP2010245383A (ja) * | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| TWI418275B (zh) * | 2011-01-05 | 2013-12-01 | Chunghwa Prec Test Tech Co Ltd | 電路板線路導電結構之製造方法 |
| TW201422856A (zh) * | 2012-12-10 | 2014-06-16 | Allied Circuit Co Ltd | 電鍍方法 |
| CN106332434B (zh) * | 2015-06-24 | 2019-01-04 | 鹏鼎控股(深圳)股份有限公司 | 柔性线路板及其制作方法 |
| US10537020B2 (en) * | 2015-08-17 | 2020-01-14 | Sumitomo Electric Industries, Ltd. | Printed circuit board and electronic component |
| KR102502200B1 (ko) * | 2016-08-11 | 2023-02-20 | 에스케이넥실리스 주식회사 | 회로 단선/단락을 방지할 수 있는 연성동박적층필름 및 그 제조방법 |
| US10103095B2 (en) * | 2016-10-06 | 2018-10-16 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
| JP7219598B2 (ja) * | 2018-11-27 | 2023-02-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2020
- 2020-04-24 WO PCT/CN2020/086769 patent/WO2021212490A1/zh active Application Filing
- 2020-04-24 US US17/639,323 patent/US20220322530A1/en active Pending
- 2020-04-24 CN CN202080057175.XA patent/CN114223316B/zh active Active
- 2020-04-28 TW TW109114203A patent/TWI741572B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1065372A (zh) * | 1991-03-26 | 1992-10-14 | 古河电气工业株式会社 | 带焊料涂层的印刷电路板及其制造方法 |
| CN103747623A (zh) * | 2013-12-31 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | 含小间距焊盘的印制线路板及其制备方法 |
| CN106304668A (zh) * | 2016-10-31 | 2017-01-04 | 安捷利电子科技（苏州）有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN108738241A (zh) * | 2017-04-20 | 2018-11-02 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法及其制得的电路板 |
| CN108668454A (zh) * | 2018-05-22 | 2018-10-16 | 盐城维信电子有限公司 | 一种厚铜柔性线路板的制作方法及其产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021212490A1 (zh) | 2021-10-28 |
| US20220322530A1 (en) | 2022-10-06 |
| CN114223316A (zh) | 2022-03-22 |
| TWI741572B (zh) | 2021-10-01 |
| TW202140861A (zh) | 2021-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101404259A (zh) | 配线板、半导体设备以及制造配线板和半导体设备的方法 | |
| US20150245485A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| US7678608B2 (en) | Process for producing wiring circuit board | |
| WO2011158731A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| US8066862B2 (en) | Manufacturing method of wiring board | |
| CN114223316B (zh) | 线路板及其制备方法 | |
| US8304665B2 (en) | Package substrate having landless conductive traces | |
| JP2006332346A (ja) | 基板、電子部品、及び、これらの製造方法 | |
| JPH11298141A (ja) | 電子装置の製造方法 | |
| CN111696956B (zh) | 用于半导体封装件的Cu表面上的多孔Cu | |
| CN112420653B (zh) | 基板结构及其制作方法 | |
| JP2004342645A (ja) | 平面コイルの製造方法 | |
| CN114501829B (zh) | 线路板及其制备方法 | |
| KR101018161B1 (ko) | 배선판 및 그 제조방법 | |
| JPH0888305A (ja) | リードフレームの製造方法 | |
| JP4979974B2 (ja) | 配線回路基板 | |
| JP2006253574A (ja) | 配線基板の製造方法 | |
| US20240206057A1 (en) | Wiring substrate and method for manufacturing the same | |
| CN217507308U (zh) | 半导体封装装置 | |
| US20230066456A1 (en) | Substrate structure | |
| CN110517960B (zh) | 一种cof基板高强度凸块的制造方法 | |
| US20230290712A1 (en) | Interconnection substrate and method of manufacturing such a substrate | |
| CN216600230U (zh) | 一种陶瓷线路板 | |
| US20110204021A1 (en) | Method of making fine-pitch circuit lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |