CN217507308U

CN217507308U - 半导体封装装置

Info

Publication number: CN217507308U
Application number: CN202220950422.5U
Authority: CN
Inventors: 石立节; 黄文宏
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2022-04-22
Filing date: 2022-04-22
Publication date: 2022-09-27
Anticipated expiration: 2032-04-22

Abstract

本公开涉及半导体封装装置。该半导体封装装置包括：第一线路结构，包括引线框架底座；第二线路结构，包括至少一个无核心层基板；所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。该半导体封装装置克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。

Description

半导体封装装置

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置。

背景技术

FCBGA(Flip Chip Ball Grid Array，倒装芯片球栅格阵列)基板为多层板，主流的层数为10层左右，目前有需求到16层。但是，层数越多，封装装置的整体良率越低，导致市场供给量不足，价格无法降低。

因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。

实用新型内容

本公开提供了一种半导体封装装置。

本公开提供的半导体封装装置，包括：

第一线路结构，包括引线框架底座；

第二线路结构，包括至少一个无核心层基板；

所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。

在一些可选的实施方式中，所述第一线路结构还包括增层，所述增层设置在所述引线框架底座的至少一个表面。

在一些可选的实施方式中，所述引线框架底座为先进方形扁平无引脚封装结构。

在一些可选的实施方式中，所述引线框架底座为可绕线的先进方形扁平无引脚封装结构。

在一些可选的实施方式中，所述引线框架底座的部分纵向截面呈现为中间宽、两端窄的样态。

在一些可选的实施方式中，所述引线框架底座的部分纵向截面具有内凹弧线。

在一些可选的实施方式中，所述第二线路结构的线路密度大于所述第一线路结构的线路密度。

在一些可选的实施方式中，所述引线框架底座的两个表面均设置有所述增层，并且位于所述引线框架底座两个表面的所述增层通过所述引线框架底座电连接。

在一些可选的实施方式中，所述无核心层基板为内埋线路基板。

在一些可选的实施方式中，所述增层包括绝缘层和位于所述绝缘层表面的表层线路。

在一些可选的实施方式中，所述第一线路结构和所述第二线路结构的连接方式包括粘接、焊接和铜对铜连接中的至少一种。

在本公开提供的半导体封装装置中，利用引线框架底座形成用于提供刚性的核心结构，再利用高良率的无核心层基板(Coreless Substrate)叠构在核心结构上，克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。

利用引线框架底座形成用于提供刚性的核心结构，制造良率较高、刚度较大并且厚度较小。

在一些实施方式中，无核心层基板为内埋线路基板，其制作工艺较为成熟，有利于降低制造成本。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1为现有技术中半导体封装装置的示意图；

图2-图5为根据本公开实施例的半导体封装装置的第一示意图至第四示意图；

图6和图7为根据本公开实施例的半导体封装装置的制造过程的示意图。

符号说明：

11、有核心层基板；12、增层；100、第一线路结构；110、引线框架底座；111、引线框架；112、绝缘材；120、增层；121、绝缘层；122、表层线路；300、无核心层基板；310、连接孔；400、芯片；510、内凹弧线；520、直线；530、外凸弧线；910、开孔。

具体实施方式

下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外，为了便于描述，附图中仅示出了与有关实用新型相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。

还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。

应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。

另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

图1为现有技术中半导体封装装置的示意图。

如图1所示，有核心层基板11的上下两侧均设置有增层12。增层12是在有核心层基板11的基础上，分别向上下两个方向逐层构建(build up)得到。每一层的构建过程都会带来一定的良率损失。各个层的良率损失相互叠加，会导致该半导体封装装置的整体良率较低。

图2-图5为根据本公开实施例的半导体封装装置的第一示意图至第四示意图。

图2示出了根据本公开实施例的半导体封装装置的纵向截面。如图2所示，该半导体封装装置包括第一线路结构100和第二线路结构。

第一线路结构100包括引线框架底座(Lead frame base)110和两个增层120。两个增层120堆叠在引线框架底座110的上表面。引线框架底座110包括引线框架111和绝缘材112。每个增层120包括绝缘层121和位于绝缘层121表面的表层线路122。引线框架底座110为可绕线的先进方形扁平无引脚封装结构(Routable Advanced Quad Flat No-leadsPackage，R-aQFN)。

第二线路结构包括无核心层基板300。无核心层基板300内设置有连接孔310。连接孔310向下延伸并且与第一线路结构100电连接。较佳地，无核心层基板300可以是内埋线路基板(Embedded trace substrate，EST)，其制作工艺较为成熟，有利于降低制造成本。

除了利用较成熟的工艺利于提升良率与降低制造成本之外，线路结构的选用，无论是引线框架底座110(包括QFN、aQFN和R-aQFN)的选用，或者是无核心层基板300的选用，都是确认良品后在进行结合设置，藉此提高产品良率。

无核心层基板300堆叠在第一线路结构100的上表面。第一线路结构100和无核心层基板300的连接方式可以是粘接、焊接和铜对铜连接中的任意一种。

无核心层基板300的上表面还设置有芯片400。芯片400以覆晶(Flip Chip)方式设置。在一些实施例中，芯片400亦可依照当时的需求或环境的限定使用打线(Wire bond)方式设置(未示出)。

在一些实施方式中，第二线路结构的线路密度大于第一线路结构100的线路密度。较佳地，第二线路结构为高密度线路，其线宽/线距例如小于或者等于5微米；第一线路结构100为低密度线路，其线宽/线距例如大于5微米。

图3示出了图2中半导体封装装置的一种变形。在图2中，只有引线框架底座110的上表面设置有增层120。而在图3中，引线框架底座110的上表面和下表面均设置有增层120，并且位于引线框架底座110两个表面的增层120通过引线框架底座110电连接。

在图3中，引线框架底座110上表面和下表面的增层120的数目相同，均为2个。在其他实施例中，引线框架底座110上表面和下表面的增层120的数目可以不同，例如上表面的增层120的数目为2个而下表面的增层120的数目为3个。

在图2中，引线框架底座110为可绕线的先进方形扁平无引脚封装结构。而在图3中，引线框架底座110为先进方形扁平无引脚封装结构(Advanced Quad Flat No-leadsPackage，aQFN)，其引脚周围不具有绕线结构。

图4示出了图3中半导体封装装置的一种变形。在图3中，只有第一线路结构100的上表面设置有无核心层基板300。而在图4中，第一线路结构100的上表面和下表面均设置有无核心层基板300。

在图4中，上方无核心层基板300的内部层数和下方无核心层基板300的内部层数相同，均为3层。在其他实施例中，上方无核心层基板300的内部层数和下方无核心层基板300的内部层数可以不同，例如上方无核心层基板300的内部层数为3层而下方无核心层基板300的内部层数为4层。

无核心层基板300的内部层数可以依照产品规格而定。在无核心层基板300设置于第一线路结构100之前，可以先确认无核心层基板300都是良品，藉此提升整体良率。

在图4中，引线框架底座110上表面和下表面均设置有2个增层120，第一线路结构100上方和下方的无核心层基板300均包括3个内部层，由此形成了总层数为10层的基板。若要形成总层数为16层的基板，可以在引线框架底座110上表面和下表面分别设置1个增层120以形成第一线路结构100，并且在第一线路结构100的上表面和下表面分别设置包括7个内部层的无核心层基板300。

图5示出了图3中引线框架111的部分纵向截面(参见图3中虚线处)的不同样态。如图5所示，引线框架111的部分纵向截面可以呈现中间宽、两端窄的样态。其中，如图5左侧部分所示，引线框架111的纵向截面具有内凹弧线510。如图5中间部分所示，引线框架111的纵向截面具有大致的直线520。如图5右侧部分所示，引线框架111的纵向截面具有外凸弧线530。较佳地，引线框架111可以通过湿蚀刻工艺制作，由于湿蚀刻工艺自身的特点，引线框架111的纵向截面会呈现图5左侧部分所示的样态。

在本实施例的半导体封装装置中，利用引线框架底座110形成用于提供刚性的核心结构，再利用高良率的无核心层基板300叠构在核心结构上，克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。

利用引线框架底座110形成用于提供刚性的核心结构，制造良率较高、刚度较大并且厚度较小。

图6示出了R-aQFN引线框架底座的制造过程。如图6所示，第一步，提供一引线框架111。第二步，在引线框架111上方层压(Lamination)树脂材料以形成绝缘材112和绝缘层121，并通过电镀(plating)工艺形成表层线路122，从而得到第一个增层120。第三步，利用相同方式形成第二个增层120。第四步，从引线框架111下方进行部分蚀刻(Half etching)，形成开孔910，从而得到R-aQFN引线框架底座。在此基础上，可以在R-aQFN引线框架底座的上表面设置无核心层基板300和芯片400(参见图2)，从而得到如图2所示的半导体封装装置。

图7示出了aQFN引线框架底座的制造过程。如图7所示，第一步，提供一引线框架111。第二步，在引线框架111上方层压树脂材料和进行电镀，形成两个增层120。第三步，从引线框架111下方进行部分蚀刻，形成开孔910。第四步，在引线框架111下方层压树脂材料和进行电镀，形成两个增层120，从而得到aQFN引线框架底座。在此基础上，可以在aQFN引线框架底座的上表面和下表面分别设置无核心层基板300(参见图4)，从而得到如图4所示的半导体封装装置。

本实施例中的方法的其他细节和技术效果可参见前述实施例对半导体封装装置的描述，这里不再赘述。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本公开中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本公开中特别指示，否则操作的次序和分组并不限制本公开。

Claims

1.一种半导体封装装置，其特征在于，包括：

第一线路结构，包括引线框架底座；

第二线路结构，包括至少一个无核心层基板；

2.根据权利要求1所述的半导体封装装置，其特征在于，所述第一线路结构还包括增层，所述增层设置在所述引线框架底座的至少一个表面。

3.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座为先进方形扁平无引脚封装结构。

4.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座为可绕线的先进方形扁平无引脚封装结构。

5.根据权利要求1所述的半导体封装装置，其特征在于，所述引线框架底座的部分纵向截面呈现为中间宽、两端窄的样态，所述引线框架底座的部分纵向截面具有内凹弧线。

6.根据权利要求1所述的半导体封装装置，其特征在于，所述第二线路结构的线路密度大于所述第一线路结构的线路密度。

7.根据权利要求2所述的半导体封装装置，其特征在于，所述引线框架底座的两个表面均设置有所述增层，并且位于所述引线框架底座两个表面的所述增层通过所述引线框架底座电连接。

8.根据权利要求1所述的半导体封装装置，其特征在于，所述无核心层基板为内埋线路基板。

9.根据权利要求7所述的半导体封装装置，其特征在于，所述增层包括绝缘层和位于所述绝缘层表面的表层线路。

10.根据权利要求1所述的半导体封装装置，其特征在于，所述第一线路结构和所述第二线路结构的连接方式包括粘接、焊接和铜对铜连接中的至少一种。