TWI473242B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI473242B
TWI473242B TW101111122A TW101111122A TWI473242B TW I473242 B TWI473242 B TW I473242B TW 101111122 A TW101111122 A TW 101111122A TW 101111122 A TW101111122 A TW 101111122A TW I473242 B TWI473242 B TW I473242B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
wafer
chip package
package structure
circuit
Prior art date
Application number
TW101111122A
Other languages
English (en)
Other versions
TW201340288A (zh
Inventor
Eric Lin
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101111122A priority Critical patent/TWI473242B/zh
Publication of TW201340288A publication Critical patent/TW201340288A/zh
Application granted granted Critical
Publication of TWI473242B publication Critical patent/TWI473242B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

晶片封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種堆疊式晶片封裝結構。
隨著科技日新月異，積體電路(integrated circuits，IC)元件已廣泛地應用於我們日常生活當中。一般而言，積體電路的生產主要分為三個階段：矽晶圓的製造、積體電路的製作及積體電路的封裝。在目前的封裝結構中，堆疊式封裝(package on package，POP)為一種常見的封裝型態。
具體而言，晶片封裝體是經由多顆銲球來固定於另一晶片封裝體上，並藉由這些銲球與另一晶片封裝體電性連接。近年來，隨著線路基板上所需的輸入/輸出(I/O)端子數量越來越多，銲球的排列密度也日益增加，而致使銲球所需體積減小，而上下兩線路基板之間距亦隨之縮小。然而，由於晶片均具有一定的厚度，若兩線路基板間的間距縮小，則須採用薄化晶片而導致產品的成本以及晶片封裝的困難度增加。
本發明提供一種晶片封裝結構，其可提高銲球密度及降低生產成本。
本發明提出一種一種晶片封裝結構，包括一第一線路基板、一第二線路基板、一第一晶片及多個第一銲球。第一線路基板具有一第一表面。第二線路基板位於第一表面之上方，其中第二線路基板具有一容置槽及對應第一表面之一第二表面，容置槽位於第二表面。第一晶片設置於第一線路基板之第一表面上並與其電性連接，且第一晶片之至少一部分位於容置槽內。第一銲球設置於第一線路基板之第一表面及第二線路基板之第二表面之間，以電性連接第一線路基板及第二線路基板。
基於上述，本發明於第二線路基板對應於第一線路基板之表面上設置一容置槽，使設置於第一線路基板上之晶片的至少一部分容置於容置槽內，並以銲球連接第一及第二線路基板。如此，第一及第二線路基板間的間距即可有效縮小且可進而縮小銲球的體積，銲球的排列密度便可因此而提高。而且，省去了薄化晶片的製程，晶片封裝結構的生產成本可因此降低。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是本發明一實施例之晶片封裝結構示意圖。請參考圖1，本實施例之晶片封裝結構100包括一第一線路基板110、一第二線路基板120、一第一晶片130及多個第一銲球140。第一線路基板110具有一第一表面112。第二線路基板120位於第一表面112之上方，其中，第二線路基板120具有一容置槽122及對應第一表面112之一第二表面124，容置槽122位於第二表面124。在本實施例中，第一線路基板110及第二線路基板120可分別為塑膠線路基板，而容置槽122之形成方式係利用雷射鑽孔，但本發明並不侷限線路基板110、120的種類及容置槽122之形成方式。
承上述，第一晶片130設置於第一線路基板110之第一表面112上並與其電性連接，且第一晶片130之至少一部分容置於容置槽122內。第一銲球140分別設置於第一線路基板110之第一表面112及第二線路基板120之第二表面124之間，以電性連接第一線路基板110及第二線路基板120。在本實施例中，第一晶片130以覆晶接合的方式與第一線路基板110電性連接，且晶片封裝結構100更包括多個第二銲球190，第一線路基板110更具有相對第一表面112之一第三表面114，第二銲球190個別設置於第三表面114上，而第一線路基板110藉由第二銲球190與其他電子元件電性連接。
詳細而言，第二線路基板120包括一核心層126、一第一線路疊構128、一第二線路疊構129，核心層126位於第一線路疊構128及第二線路疊構129之間。在本實施例中，核心層126可為一介電核心層，線路疊構128、129可分別包括介電層、線路層及導電通孔。容置槽122則位於第二線路疊構129上。
如上述之配置，由於至少部分之第一晶片130容置於第二線路基板120之容置槽122內，即可在不薄化第一晶片130的情況下，有效縮減第一線路基板110與第二線路基板120的間距，如此，不僅縮小了晶片封裝結構100的厚度，更省去了薄化第一晶片130的生產成本。並且，由於縮減了第一線路基板110與第二線路基板120的間距，銲球140的體積也可隨之縮小，銲球140的排列密度便可因此而提高。
在本實施例中，晶片封裝結構100更可包括一第二晶片150，第二晶片150設置於第二線路基板120相對於第一銲球140之表面上並與其電性連接。在本實施例中，第二晶片150是透過覆晶接合方式與第二線路基板120電性連接。具體而言，晶片封裝結構100更包括多個導電凸塊160，設置於第二線路基板120及第二晶片150之間，以連接第二線路基板120及第二晶片150。
圖2是本發明另一實施例之晶片封裝結構示意圖。請參考圖2，本實施例之晶片封裝結構100a與圖1之晶片封裝結構100相似，惟二者主要差異之處在於：本實施例之第二晶片150是透過打線接合方式與第二線路基板120電性連接。具體而言，本實施例之晶片封裝結構100a更包括多個導線170及一封裝膠體180，導線170連接第二晶片150與第二線路基板120，且第二晶片150係藉由導線170電性連接第二線路基板120。封裝膠體180覆蓋第二晶片150及導線170。
綜上所述，本發明於第二線路基板對應於第一線路基板之表面上設置一容置槽，使設置於第一線路基板上之晶片的至少一部分容置於容置槽內，並以銲球連接第一及第二線路基板。如此，第一及第二線路基板間的間距即可有效縮小且可進而縮小銲球的體積，銲球的排列密度便可因此而提高。而且，省去了薄化晶片的製程，晶片封裝結構的生產成本也可因此降低。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a．．．晶片封裝結構
110．．．第一線路基板
112．．．第一表面
114．．．第三表面
120．．．第二線路基板
122．．．容置槽
124．．．第二表面
126．．．核心層
128．．．第一線路疊構
129．．．第二線路疊構
130．．．第一晶片
140．．．第一銲球
150．．．第二晶片
160．．．導電凸塊
170．．．導線
180．．．封裝膠體
190．．．第二銲球
圖1是本發明一實施例之晶片封裝結構示意圖。
圖2是本發明另一實施例之晶片封裝結構示意圖。
100．．．晶片封裝結構
110．．．第一線路基板
112．．．第一表面
114．．．第三表面
120．．．第二線路基板
122．．．容置槽
124．．．第二表面
126．．．核心層
128．．．第一線路疊構
129．．．第二線路疊構
130．．．第一晶片
140．．．第一銲球
150．．．第二晶片
160．．．導電凸塊
190．．．第二銲球

Claims (10)

  1. 一種晶片封裝結構，包括：一第一線路基板，具有一第一表面；一第二線路基板，位於該第一表面之上方，其中該第二線路基板包括一核心層、一第一線路疊構、一第二線路疊構、一容置槽及對應該第一表面之一第二表面，該核心層位於該第一線路疊構及該第二線路疊構之間，該容置槽位於該第二表面且位於該第二線路疊構上；一第一晶片，設置於該第一線路基板之該第一表面上並與其電性連接，且該第一晶片之至少一部分位於該容置槽內；多個第一銲球，設置於該第一線路基板之該第一表面及該第二線路基板之該第二表面之間，以電性連接該第一線路基板及該第二線路基板。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一晶片以覆晶接合方式與該第一線路基板電性連接。
  3. 如申請專利範圍第1項所述之晶片封裝結構，更包括：一第二晶片，設置於該第二線路基板相對於該第一銲球之表面上並與其電性連接。
  4. 如申請專利範圍第3項所述之晶片封裝結構，其中該第二晶片是透過覆晶接合方式與該第二線路基板電性連接。
  5. 如申請專利範圍第4項所述之晶片封裝結構，更包括： 多個導電凸塊，設置於該第二線路基板及該第二晶片之間，以連接該第二線路基板及該第二晶片。
  6. 如申請專利範圍第3項所述之晶片封裝結構，其中該第二晶片是透過打線接合方式與該第二線路基板電性連接。
  7. 如申請專利範圍第6項所述之晶片封裝結構，更包括：多個導線，連接該第二晶片與該第二線路基板；以及一封裝膠體，覆蓋該第二晶片及該些導線。
  8. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一線路基板包括塑膠線路基板。
  9. 如申請專利範圍第1項所述之晶片封裝結構，其中該第二線路基板包括塑膠線路基板。
  10. 如申請專利範圍第1項所述之晶片封裝結構，更包括：多個第二銲球，該第一線路基板具有相對該第一表面之一第三表面，且該些第二銲球個別設置於該第三表面上。
TW101111122A 2012-03-29 2012-03-29 晶片封裝結構 TWI473242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101111122A TWI473242B (zh) 2012-03-29 2012-03-29 晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101111122A TWI473242B (zh) 2012-03-29 2012-03-29 晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201340288A TW201340288A (zh) 2013-10-01
TWI473242B true TWI473242B (zh) 2015-02-11

Family

ID=49771040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111122A TWI473242B (zh) 2012-03-29 2012-03-29 晶片封裝結構

Country Status (1)

Country Link
TW (1) TWI473242B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209791A1 (en) * 1998-08-28 2003-11-13 Salman Akram Semiconductor structure having stacked semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209791A1 (en) * 1998-08-28 2003-11-13 Salman Akram Semiconductor structure having stacked semiconductor devices

Also Published As

Publication number Publication date
TW201340288A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
US7535110B2 (en) Stack die packages
US9418964B2 (en) Chip package structure
TW201826461A (zh) 堆疊型晶片封裝結構
US20140210107A1 (en) Stacked wafer ddr package
CN102646663B (zh) 半导体封装件
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US8828796B1 (en) Semiconductor package and method of manufacturing the same
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
TWI491008B (zh) 晶片結構及多晶片堆疊封裝
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR20160047841A (ko) 반도체 패키지
US11145627B2 (en) Semiconductor package and manufacturing method thereof
TWI473242B (zh) 晶片封裝結構
TWI409933B (zh) 晶片堆疊封裝結構及其製法
US20150054150A1 (en) Semiconductor package and fabrication method thereof
US8603911B2 (en) Semiconductor device and fabrication method thereof
TWI647808B (zh) 無銲墊外扇晶粒堆疊結構及其製作方法
TW202137342A (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
US20140179059A1 (en) Package-level integrated circuit connection without top metal pads or bonding wire
KR101239458B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
US20100149770A1 (en) Semiconductor stack package
KR101213288B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
TWI558286B (zh) 封裝結構及其製法
KR20060074091A (ko) 칩 스택 패키지