TWI491008B - 晶片結構及多晶片堆疊封裝 - Google Patents

晶片結構及多晶片堆疊封裝 Download PDF

Info

Publication number
TWI491008B
TWI491008B TW101146413A TW101146413A TWI491008B TW I491008 B TWI491008 B TW I491008B TW 101146413 A TW101146413 A TW 101146413A TW 101146413 A TW101146413 A TW 101146413A TW I491008 B TWI491008 B TW I491008B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
disposed
active surface
pad
Prior art date
Application number
TW101146413A
Other languages
English (en)
Other versions
TW201423946A (zh
Inventor
Tsung Jen Liao
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW101146413A priority Critical patent/TWI491008B/zh
Priority to CN201310080343.9A priority patent/CN103872004B/zh
Priority to US13/845,129 priority patent/US9018772B2/en
Publication of TW201423946A publication Critical patent/TW201423946A/zh
Application granted granted Critical
Publication of TWI491008B publication Critical patent/TWI491008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

晶片結構及多晶片堆疊封裝
本發明是有關於一種晶片結構及多晶片堆疊結構，且特別是有關於一種上下電性導通之晶片結構及多晶片堆疊結構。
在現今的資訊社會中，使用者均是追求高速度、高品質、多功能性的電子產品。就產品外觀而言，電子產品的設計也朝向輕、薄、短、小的趨勢邁進。為了達到上述目的，許多公司在進行電路設計時，均融入系統化的概念，使得單顆晶片可以具備有多種功能，以節省配置在電子產品中的晶片數目。另外，就電子封裝技術而言，為了配合輕、薄、短、小的設計趨勢，亦發展出多晶片模組(multi-chip module，MCM)的封裝設計概念、晶片尺寸構裝(chip scale package，CSP)的封裝設計概念及堆疊型多晶片封裝設計的概念等。此外，三維積體電路構裝(3D IC integration)技術也成為現今電子封裝技術的趨勢之一。
詳細而言，三維積體電路構裝技術為提升電子產品性能的最有效架構之一，可允許多個晶片間的相互垂直疊置連結，將更多的運算能力、記憶體和其他功能整合在同一極小裝置內。然而，習知利用矽導通孔(Through Silicon Via；TSV)的三維積體電路構裝需要使用雷射穿孔、物理氣相沈積(physical vapor deposition，PVD)、電漿增強型 化學氣相沈積(plasma-enhanced chemical vapor deposition，PECVD)等製程。如此一來，因為昂貴的真空、乾式製程設備和耗材等問題，導致矽導通孔的製程成本十分昂貴。有鑑於此，如何解決三維積體電路構裝技術之成本昂貴的問題是非常急迫且需要的。
本發明提供一種上下電性導通之晶片結構，其製程簡單且具有低製作成本。
本發明提供一種多晶片堆疊結構，其製程簡單且無需另購額外設備而具有低製作成本。
本發明提出一種晶片結構，其包括一晶片、至少一轉接板以及多個第一連接端子。晶片具有一主動表面、相對主動表面之一背面以及多個分別連接主動表面及背面之側表面。晶片包括至少一配置於主動表面上之焊墊以及至少一配置於背面上之接墊。轉接板實質上平行於其中一個側表面設置。轉接板包括一基材以及一配置於基材上之導線圖案，且導線圖案位於基材與晶片之間。第一連接端子設置於晶片與轉接板之間。焊墊透過第一連接端子以及導線圖案電性連接至接墊。
本發明提出一種多晶片堆疊封裝，包括多個晶片結構，各晶片結構包括一晶片、至少一轉接板以及多個第一連接端子。晶片具有一主動表面、相對主動表面之一背面以及多個分別連接主動表面及背面之側表面。晶片包括至 少一配置於主動表面上之焊墊以及至少一配置於背面上之接墊以及至少一第二連接端子。焊墊係鄰近於主動表面的邊緣配置，而接墊係鄰近於背面的邊緣配置。主動表面上更配置至少一跡線。跡線連接焊墊並向主動表面中心方向延伸。第二連接端子設置於跡線上。轉接板實質上平行於其中一個側表面設置。轉接板包括一基材以及一配置於基材上之導線圖案，且導線圖案位於基材與晶片之間。第一連接端子設置於晶片與轉接板之間。焊墊透過第一連接端子以及導線圖案電性連接至接墊。晶片結構彼此堆疊，且透過各晶片結構之第二連接端子與相鄰之晶片結構形成電性連接。
本發明提出一種多晶片堆疊封裝，其包括一晶片組、至少一轉接板以及多個第一連接端子。晶片組包括多個晶片。晶片彼此堆疊配置。各晶片具有一主動表面及相對主動表面之一背面以及多個分別連接主動表面及背面之側表面。各晶片包括至少一配置於主動表面上之焊墊。轉接板實質上平行於各晶片之其中一個側表面設置。轉接板包括一基材以及一配置於基材上之導線圖案，且導線圖案位於基材與晶片組之間。第一連接端子設置於晶片組與轉接板之間。晶片之焊墊透過第一連接端子以及導線圖案彼此電性連接。
基於上述，本發明將具有導線圖案之轉接板實質上平行於晶片之側表面設置，並將連接端子設置於晶片與轉接板之間，以分別連接晶片主動表面上之焊墊及晶片背面上 之接墊至轉接板之導線圖案。如此，晶片主動表面上之焊墊及晶片背面上之接墊可透過連接端子及轉接板之導線圖案所形成之電性連接路徑而形成電性連接，使晶片上下電性導通，以利進行多晶片堆疊之用。
此外，本發明更可應用於多晶片堆疊封裝，將轉接板實質上平行於多晶片堆疊封裝之晶片組之側表面配置，並將連接端子設置於晶片組及轉接板之間，以分別連接各晶片主動表面上之焊墊至轉接板之導線圖案。晶片組中垂直堆疊之晶片即可透過連接端子及導線圖案形成電性連接。相較於習知的晶片封裝技術，本發明省去了繁複的製程步驟及昂貴的製程設備，因此，本發明確實可有效簡化製程以及降低生產成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依照本發明之一實施例之一種晶片結構之剖面示意圖。圖2為圖1之轉接板之俯視示意圖。請同時參照圖1及圖2，在本實施例中，晶片結構100包括一晶片110、至少一轉接板120(繪示為兩個)以及多個第一連接端子130。晶片110具有一主動表面116、相對主動表面116之一背面118以及多個分別連接主動表面116及背面118之側表面119。晶片110包括至少一焊墊112(繪示為兩個)及至少一接墊114(繪示為兩個)。焊墊112配置於晶片 110之主動表面116上，而接墊114則配置於相對主動表面116之背面118上。
承上述，各轉接板120實質上平行於其中一個側表面119設置。在本實施例中，轉接板120之長度D1實質上大於或等於晶片110之厚度D2。值得一提的是，圖1繪示為兩轉接板120分別設置於晶片110之相對兩側表面119上，但本發明並不限制轉接板120的數量以及其設置之對應側表面119的位置。如圖2所示，轉接板120包括一基材124以及一導線圖案122。導線圖案122配置於基材124上且位於基材124與晶片110之間。第一連接端子130設置於晶片110與轉接板120之間。焊墊112係鄰近於主動表面116的邊緣配置，而接墊114係鄰近於背面118的邊緣配置，第一連接端子130則分別連接焊墊112及接墊114至導線圖案122。如此，焊墊112即可透過第一連接端子130及導線圖案122電性連接至接墊114。也就是說，焊墊112及接墊114透過第一連接端子130及導線圖案122所形成之電性連接路徑而形成電性連接。在本實施例中，焊墊112及接墊114分別為晶片110於主動表面116及背面118上之重配線路層(redistribution layer，RDL)，於主動表面116上，重配線路層更包括跡線113，跡線113連接焊墊112並向主動表面116中心方向延伸。在本實施例中，晶片110更包括至少一第二連接端子140(繪示為兩個)。第二連接端子140分別設置於跡線113上，使晶片110可藉由第二連接端子140與外部電路電性連接。在本實施例 中，第一連接端子130及第二連接端子140例如是錫球。
圖3A為本發明之另一實施例之一種轉接板之俯視示意圖。圖3B為圖3A之轉接板之剖面示意圖。請同時參照圖3A及圖3B，本實施例之轉接板120a更可包括一介電層126，配置於基材124上以覆蓋導線圖案122之部分區域，在此，部份區域係指導線圖案122用以與第一連接端子130連接的部份以外的區域。此處介電層126的設置不僅能提供轉接板120a緩衝及黏合之功效，另外也可避免移動離子(例如是鈉離子)、濕氣、過渡金屬(例如是金、銅或銀)或其他污染物的穿透或附著導致位於下方之導線圖案122氧化或不當橋接。
圖4為依照本發明之一實施例之一種多晶片堆疊封裝之剖面示意圖。請參考圖4，本實施例之多晶片堆疊封裝100a係利用多個如圖1之晶片結構100相互堆疊而形成之多晶片堆疊結構。在此必須說明的是，本實施例沿用圖1之實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述之實施例，本實施例不再重複贅述。如圖4所示，多晶片堆疊封裝100a包括多個晶片結構100(繪示為兩個)，各晶片結構100如前述包括一晶片110、至少一轉接板120以及多個第一連接端子130。在本實施例中，各晶片110即為圖1之晶片110，各晶片110之主動表面116上的焊墊112係透過對應之轉接板120電性連接至其背面118上之接墊114。各晶片110 之主動表面116及背面118上如圖4所示各配置至少一跡線113、115，其分別連接焊墊112及接墊114並分別向主動表面116及背面118之中心方向延伸，而各晶片110具有第二連接端子140設置於跡線113上。晶片結構100彼此堆疊，且透過各晶片結構100之第二連接端子140與相鄰之晶片結構100形成電性連接，更具體而言，晶片結構100之第二連接端子140與相鄰之晶片結構100之跡線115對應連接，以完成多晶片堆疊封裝100a之電性傳輸路徑。
圖5為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。請參照圖5，在本實施例中，多晶片堆疊封裝200包括一晶片組210、至少一轉接板220以及多個第一連接端子230。晶片組210包括多個晶片212(繪示為兩個)。晶片212彼此堆疊配置，且各晶片212具有一主動表面218、相對主動表面218之一背面219以及多個分別連接主動表面218及背面219之側表面217。各晶片212包括至少一配置於主動表面218上之焊墊214。在本實施例中，各晶片212更包括至少一接墊216，配置於各晶片212之背面219，焊墊214係鄰近於主動表面218的邊緣配置，而接墊216係鄰近於背面219的邊緣配置。焊墊214及接墊216分別為晶片212於主動表面218及背面219上之重配線路層(redistribution layer，RDL)，於主動表面218上，重配線路層更包括跡線213，跡線213連接焊墊214並向主動表面218中心方向延伸。在本實施例中，各晶片212更包括至少一第二連接端子240設置於跡線 213上，以透過第二連接端子240與相鄰之晶片212相互連接或與外部元件電性連接。換句話說，各晶片212之焊墊214以及與其相鄰之晶片212之接墊216可透過第二連接端子240而形成電性連接。再者，轉接板220實質上平行於各晶片212之其中一個側表面217設置。轉接板220之長度D3實質上大於或等於晶片組210的整體高度D4。具體而言，轉接板220的長度D3可大於或等於各晶片212之厚度之總合再加上連接晶片212之第二連接端子240的高度，其中，如圖5所示，D4代表各晶片212之厚度之總合再加上連接晶片212之第二連接端子240的高度。在本實施例中，圖5為兩轉接板220分別實質上平行於晶片組210之各晶片212之相對兩側表面217，但本發明並不限制轉接板220的數量以及與轉接板220實質上平行之側表面217的位置。
圖6為圖5之轉接板之俯視示意圖。請同時參照圖5及圖6，轉接板220包括一基材224以及一導線圖案222。導線圖案222配置於基材224上且位於基材224與晶片組210之間。第一連接端子230設置於晶片212與轉接板220之間，並分別連接焊墊214及接墊216至導線圖案222。如此，焊墊214即可透過第一連接端子230及導線圖案222電性連接至接墊216。在本實施例中，晶片組210的晶片212數量為兩個，彼此堆疊設置，且各晶片212與其相鄰之晶片212透過多個第二連接端子240連接，而第一連接端子230則分別連接各晶片212之焊墊214及晶片組210 最下方之晶片212的背面219上之接墊216，意即，垂直堆疊之各晶片212透過轉接板220之導線圖案222及第一連接端子230分別連接各晶片212之焊墊214及接墊216而形成電性導通。在本實施例中，第一連接端子230及第二連接端子240例如是錫球。此外，本實施例之轉接板220亦可如前一實施例所述具有一介電層，配置於基材224上以覆蓋導線圖案222之部分區域，不僅能提供轉接板220緩衝及黏合之功效，也可以避免移動離子(例如是鈉離子)、濕氣、過渡金屬(例如是金、銅或銀)或其他污染物的穿透或附著導致位於下方之導線圖案222氧化或不當橋接。在本實施例中，多晶片堆疊封裝200更包括一承載器250，以供晶片組210設置於其上，晶片組210最下方之晶片212的背面219也設置有第二連接端子240分別連接接墊216，以使晶片組210透過第二連接端子240電性連接承載器250。在本實施例中，承載器例如為基板、導線架、印刷電路板等。
圖7為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。在此必須說明的是，本實施例沿用圖5之實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述之實施例，本實施例不再重複贅述。請參考圖7，本實施例之多晶片堆疊封裝200a與圖5之多晶片堆疊封裝200相似，惟二者主要差異之處在於：本實施例之多晶片堆疊封裝200a，其晶片組210 之晶片212是以背面219彼此面對而設置，並且是利用介電層260將晶片212彼此間隔且連接。也就是說，本實施例將介電層260設置於任兩背對背之相鄰晶片212間，以連接晶片212。在本實施例中，晶片組210包括兩晶片212，而焊墊214分別設置於各晶片212之主動表面218上。
如此設置，其對應之轉接板220則可利用兩個第一連接端子230分別連接兩晶片212主動表面218上之焊墊214至導線圖案222，以使兩晶片212形成電性連接。在本實施例中，各晶片212之主動表面218上可進一步包括至少一跡線213，跡線213連接焊墊214並向主動表面218中心方向延伸。晶片212更包括第二連接端子240設置於跡線213上，使晶片組210可透過第二連接端子240電性連接至承載板250上或與其他元件電性連接。
圖8為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。在此必須說明的是，本實施例沿用圖7之實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述之實施例，本實施例不再重複贅述。請參考圖8，本實施例之多晶片堆疊封裝200b與圖7之多晶片堆疊封裝200a相似，惟二者主要差異之處在於：本實施例之介電層270是設置於任兩相鄰之晶片212之間以及轉接板220與晶片組210之間。更具體而言，本實施例之介電層270除了設置於任兩相鄰之晶片212之間，更可填充於轉接板220與晶片組210之間的縫 隙，以覆蓋導線圖案222之部分區域。在此，部份區域係指導線圖案222用以與第一連接端子230連接的部分以外的區域。因此，介電層270除了用以連接任兩相鄰之晶片212及連接板220、提供緩衝之功效，更可避免移動離子(例如是鈉離子)、濕氣、過渡金屬(例如是金、銅或銀)或其他污染物的穿透或附著導致位於下方之導線圖案222氧化或不當橋接。
綜上所述，本發明將具有導線圖案之轉接板實質上平行於晶片之側表面配置，並將連接端子設置於晶片及轉接板之間，以分別連接晶片主動表面上之焊墊及晶片背面上之接墊至轉接板之導線圖案。如此，晶片主動表面上之焊墊及晶片背面上之接墊可透過連接端子及轉接板之導線圖案所形成之電性連接路徑而形成電性連接，使晶片上下電性導通。
除此之外，本發明更可應用於多晶片堆疊封裝，將轉接板實質上平行於多晶片堆疊封裝之晶片組之側表面配置，並將連接端子設置於晶片組及轉接板之間，以使晶片組中垂直堆疊之晶片可透過連接端子及轉接板上之導線圖案電性連接。相較於習知晶片封裝技術，本發明省去了繁複的製程步驟及昂貴的製程設備，因此，本發明確實可有效簡化製程以及降低生產成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片結構
110、212‧‧‧晶片
112、214‧‧‧焊墊
113、115、213‧‧‧跡線
114、216‧‧‧接墊
116、218‧‧‧主動表面
118、219‧‧‧背面
119、217‧‧‧側表面
120、120a、220‧‧‧轉接板
122、222‧‧‧導線圖案
124、224‧‧‧基材
126、260、270‧‧‧介電層
130、230‧‧‧第一連接端子
140、240‧‧‧第二連接端子
200、200a、200b‧‧‧多晶片堆疊封裝
210‧‧‧晶片組
250‧‧‧承載器
D1、D3‧‧‧長度
D2、D4‧‧‧厚度/高度
圖1為依照本發明之一實施例之一種晶片結構之剖面示意圖。
圖2為圖1之轉接板之俯視示意圖。
圖3A為本發明之另一實施例之一種轉接板之俯視示意圖。
圖3B為圖3A之轉接板之剖面示意圖。
圖4為依照本發明之一實施例之一種多晶片堆疊封裝之剖面示意圖。
圖5為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。
圖6為圖5之轉接板之俯視示意圖。
圖7為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。
圖8為依照本發明之另一實施例之一種多晶片堆疊封裝之剖面示意圖。
100‧‧‧晶片結構
110‧‧‧晶片
112‧‧‧焊墊
113‧‧‧跡線
114‧‧‧接墊
116‧‧‧主動表面
118‧‧‧背面
119‧‧‧側表面
120‧‧‧轉接板
122‧‧‧導線圖案
124‧‧‧基材
130‧‧‧第一連接端子
140‧‧‧第二連接端子
D1‧‧‧長度
D2‧‧‧厚度

Claims (15)

  1. 一種晶片結構，包括：一晶片，具有一主動表面、相對該主動表面之一背面以及多個分別連接該主動表面及該背面之側表面，該晶片包括至少一配置於該主動表面上之焊墊以及至少一配置於該背面上之接墊；至少一轉接板，實質上平行於其中一個側表面設置，該轉接板包括一基材以及一導線圖案，該導線圖案形成於該基材實質上平行於該其中一個側表面的一平面上，且該導線圖案位於該基材的該平面與該晶片的該其中一個側表面之間；以及多個第一連接端子，設置於該基材的該平面上並連接該導線圖案以及至少部份該晶片的該其中一個側表面，其中該焊墊透過該些第一連接端子以及該導線圖案電性連接至該接墊。
  2. 如申請專利範圍第1項所述之晶片結構，其中該焊墊係鄰近於該主動表面的邊緣配置，而該接墊係鄰近於該背面的邊緣配置，該主動表面上更配置至少一跡線，該跡線連接該焊墊並向該主動表面中心方向延伸。
  3. 如申請專利範圍第2項所述之晶片結構，其中該晶片更包括至少一第二連接端子，設置於該跡線上。
  4. 如申請專利範圍第1項所述之晶片結構，其中該轉接板更包括一介電層，配置於該基材上以覆蓋該導線圖案之部分區域，且該介電層位於該基材與該晶片之間。
  5. 如申請專利範圍第1項所述之晶片結構，其中該轉接板之長度實質上大於或等於該晶片之厚度。
  6. 一種多晶片堆疊封裝，包括多個如申請專利範圍第3項所述之晶片結構，該些晶片結構彼此堆疊，且透過各該晶片結構之該至少一第二連接端子與相鄰之該晶片結構形成電性連接。
  7. 如申請專利範圍第6項所述之多晶片堆疊封裝，其中各該轉接板更包括一介電層，配置於各該基材上以覆蓋對應之該導線圖案之部分區域，且各該介電層位於對應之該基材與對應之該晶片之間。
  8. 如申請專利範圍第6項所述之多晶片堆疊封裝，其中各該轉接板之長度實質上大於或等於對應之各該晶片之厚度。
  9. 一種多晶片堆疊封裝，包括：一晶片組，包括多個晶片，該些晶片彼此堆疊配置，各該晶片具有一主動表面、相對該主動表面之一背面以及多個分別連接該主動表面及該背面之側表面，各該晶片包括至少一配置於該主動表面上之焊墊；至少一轉接板，實質上平行於各該晶片之其中一個側表面設置，該轉接板包括一基材以及一導線圖案，該導線圖案形成於該基材實質上平行於該其中一個側表面的一平面上，且該導線圖案位於該基材的該平面與該晶片組的各該晶片的該其中一個側表面之間；以及多個第一連接端子，設置於該基材的該平面上並連接該導線圖案以及至少部份該晶片組的各該晶片的該其中一 個側表面，其中該些晶片之該些焊墊透過該些第一連接端子以及該導線圖案彼此電性連接。
  10. 如申請專利範圍第9項所述之多晶片堆疊封裝，其中各該晶片更包括至少一接墊，設置於各該晶片之該背面，該些焊墊透過該些第一連接端子以及該導線圖案至少電性連接至該晶片組最下方之該晶片之該接墊。
  11. 如申請專利範圍第10項所述之多晶片堆疊封裝，其中該焊墊係鄰近於各該晶片之該主動表面的邊緣配置，而該接墊係鄰近於該背面的邊緣配置，各該晶片之該主動表面上進一步配置至少一跡線，該跡線連接該焊墊並向該主動表面中心方向延伸。
  12. 如申請專利範圍第11項所述之多晶片堆疊封裝，其中各該晶片更包括至少一第二連接端子，該第二連接端子設置於該跡線上且分別連接各該晶片之該焊墊至與其相鄰之該晶片之該接墊。
  13. 如申請專利範圍第9項所述之多晶片堆疊封裝，其中該轉接板更包括一介電層，配置於該基材上以覆蓋該導線圖案之部分區域，且該介電層位於該基材與該些晶片之間。
  14. 如申請專利範圍第9項所述之多晶片堆疊封裝，更包括一介電層，配置於任兩相鄰之該些晶片間，以連接該些晶片。
  15. 如申請專利範圍第9項所述之多晶片堆疊封裝，其中該轉接板之長度實質上大於或等於該晶片組之整體高度。
TW101146413A 2012-12-10 2012-12-10 晶片結構及多晶片堆疊封裝 TWI491008B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101146413A TWI491008B (zh) 2012-12-10 2012-12-10 晶片結構及多晶片堆疊封裝
CN201310080343.9A CN103872004B (zh) 2012-12-10 2013-03-13 芯片结构及多芯片堆迭封装
US13/845,129 US9018772B2 (en) 2012-12-10 2013-03-18 Chip structure and multi-chip stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146413A TWI491008B (zh) 2012-12-10 2012-12-10 晶片結構及多晶片堆疊封裝

Publications (2)

Publication Number Publication Date
TW201423946A TW201423946A (zh) 2014-06-16
TWI491008B true TWI491008B (zh) 2015-07-01

Family

ID=50880082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146413A TWI491008B (zh) 2012-12-10 2012-12-10 晶片結構及多晶片堆疊封裝

Country Status (3)

Country Link
US (1) US9018772B2 (zh)
CN (1) CN103872004B (zh)
TW (1) TWI491008B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576979B (zh) * 2014-12-24 2017-04-01 力成科技股份有限公司 封裝基板及其製造方法
MY192051A (en) * 2016-12-29 2022-07-25 Intel Corp Stacked dice systems
CN112768422B (zh) * 2019-11-06 2024-03-22 欣兴电子股份有限公司 芯片封装结构及其制作方法
CN112018097B (zh) * 2020-09-03 2022-09-23 长江存储科技有限责任公司 半导体结构及其制造方法
CN112331635B (zh) * 2020-11-04 2022-06-07 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019359A1 (en) * 2008-06-16 2010-01-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Along a Profile Disposed in Peripheral Region Around the Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
KR20120012602A (ko) * 2010-08-02 2012-02-10 삼성전자주식회사 반도체 장치, 그 제조 방법 및 반도체 패키지의 제조 방법
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019359A1 (en) * 2008-06-16 2010-01-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Shielding Along a Profile Disposed in Peripheral Region Around the Device

Also Published As

Publication number Publication date
US9018772B2 (en) 2015-04-28
US20140159253A1 (en) 2014-06-12
CN103872004A (zh) 2014-06-18
TW201423946A (zh) 2014-06-16
CN103872004B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US9184153B2 (en) Chip stack structure and method for fabricating the same
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US7948089B2 (en) Chip stack package and method of fabricating the same
TWI496270B (zh) 半導體封裝件及其製法
TW201826461A (zh) 堆疊型晶片封裝結構
CN103187396A (zh) 具有无半导体通孔的超薄中介片的半导体封装件
TWI491008B (zh) 晶片結構及多晶片堆疊封裝
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
TWI723414B (zh) 電子封裝件及其製法
US9147670B2 (en) Functional spacer for SIP and methods for forming the same
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
TW201327769A (zh) 半導體封裝件及其製造方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
US20210050326A1 (en) Semiconductor package
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
TWI423405B (zh) 具載板之封裝結構
KR100994209B1 (ko) 반도체 적층 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
TWI473242B (zh) 晶片封裝結構
TWI762058B (zh) 半導體封裝件
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
TWI558286B (zh) 封裝結構及其製法
KR20080020386A (ko) 멀티 칩 패키지
TWM648920U (zh) 線路載板及電子封裝體