CN112768422B - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112768422B
CN112768422B CN201911075451.0A CN201911075451A CN112768422B CN 112768422 B CN112768422 B CN 112768422B CN 201911075451 A CN201911075451 A CN 201911075451A CN 112768422 B CN112768422 B CN 112768422B
Authority
CN
China
Prior art keywords
substrate
micro
bumps
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911075451.0A
Other languages
English (en)
Other versions
CN112768422A (zh
Inventor
林溥如
柯正达
谭瑞敏
曾子章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201911075451.0A priority Critical patent/CN112768422B/zh
Publication of CN112768422A publication Critical patent/CN112768422A/zh
Application granted granted Critical
Publication of CN112768422B publication Critical patent/CN112768422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

本发明提供一种芯片封装结构及其制作方法，芯片封装结构包括基板、至少二个芯片、多个第一接垫、多个第一微凸块以及桥接元件。基板具有第一表面以及与第一表面相对的第二表面。二个芯片配置于基板的第一表面，且彼此水平相邻。各芯片具有主动表面。第一接垫配置于各芯片的主动表面。第一微凸块配置于第一接垫上且尺寸皆相同。桥接元件配置于第一微凸块上，以使其中一芯片通过第一接垫、第一微凸块以及桥接元件电性连接至另一芯片。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及一种芯片封装结构及其制作方法，尤其涉及一种具有桥接元件的芯片封装结构及其制作方法。
背景技术
目前，在多个芯片互连的封装结构中，嵌入式多芯片互连桥接(embedded multi-die interconnect bridge，EMIB)技术是将芯片设置在线路载板上，并利用内埋于线路载板的内埋式的桥接元件来连接不同的芯片。由于芯片需同时连接桥接元件以及线路载板，且芯片连接至桥接元件的微凸块(micro bump)的尺寸与芯片连接至路载板的微凸块的尺寸不同，因而使得芯片组装时的良率不高。
发明内容
本发明提供一种芯片封装结构及其制作方法，可改善多芯片封装的良率问题，且具有高密度连接的效果。
本发明的芯片封装结构包括基板、至少二个芯片、多个第一接垫、多个第一微凸块以及桥接元件。基板具有第一表面以及与第一表面相对的第二表面。二个芯片配置于基板的第一表面，且彼此水平相邻。各芯片具有主动表面。第一接垫配置于各芯片的主动表面。第一微凸块配置于第一接垫上，且第一微凸块的尺寸皆相同。桥接元件配置于第一微凸块上，以使其中一芯片通过第一接垫、第一微凸块以及桥接元件电性连接至另一芯片。
在本发明的一实施例中，上述的桥接元件与基板分别位于芯片的相对两侧。
在本发明的一实施例中，上述其中一芯片的主动表面与另一芯片的主动表面齐平。
在本发明的一实施例中，上述的桥接元件包括至少一介电层、至少二个图案化线路层以及至少一第一导电孔。图案化线路层与介电层依序叠置于第一微凸块上。第一导电孔贯穿介电层。其中一图案化线路层通过第一导电孔与另一图案化线路层电性连接。
在本发明的一实施例中，上述的图案化线路层的线宽为2微米至5微米，且图案化线路层的线距为2微米至5微米。
在本发明的一实施例中，上述的芯片封装结构还包括多个第二接垫、多个第三接垫以及多个导线。第二接垫配置于基板的第一表面，且位于芯片的外围。第三接垫配置于各芯片的主动表面，且位于第一接垫的外围。导线连接第二接垫与第三接垫，以使芯片电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构还包括多个铜柱以及多个第二微凸块。铜柱配置于基板的第一表面，且位于芯片的外围。第二微凸块配置于铜柱上，以使桥接元件通过第二微凸块以及铜柱电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构还包括连接结构以及多个第二微凸块。连接结构配置于基板上，且位于芯片的外围。连接结构包括第二接垫、绝缘材料层、第三接垫以及第二导电孔。第二接垫配置于基板的第一表面。绝缘材料层配置于第二接垫上。第三接垫配置于绝缘材料层上。第二导电孔贯穿绝缘材料层，以电性连接第二接垫与第三接垫。第二微凸块配置于连接结构上，以使桥接元件通过第二微凸块以及连接结构电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构还包括连接结构以及多个第二微凸块。连接结构配置于基板上，且位于芯片的外围。连接结构包括第二接垫、导电件、第三接垫、绝缘材料层、第四接垫以及第二导电孔。第二接垫配置于基板的第一表面。导电件配置于第二接垫上。第三接垫配置于导电件上。绝缘材料层配置于第三接垫上。第四接垫配置于绝缘材料层上。第二导电孔贯穿绝缘材料层，以电性连接第三接垫与第四接垫。第二微凸块配置于连接结构上，以使桥接元件通过第二微凸块以及连接结构电性连接至基板。
本发明的芯片封装结构的制作方法包括以下步骤。首先，提供一基板。基板具有第一表面以及与第一表面相对的第二表面。接着，配置至少二个芯片于基板的第一表面。二个芯片彼此水平相邻，且各芯片具有一主动表面。然后，形成多个第一接垫于各芯片的主动表面。而后，形成多个第一微凸块于第一接垫上。第一微凸块的尺寸皆相同。最后，配置桥接元件于第一微凸块上，以使其中一芯片通过第一接垫、第一微凸块以及桥接元件电性连接至另一芯片。
在本发明的一实施例中，上述配置桥接元件于第一微凸块上的步骤包括以下步骤。首先，提供玻璃基板。接着，形成离型层于玻璃基板上。然后，形成桥接元件于离型层上。最后，移除离型层以及玻璃基板，以将桥接元件配置于第一微凸块上。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括以下步骤。形成多个第二接垫于基板的第一表面，以使第二接垫位于芯片的外围。形成多个第三接垫于各芯片的主动表面，以使第三接垫位于第一接垫的外围。形成多个导线，以连接第二接垫与第三接垫，以使芯片电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括以下步骤。形成多个铜柱于基板的第一表面，以使铜柱位于芯片的外围。形成多个第二微凸块于铜柱上，以使桥接元件通过第二微凸块以及铜柱电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括以下步骤。首先，形成连接结构于基板上，以使连接结构位于芯片的外围。连接结构包括第二接垫、绝缘材料层、第三接垫以及第二导电孔。第二接垫配置于基板的第一表面。绝缘材料层配置于第二接垫上。第三接垫配置于绝缘材料层上。第二导电孔贯穿绝缘材料层，以电性连接第二接垫与第三接垫。接着，形成多个第二微凸块于连接结构上，以使桥接元件通过第二微凸块以及连接结构电性连接至基板。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括以下步骤。首先，形成连接结构于基板上，以使连接结构位于芯片的外围。连接结构包括第二接垫、导电件、第三接垫、绝缘材料层、第四接垫以及第二导电孔。第二接垫配置于基板的第一表面。导电件配置于第二接垫上。第三接垫配置于导电件上。绝缘材料层配置于第三接垫上。第四接垫配置于绝缘材料层上。第二导电孔贯穿绝缘材料层，以电性连接第三接垫与第四接垫。接着，形成多个第二微凸块于连接结构上，以使桥接元件通过第二微凸块以及连接结构电性连接至基板。
基于上述，在本实施例的芯片封装结构及其制作方法中，由于彼此水平相邻的芯片皆是通过第一接垫以及第一微凸块组装至桥接元件，且第一微凸块的尺寸皆相同，因而在进行多芯片组装时，可改善多芯片封装的良率问题。
附图说明
图1A至图1D示出为本发明一实施例的芯片封装结构的制作方法的剖面示意图；
图2示出为本发明另一实施例的芯片封装结构的剖面示意图；
图3示出为本发明另一实施例的芯片封装结构的剖面示意图；
图4示出为本发明另一实施例的芯片封装结构的剖面示意图。
附图标记说明
100、100a、100b、100c：芯片封装结构
110：基板
111：第一表面
112：第二表面
113、114：第二接垫
120、121：芯片
120a、121a：主动表面
130、131：第一接垫
132、133：第三接垫
140、141：导线
150、151：第一微凸块
152、153：第二微凸块
160：桥接元件
161、161a：介电层
162、162a：图案化线路层
163：第一导电孔
170：玻璃基板
171：离型层
173：接垫
174：连接端子
180、181：铜柱
190、191、192、193：连接结构
190a、191a、192a、193a：绝缘材料层
190b、191b、192b、193b：第三接垫
190c、191c、192c、193c：第二导电孔
192d、193d：导电件
192e、193e：第四接垫
具体实施方式
图1A至图1D示出为本发明一实施例的芯片封装结构的制作方法的剖面示意图。
请参照图1A，在本实施例中，首先，提供一基板110。基板110具有第一表面111以及与第一表面111相对的第二表面112。在本实施例中，基板110可以是有机基板、无机基板、陶瓷基板、电路板、载板、金属基板，但不以此为限。
请继续参照图1A，接着，配置至少二个芯片120、121于基板110的第一表面111。芯片120与芯片121彼此水平相邻配置。芯片120具有主动表面120a，且芯片121具有主动表面121a。在一些实施例中，其中一芯片120的主动表面120a与另一芯片121的主动表面121a齐平。在一些实施例中，可利用芯片接合膜(die attach film，DAF)将芯片120、121固定于基板110上。虽然本实施例示意地示出为2个芯片，但本发明并不对芯片的数量加以限制，只要使芯片的数量为2个或2个以上即可。
然后，请参照图1B，形成多个第一接垫130、131于各芯片120、121的主动表面120a、121a(一般而言第一接垫会在芯片制作完成时即完成)。在本实施例中，第一接垫130位于芯片120的主动表面120a，且第一接垫131位于芯片121的主动表面121a。在一些实施例中，第一接垫130接触芯片120的主动表面120a，且第一接垫131接触芯片121的主动表面121a。
接着，请继续参照图1B，形成多个第二接垫113、114于基板110的第一表面111(一般而言第二接垫会在基板形成时即完成)，形成多个第三接垫132、133于各芯片120、121的主动表面120a、121a(一般而言第三接垫会在芯片制作完成时即完成)，并形成多个导线140、141以连接第二接垫113、114与第三接垫132、133。在本实施例中，第二接垫113以及第二接垫114配置于基板110的第一表面111，且皆位于芯片120、121的外围。第三接垫132以及第三接垫133分别配置于各芯片120、121的主动表面120a、121a，且皆位于第一接垫130、131的外围。芯片120可通过第三接垫132、导线140以及第二接垫113电性连接至基板110。芯片121可通过第三接垫133、导线141以及第二接垫114电性连接至基板110。
而后，形成多个第一微凸块150、151于第一接垫130、131上(第一微凸块亦可在芯片制作完成时即完成)。在本实施例中，第一微凸块150位于第一接垫130上，且第一微凸块151位于第一接垫131上。第一微凸块150接触第一接垫130，且第一微凸块151接触第一接垫131。在本实施例中，第一微凸块150的尺寸与第一微凸块151的尺寸相同。第一微凸块150、151的大小例如是10微米至80微米，但不以此为限。
然后，请参照图1C，配置桥接元件160于第一微凸块150、151上，以使其中一芯片120可通过第一接垫130、131、第一微凸块150、151以及桥接元件160电性连接至另一芯片121。详细来说，在本实施例中，上述配置桥接元件160于第一微凸块150、151上的步骤包括以下步骤：首先，提供玻璃基板170。接着，形成离型层171于玻璃基板170上。然后，形成桥接元件160于离型层171上，以使桥接元件160与玻璃基板170分别位于离型层171的相对两侧。在本实施例中，桥接元件160包括至少一介电层161、161a、至少二个图案化线路层162、162a以及至少一第一导电孔163。图案化线路层162、162a与介电层161、161a依序叠置于第一微凸块150、151上。第一导电孔163贯穿介电层161，以使其中一图案化线路层162通过第一导电孔163与另一图案化线路层162a电性连接。最后，将桥接元件160、离型层171以及玻璃基板170一同配置于第一微凸块150、151上。在本实施例中，桥接元件160与基板110分别位于芯片120、121的相对两侧。
在本实施例中，由于玻璃基板170具有高度平整性与强度，因而可于玻璃基板170上制作出超微细线路，并具有高密度连接的效果。在本实施例中，图案化线路层162、162a的线宽例如是2微米至5微米，且图案化线路层162、162a的线距例如是2微米至5微米，但不以此为限。
在本实施例的芯片封装结构的制作方法中，虽然是在形成导线140、141以连接第二接垫113、114与第三接垫132、133，之后，才将桥接元件160配置于第一微凸块150、151上，但本发明并不对此两步骤的先后顺序加以限制。也就是说，在一些实施例中，也可以先将桥接元件160配置于第一微凸块150、151上之后，再形成导线140、141。
接着，请参照图1D，移除离型层171以及玻璃基板170，并于基板110的第二表面112上形成接垫173以及连接端子174。在一些实施例中，连接端子174例如是锡球，可用于球栅阵列封装(ball grid array，BGA)，但不以此为限。此时，已制作完成本实施例的芯片封装结构100。
简言之，本实施例的芯片封装结构100包括基板110、至少二个芯片120、121、多个第一接垫130、131、多个第一微凸块150、151以及桥接元件160。基板110具有第一表面111以及与第一表面111相对的第二表面112。二个芯片120、121配置于基板110的第一表面111，且彼此水平相邻。各芯片120、121具有主动表面120a、121a。第一接垫130、131配置于各芯片120、121的主动表面120a、121a。第一微凸块150、151配置于第一接垫130、131上。桥接元件160配置于第一微凸块150、151上，以使其中一芯片120可通过第一接垫130、131、第一微凸块150、151以及桥接元件160电性连接至另一芯片121。
此外，在本实施例的芯片封装结构100及其制作方法中，由于彼此水平相邻的芯片120、121皆是通过第一接垫130、131以及第一微凸块150、151组装至桥接元件160，且第一微凸块150、151的尺寸皆相同，因而在进行多芯片120、121组装时，可改善多芯片120、121封装的良率问题。接着，由于桥接元件160包括细线路的图案化线路层162、162a，因而使得本实施例的芯片封装结构100具有高密度连接的效果。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2示出为本发明另一实施例的芯片封装结构的剖面示意图。请同时参照图1D与图2，本实施例的芯片封装结构100a与图1D中的芯片封装结构100相似，惟二者主要差异之处在于：本实施例的芯片封装结构100a还包括多个铜柱180、181以及多个第二微凸块152、153，但不包括第二接垫113、114、第三接垫132、133以及导线140、141。
具体来说，请参照图2，在本实施例中，铜柱180、181配置于基板110的第一表面111，且铜柱180、181位于芯片120以及芯片121的外围。第二微凸块152配置于铜柱180上，且第二微凸块153配置于铜柱181上。藉此，使桥接元件160可通过第二微凸块152、153以及铜柱180、181电性连接至基板110。也就是说，相较于图1D是以第三接垫132、133、导线140、141以及第二接垫113、114电性连接芯片120、121与基板110，本实施例的芯片封装结构100a则是以第一接垫130、131、第一微凸块150、151、桥接元件160、第二微凸块152、153以及铜柱180、181电性连接芯片120、121与基板110。在一些实施例中，铜柱180的顶表面180a与第一接垫130面向第一微凸块150的表面齐平，且铜柱181的顶表面181a与第一接垫131面向第一微凸块151的表面齐平。在一些实施例中，第二微凸块152、153的尺寸与第一微凸块150、151的尺寸相同。在一些实施例中，铜柱180、181接触基板110的第一表面111。
图3示出为本发明另一实施例的芯片封装结构的剖面示意图。请同时参照图2与图3，本实施例的芯片封装结构100b与图2中的芯片封装结构100a相似，惟二者主要差异之处在于：本实施例的芯片封装结构100b以连接结构190、191取代图2中的铜柱180、181。
具体来说，请参照图3，在本实施例中，连接结构190、191配置于基板110的第一表面111上，且位于芯片120、121的外围。连接结构190、191包括第二接垫113、114、绝缘材料层190a、191a、第三接垫190b、191b以及第二导电孔190c、191c。第二接垫113、114配置于基板110的第一表面111。绝缘材料层190a、191a配置于第二接垫113、114上，且覆盖第二接垫113、114以及部分第一表面111。第三接垫190b、191b配置于绝缘材料层190a、191a上。第二导电孔190c、191c贯穿绝缘材料层190a、191a，以电性连接第二接垫113、114与第三接垫190b、191b。第二微凸块152、153配置于连接结构190、191上，以使桥接元件160可通过第二微凸块152、153以及连接结构190、191电性连接至基板110。在一些实施例中，第二接垫113、114接触基板110的第一表面111。在一些实施例中，绝缘材料层190a、191a的材料例如是ABF、Polyimide、Epoxy、Silicone，但不以此为限。在一些实施例中，可在形成连接结构于基板110的第一表面111上并于连接结构中形成一开口之后，才将芯片120、121配置于基板110的第一表面111上并使芯片120、121位于所述开孔中。
图4示出为本发明另一实施例的芯片封装结构的剖面示意图。请同时参照图2与图4，本实施例的芯片封装结构100c与图2中的芯片封装结构100a相似，惟二者主要差异之处在于：本实施例的芯片封装结构100c以连接结构192、193取代图2中的铜柱180、181。
具体来说，请参照图4，在本实施例中，连接结构192、193配置于基板110的第一表面111上，且位于芯片120、121的外围。连接结构192、193包括第二接垫113、114、导电件192d、193d、第三接垫192b、193b、绝缘材料层192a、193a、第四接垫192e、193e以及第二导电孔192c、193c。第二接垫113、114配置于基板110的第一表面111。导电件192d、193d配置于第二接垫113、114上。第三接垫192b、193b配置于导电件192d、193d上。绝缘材料层192a、193a配置于第三接垫192b、193b上。第四接垫192e、193e配置于绝缘材料层192a、193a上。第二导电孔192c、193c贯穿绝缘材料层192a、193a，以电性连接第三接垫192b、193b与第四接垫192e、193e。第二微凸块152、153配置于连接结构192、193上，以使桥接元件160通过第二微凸块152、153以及连接结构192、193电性连接至基板110。在一些实施例中，第二接垫113、114接触基板110的第一表面111。在一些实施例中，导电件192d、193d材质例如是金、银、锡、铜或其他合金材料，但不以此为限。在本实施例中，连接结构192是以双层板为例，在其他实施例中也可以是三层板或三层板以上，但不以此为限。
综上所述，在本实施例的芯片封装结构及其制作方法中，由于彼此水平相邻的芯片皆是通过第一接垫以及第一微凸块组装至桥接元件，且第一微凸块的尺寸皆相同，因而在进行多芯片组装时，可改善多芯片封装的良率问题。接着，由于桥接元件包括细线路的图案化线路层，因而使得本实施例的芯片封装结构具有高密度连接的效果。

Claims (16)

1.一种芯片封装结构，其特征在于，包括：
基板，具有第一表面以及与所述第一表面相对的第二表面；
至少二个芯片，配置于所述基板的第一表面，所述至少二个芯片彼此水平相邻，且各所述芯片具有主动表面；
多个第一接垫，配置于各所述芯片的所述主动表面；
多个第一微凸块，配置于所述多个第一接垫上，且所述多个第一微凸块的尺寸皆相同；
桥接元件，配置于所述多个第一微凸块上，以使其中所述芯片通过所述多个第一接垫、所述多个第一微凸块以及所述桥接元件电性连接至另一所述芯片；
多个连接件，配置于所述基板的所述第一表面上，其中所述多个连接件位于所述至少二个芯片的外围且不位于所述至少二个芯片之间；以及
多个第二微凸块，配置于所述多个连接件上，以使所述桥接元件透过所述多个第二微凸块以及所述多个连接件电性连接至所述基板，其中所述多个第一微凸块的尺寸与所述多个第二微凸块的尺寸相同。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述桥接元件与所述基板分别位于所述多个芯片的相对两侧。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述多个芯片的其中所述芯片的所述主动表面与另一所述芯片的所述主动表面齐平。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述桥接元件包括至少一介电层、至少二个图案化线路层以及至少一第一导电孔，所述图案化线路层与所述至少一介电层依序叠置于所述多个第一微凸块上，所述至少一第一导电孔贯穿所述至少一介电层，且其中一所述图案化线路层通过所述至少一第一导电孔与另一所述图案化线路层电性连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述多个图案化线路层的线宽为2微米至5微米，且所述多个图案化线路层的线距为2微米至5微米。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述多个连接件包括：
多个铜柱，配置于所述基板的第一表面，且位于所述多个芯片的外围。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述多个连接件包括：
连接结构，配置于所述基板上，且位于所述多个芯片的外围，其中所述连接结构包括：
第二接垫，配置于所述基板的第一表面；
绝缘材料层，配置于所述第二接垫上；
第三接垫，配置于所述绝缘材料层上；以及
第二导电孔，贯穿所述绝缘材料层，以电性连接所述第二接垫与所述第三接垫。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述多个连接件包括：
连接结构，配置于所述基板上，且位于所述多个芯片的外围，其中所述连接结构包括：
第二接垫，配置于所述基板的第一表面；
导电件，配置于所述第二接垫上；
第三接垫，配置于所述导电件上；
绝缘材料层，配置于所述第三接垫上；
第四接垫，配置于所述绝缘材料层上；以及
第二导电孔，贯穿所述绝缘材料层，以电性连接所述第三接垫与所述第四接垫。
9.一种芯片封装结构的制作方法，其特征在于，包括：
提供基板，且所述基板具有第一表面以及与所述第一表面相对的第二表面；
配置至少二个芯片于所述基板的第一表面，其中所述至少二个芯片彼此水平相邻，且各所述芯片具有主动表面；
形成多个第一接垫于各所述芯片的所述主动表面；
形成多个第一微凸块于所述多个第一接垫上，且所述多个第一微凸块的尺寸皆相同；以及
配置桥接元件于所述多个第一微凸块上，以使其中所述芯片通过所述多个第一接垫、所述多个第一微凸块以及所述桥接元件电性连接至另一所述芯片；
形成多个连接件于所述基板的所述第一表面，以使所述多个连接件位于所述至少二个芯片的外围且不位于所述至少二个芯片之间；以及
形成多个第二微凸块于所述多个连接件上，以使所述桥接元件透过所述多个第二微凸块以及所述多个连接件电性连接至所述基板，其中所述多个第一微凸块的尺寸与所述多个第二微凸块的尺寸相同。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，配置所述桥接元件于所述多个第一微凸块上的步骤包括：
提供玻璃基板；
形成离型层于所述玻璃基板上；
形成所述桥接元件于所述离型层上；以及
移除所述离型层以及所述玻璃基板，以将所述桥接元件配置于所述多个第一微凸块上。
11.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述桥接元件与所述基板分别位于所述多个芯片的相对两侧。
12.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述多个芯片的其中所述芯片的所述主动表面与另一所述芯片的所述主动表面齐平。
13.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述桥接元件包括至少一介电层、至少二个图案化线路层以及至少一第一导电孔，所述图案化线路层与所述至少一介电层依序叠置于所述多个第一微凸块上，所述至少一第一导电孔贯穿所述至少一介电层，且其中所述图案化线路层通过所述至少一第一导电孔与另一所述图案化线路层电性连接。
14.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述多个连接件的方法包括：
形成多个铜柱于所述基板的第一表面，以使所述多个铜柱位于所述多个芯片的外围。
15.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述多个连接件的方法包括：
形成连接结构于所述基板上，以使所述连接结构位于所述多个芯片的外围，其中所述连接结构包括：
第二接垫，配置于所述基板的第一表面；
绝缘材料层，配置于所述第二接垫上；
第三接垫，配置于所述绝缘材料层上；以及
第二导电孔，贯穿所述绝缘材料层，以电性连接所述第二接垫与所述第三接垫。
16.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述多个连接件的方法包括：
形成连接结构于所述基板上，以使所述连接结构位于所述多个芯片的外围，其中所述连接结构包括：
第二接垫，配置于所述基板的第一表面；
导电件，配置于所述第二接垫上；
第三接垫，配置于所述导电件上；
绝缘材料层，配置于所述第三接垫上；
第四接垫，配置于所述绝缘材料层上；以及
第二导电孔，贯穿所述绝缘材料层，以电性连接所述第三接垫与所述第四接垫。
CN201911075451.0A 2019-11-06 2019-11-06 芯片封装结构及其制作方法 Active CN112768422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911075451.0A CN112768422B (zh) 2019-11-06 2019-11-06 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911075451.0A CN112768422B (zh) 2019-11-06 2019-11-06 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112768422A CN112768422A (zh) 2021-05-07
CN112768422B true CN112768422B (zh) 2024-03-22

Family

ID=75692697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911075451.0A Active CN112768422B (zh) 2019-11-06 2019-11-06 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112768422B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872004A (zh) * 2012-12-10 2014-06-18 南茂科技股份有限公司 芯片结构及多芯片堆迭封装
CN106653617A (zh) * 2015-10-30 2017-05-10 台湾积体电路制造股份有限公司 堆叠式集成电路结构及形成方法
CN107041137A (zh) * 2014-09-05 2017-08-11 英帆萨斯公司 多芯片模块及其制法
KR20190110901A (ko) * 2018-03-21 2019-10-01 주식회사 심텍 브릿지 기판을 포함하는 인쇄회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311354B (en) * 2004-03-12 2009-06-21 Advanced Semiconductor Eng Multi-chip package structure
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
KR102495582B1 (ko) * 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872004A (zh) * 2012-12-10 2014-06-18 南茂科技股份有限公司 芯片结构及多芯片堆迭封装
CN107041137A (zh) * 2014-09-05 2017-08-11 英帆萨斯公司 多芯片模块及其制法
CN106653617A (zh) * 2015-10-30 2017-05-10 台湾积体电路制造股份有限公司 堆叠式集成电路结构及形成方法
KR20190110901A (ko) * 2018-03-21 2019-10-01 주식회사 심텍 브릿지 기판을 포함하는 인쇄회로기판

Also Published As

Publication number Publication date
CN112768422A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US10297582B2 (en) BVA interposer
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US6545228B2 (en) Semiconductor device with a plurality of stacked boards and method of making
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
CN107424973B (zh) 封装基板及其制法
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US9324681B2 (en) Pin attachment
TWI715257B (zh) 晶片封裝結構及其製作方法
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
CN112768422B (zh) 芯片封装结构及其制作方法
US20190214367A1 (en) Stacked package and a manufacturing method of the same
CN112992806A (zh) 半导体封装装置及其制造方法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
KR20090044496A (ko) 스택 패키지
CN101958292A (zh) 印刷电路板、封装件及其制造方法
US20040135252A1 (en) Arrangement for the protection of three-dimensional structures on wafers
CN116344495A (zh) 一种微模组封装引出结构及制备方法
CN117096126A (zh) 封装基板及其制法
KR20120030769A (ko) 반도체 디바이스 및 그 제조 방법
CN1747169A (zh) 覆晶连接埋入式被动元件的集成电路装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant