KR20120030769A - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20120030769A
KR20120030769A KR1020100092498A KR20100092498A KR20120030769A KR 20120030769 A KR20120030769 A KR 20120030769A KR 1020100092498 A KR1020100092498 A KR 1020100092498A KR 20100092498 A KR20100092498 A KR 20100092498A KR 20120030769 A KR20120030769 A KR 20120030769A
Authority
KR
South Korea
Prior art keywords
carrier
substrate
conductive
metal filler
etching
Prior art date
Application number
KR1020100092498A
Other languages
English (en)
Inventor
강동희
심재범
유지헌
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100092498A priority Critical patent/KR20120030769A/ko
Publication of KR20120030769A publication Critical patent/KR20120030769A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Abstract

본 발명에서는 본 발명은 스택이 용이하고, 인캡슐런트가 두께워지거나 파인 피치가 요구되는 경우 제조 시간을 줄일 수 있는 반도체 디바이스를 제공한다.가 개시된다.
일 예로, 제 1 면에 형성된 복수의 도전성 패드와, 상기 제 1 면의 반대면인 제 2 면에 형성되어 상기 도전성 패드와 전기적으로 연결된 복수의 랜드를 구비하는 기판; 상기 기판의 제 1 면에 형성되어, 상기 도전성 패턴과 전기적으로 연결된 적어도 하나의 반도체 다이; 상기 기판의 제 1 면에 상기 도전성 패드에 수직하게 형성된 금속 필러; 및 상기 금속 필러의 둘레를 감싸도록 상기 기판의 제 1 면에 형성된 인캡슐런트를 포함하는 반도체 디바이스가 개시된다.

Description

반도체 디바이스 및 그 제조 방법{Semiconductor Device And Fabricating Method thereof}
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
현재 전자 산업의 추세에서는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품들이 요구되고 있다. 이와 같은 제품 설계를 가능하게 하는 중요한 기술 중 하나가 반도체 디바이스의 제조 기술이며, 이에 따라 반도체 디바이스 산업 역시 발전하고 있다. 반도체 디바이스 역시 다양한 요구에 부합하기 위해 점차 반도체 다이 또는 반도체 패키지를 복수개 스택하는 것이 이슈가 되고 있다.
또한, 반도체 디바이스의 전체 크기는 줄어드는 반면, 입출력 단자의 수는 늘릴 것이 요구되고 있는 바, 입출력 단자들의 파인 피치(fine pitch)를 형성하는 것 역시 또 하나의 중요한 이슈가 되고 있다.
본 발명은 스택이 용이하고, 인캡슐런트가 두께워지거나 파인 피치가 요구되는 경우 제조 시간을 줄일 수 있는 반도체 디바이스를 제공한다.
본 발명에 따른 반도체 디바이스는 제 1 면에 형성된 복수의 도전성 패드와, 상기 제 1 면의 반대면인 제 2 면에 형성되어 상기 도전성 패드와 전기적으로 연결된 복수의 랜드를 구비하는 기판; 상기 기판의 제 1 면에 형성되어, 상기 도전성 패턴과 전기적으로 연결된 적어도 하나의 반도체 다이; 상기 기판의 제 1 면에 상기 도전성 패드에 수직하게 형성된 금속 필러; 및 상기 금속 필러의 둘레를 감싸도록 상기 기판의 제 1 면에 형성된 인캡슐런트를 포함할 수 있다.
여기서, 상기 금속 필러는 구리로 이루어질 수 있다.
그리고 상기 금속 필러는 상기 도전성 패드 중에서 상기 반도체 다이의 둘레에 형성된 것에 형성될 수 있다.
또한, 상기 금속 필러는 상기 반도체 다이의 두께 이상의 높이를 갖도록 형성될 수 있다.
또한, 상기 반도체 다이의 본드 패드와 상기 도전성 패드를 전기적으로 연결하는 도전성 와이어 또는 도전성 범프를 더 포함할 수 있다.
또한, 상기 기판의 제 2 면에는 상기 랜드와 전기적으로 연결된 복수의 솔더볼이 더 형성될 수 있다.
또한, 상기 금속 필러의 상부에 상부 솔더볼이 더 형성될 수 있다.
또한, 상기 상부 솔더볼은 상기 인캡슐런트의 상부로 더 돌출되어 형성될 수 있다.
더불어, 본 발명에 따른 반도체 디바이스의 제조 방법은 금속으로 이루어진 평판 형상의 캐리어를 구비하는 캐리어 구비 단계; 상기 캐리어의 하부를 식각하여 상기 캐리어의 하부에 금속 필러를 형성하는 캐리어 식각 단계; 상기 캐리어의 패턴이 기판의 도전성 패턴에 부착되도록 위치시키는 캐리어 어태치 단계; 상기 기판과 캐리어의 사이에 상기 인캡슐런트를 형성하는 인캡슐레이션 단계; 및 상기 캐리어의 상부를 제거하여 상기 금속 필러 및 인캡슐런트가 노출되도록 하는 캐리어 제거 단계를 포함할 수 있다.
여기서, 상기 캐리어 구비 단계는 상기 캐리어를 상기 구리로 구비할 수 있다.
그리고 상기 캐리어 식각 단계는 상기 캐리어의 하부를 상기 기판의 도전성 패턴에 대응되도록 식각하는 것일 수 있다.
또한, 상기 캐리어 식각 단계는 상기 캐리어의 하부에 상기 금속 필러가 형성될 영역에 대응하여 니켈, 팔라듐 및 금 중에서 선택된 어느 하나 또는 이들의 조합을 이용하여 식각 장벽층을 형성하고, 상기 식각 장벽층을 이용하여 선택적 식각을 수행하는 것일 수 있다.
또한, 상기 캐리어 어태치 단계는 상기 식각 패턴의 하부에 도전성 접착제를 도포하거나, 상기 기판의 도전성 패턴에 솔더를 형성하여, 상기 금속 필러와 도전성 패턴을 상호간에 결합시키는 것일 수 있다.
또한, 상기 인캡슐레이션 단계는 상기 기판과 캐리어의 사이로부터 인캡슐런트를 주입하여 이루어질 수 있다.
또한, 상기 캐리어 제거 단계는 상기 캐리어를 상기 기판의 반대면으로부터 식각하거나 그라인딩하여 이루어질 수 있다.
또한, 상기 캐리어 제거 단계는 상기 캐리어의 금속 필러를 제외한 상면을 제거하는 것일 수 있다.
또한, 상기 기판의 랜드에 솔더볼을 형성하는 솔더볼 형성 단계가 더 이루어질 수 있다.
또한, 상기 금속 필러의 상부에 솔더볼을 더 부착하는 상부 솔더볼 형성 단계가 더 이루어질 수 있다.
본 발명에 의한 반도체 디바이스는 기판의 도전성 패턴에 형성된 금속 필러를 구비하고 금속 필러가 상부로 노출되도록 함으로써, 반도체 디바이스가 상부에 용이하게 스택되도록 할 수 있다.
또한, 본 발명에 의한 반도체 디바이스는 금속 필러를 인캡슐런트보다 먼저 기판에 결합하여 형성됨으로써, 인캡슐런트가 두꺼워지거나 스택되는 반도체 디바이스의 솔더볼 피치가 작아지는 경우에도 제조 시간을 용이하게 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 11 및 도 12는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 기판(110), 상기 기판(110)에 형성된 반도체 다이(120), 상기 기판(110)에 형성된 금속 필러(140), 상기 금속 필러(140)의 외주연을 감싸는 인캡슐런트(150)를 포함한다. 또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 상기 기판(110)과 반도체 다이(120)를 전기적으로 연결하는 도전성 와이어(130) 또는 상기 기판(110)에 형성된 솔더볼(160)을 더 포함할 수도 있다.
상기 기판(110)은 대략 플레이트 형상의 기본층을 기준으로 제 1 면에 형성된 복수의 도전선 패턴(111), 상기 도전성 패턴(111)에 연결되어 상기 기판(110)을 관통하는 복수의 도전성 비아(112), 상기 기판(110)의 제 1 면에 대해 반대면인 제 2 면에 형성되고 상기 도전성 비아(112)를 통해 상기 도전성 패턴(111)과 연결되는 복수의 랜드(113)를 포함한다. 상기 도전성 패턴(111)은 상기 도전성 와이어(130)를 통해 상기 반도체 다이(120)와 전기적으로 연결되며, 상기 랜드(113)는 상기 솔더볼(160)을 통해 외부 회로(미도시)와 전기적으로 연결된다. 따라서, 상기 기판(110)의 제 1 면에 형성된 반도체 다이(120)는 상기 기판(110)을 통해 외부 회로와 전기적 신호를 주고 받을 수 있다.
상기 반도체 다이(120)는 상기 기판(110)의 제 1 면에 형성된다. 상기 반도체 다이(120)는 내부에 회로를 구비하며, 제 1 면에 복수의 본드 패드(120a)를 구비한다. 또한, 상기 반도체 다이(120)는 상기 본드 패드(120a)가 형성된 제 1 면의 반대면인 제 2 면이 상기 기판(110)에 접착제(121)를 통해 부착된 것으로 도시되어 있다. 상기 본드 패드(120a)는 상기 반도체 다이(120)의 제 1 면으로부터 돌출된 것으로 도시되어 있으나, 실제로는 상기 제 1 면의 내부로 인입되어 형성될 수 있다. 또한, 상기 반도체 다이(120)는 상기 본드 패드(120a)가 상기 도전성 와이어(130)를 통해 상기 기판(110)과 전기적으로 연결된다. 따라서, 상기 반도체 다이(120)는 상기 본드 패드(120)를 통해 외부 회로와 전기적 신호를 주고 받을 수 있다.
또한, 상기 반도체 다이(120)는 플립(flip)된 형태로 구비될 수도 있고, 이 경우, 상기 반도체 다이(120)는 상기 본드 패드(120a)가 상기 기판(110)을 향하는 상태에서 도전성 범프를 통해 상기 도전성 패턴(111)에 직접 결합될 수 있다.
상기 도전성 와이어(130)는 상기 반도체 다이(120)와 상기 기판(110)을 전기적으로 연결한다. 상기 도전성 와이어(130)는 상기 반도체 다이(120)의 본드 패드(120a)와 상기 기판(110)의 도전성 패턴(111)의 사이에 형성된다. 상기 도전성 와이어(130)는 전기 전도도가 높은 금, 구리, 알루미늄 등으로 이루어질 수 있으나, 그 중에서 통상적으로 금으로 이루어진다. 다만, 상술한 것처럼, 상기 반도체 다이(120)가 플립된 형태인 경우, 상기 도전성 와이어(130)는 도전성 범프로 대체될 수 있다.
상기 금속 필러(140)는 상기 기판(110)의 제 1 면에 형성된다. 상기 금속 필러(140)는 상기 기판(110)의 도전성 패턴(111) 중에서 상기 기판(110)의 가장자리에 위치한 것에 형성될 수 있다. 상기 금속 필러(140)는 상기 인캡슐런트(150)의 상부로 노출된다. 상기 금속 필러(140)는 상기 기판(111)의 도전성 패턴(111)을 통해 상기 반도체 다이(110) 또는 외부 회로와 연결된다. 그리고 상기 금속 필러(140)는 상부에 다른 반도체 디바이스가 스택되는 경우, 스택된 반도체 디바이스의 솔더볼과 연결되어 전기적 신호가 입출력되는 경로를 형성할 수 있다. 상기 금속 필러(140)는 전기 전도도가 좋고, 후술할 바와 같이 식각이 우수한 재질의 금속으로 이루어질 수 있다. 일 예로써, 상기 금속 필러(140)는 구리로 이루어질 수 있다.
그리고 상기 금속 필러(140)가 상기 기판(110)의 도전성 패턴(111)에 결합되면, 그 이후에 상기 인캡슐런트(150)가 상기 금속 필러(140)의 주변을 채우면서 형성된다. 따라서, 상기 인캡슐런트(150)에 드릴링을 수행하는 공정이 필요없기 때문에, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 상기 인캡슐런트(150)의 두께와 무관하게 제조 시간을 줄일 수 있다. 이와 마찬가지로, 상기 인캡슐런트(150)의 드릴링 공정이 없기 때문에 상부에 스택되는 다른 반도체 디바이스의 솔더볼의 피치가 작아져도, 상기 금속 피럴(140)의 폭만 이에 대응되도록 형성하면 되기 때문에, 역시 솔더볼의 피치와 무관하게 제조 시간을 줄일 수 있다.
상기 인캡슐런트(150)는 상기 기판(110)의 제 1 면에 형성된다. 상기 인캡슐런트(150)는 내부에 상기 반도체 다이(120) 및 도전성 와이어(130)를 감싸도록 형성되며, 상기 금속 필러(140)의 주변을 감싸도록 형성된다. 상기 인캡슐런트(150)는 상기 반도체 다이(120) 및 도전성 와이어(130)를 외부 스트레스로부터 보호한다. 또한, 상기 인캡슐런트(150)는 상기 금속 필러(140)를 지지한다.
상기 솔더볼(160)은 상기 기판(110)의 제 2 면에 형성될 수 있다. 상기 솔더볼(160)은 상기 기판(110)의 랜드(113)에 연결될 수 있으며, 이 경우 통상의 BGA(Ball Grid Array) 구조를 형성할 수 있다. 상기 솔더볼(160)은 주석(Sn), 납(Pb),은(Ag) 또는 구리(Cu) 등의 합금을 통해 형성될 수 있으나, 상기 솔더볼(160)의 재질을 한정하는 것은 아니다. 또한, 상기 솔더볼(160)이 구비되지 않는 경우, 상기 기판(110)의 랜드(113)가 제 2 면을 통해 노출되어 LGA(Land Grid Array) 구조를 형성하는 것도 가능하다.
상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 기판(110)의 도전성 패턴(111)에 형성된 금속 필러(140)를 구비하여, 반도체 디바이스가 상부에 용이하게 스택되도록 할 수 있다. 또한, 상기 금속 필러(140)는 인캡슐런트(150)보다 먼저 상기 기판(110)에 결합되는 바, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 시간은 상기 인캡슐런트(150)가 두꺼워지거나 스택되는 반도체 디바이스의 솔더볼 피치가 작아지는 경우에도 제조 시간을 줄일 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.
도 2는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다. 앞선 실시예와 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였으며, 이하에서는 차이점을 중심으로 설명하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 기판(110), 반도체 다이(120), 도전성 와이어(130), 금속 필러(140), 인캡슐런트(150), 상기 금속 필러(140)의 상부에 형성된 상부 솔더볼(260)을 포함한다. 또한, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 도전성 와이어(130), 솔더볼(160)을 더 포함할 수도 있다.
상기 상부 솔더볼(260)은 금속 필러(140)의 상부에 형성된다. 상기 상부 솔더볼(260)은 상기 금속 필러(140)에 대응하는 직경을 갖도록 형성될 수 있다. 상기 상부 솔더볼(260)은 상부에 스택되는 반도체 디바이스의 솔더볼 또는 랜드와 결합되기 위한 구성이다. 상기 상부 솔더볼(260)은 상기 금속 필러(140)를 통해 전달된 전기적 신호를 스택된 반도체 디바이스의 솔더볼로 전달하여, 전기적 신호가 전달되는 경로를 형성한다. 상기 상수 솔더볼(260)은 상기 솔더볼(160)과 동일하게 주석(Sn), 납(Pb),은(Ag) 또는 구리(Cu) 등의 합금을 통해 형성될 수 있으나, 역시 상기 상부 솔더볼(260)의 재질을 한정하는 것은 아니다.
이하에서는 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법에 대해 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 4 내지 도 9는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법은 캐리어 구비 단계(S1), 캐리어 식각 단계(S2), 캐리어 부착 단계(S3), 인캡슐레이션 단계(S4), 캐리어 제거 단계(S5)를 포함한다. 또한, 상기 캐리어 제거 단계(S5)의 이후에 솔더볼 형성 단계(S6)를 더 포함할 수도 있다. 이하에서는 도 3의 각 단계들을 도 4 내지 도 9를 함께 참조하여 설명하도록 한다.
도 3 및 도 4를 참조하면, 상기 캐리어 구비 단계(S1)는 평판 형상의 금속으로 이루어진 캐리어(10)를 구비하는 단계이다. 상기 캐리어(10)는 이후의 식각 또는 그라인딩 공정이 용이한 재질의 금속으로 이루어진다. 일 예로써, 상기 캐리어(10)는 구리 재질로 이루어질 수 있다. 상기 캐리어(10)는 이후 금속 필러가 형성될 영역에 대응하여 하면에 식각 장벽층(11)을 구비한다. 상기 식각 장벽층(11)은 상기 니켈(Ni), 팔라듐(Pd) 또는 금(Au) 중에서 선택된 어느 하나 또는 이들의 조합을 통해 형성될 수 있다. 상기 식각 장벽층(11)은 상기 캐리어(10)와 상이한 식각률을 구비하여, 상기 캐리어(10)가 선택적으로 식각되도록 할 수 있다.
도 3 및 도 5를 참조하면, 상기 캐리어 식각 단계(S2)는 상기 식각 장벽층(11)을 이용하여 상기 캐리어(10)를 식각하여 패턴(12)을 형성하는 단계이다. 상기 패턴(12)는 이후의 금속 필러를 형성하는 부분이다. 또한, 상기 캐리어 식각 단계(S2)의 이후에는 상기 식각 장벽층(11)을 제거할 수 있다.
도 3 및 도 6을 참조하면, 상기 캐리어 부착 단계(S3)는 상기 캐리어(10)의 패턴(12)이 기판(110)의 도전성 패턴(111)에 맞닿도록 상기 캐리어(10)를 부착하는 단계이다. 그리고 상기 패턴(12)의 하부에 도전성 접착제를 형성하거나, 상기 기판(110)의 도전성 패턴(111)에 솔더를 형성하여, 상기 캐리어(10)와 상기 기판(110)이 결합될 수 있다.
도 3 및 도 7을 참조하면, 상기 인캡슐레이션 단계(S4)는 상기 기판(110)과 상기 캐리어(10)의 사이에 인캡슐런트(150)를 주입하여 형성하는 단계이다. 상기 인캡슐런트(150)는 내부에 반도체 다이(120) 및 도전성 와이어(130)를 감싸면서 형성된다. 또한, 상기 인캡슐런트(150)는 상기 패턴(120)의 주변을 감싸면서 형성된다.
도 3 및 도 8을 참조하면, 상기 캐리어 제거 단계(S5)는 상기 캐리어(10)의 상부를 제거하는 단계이다. 상기 캐리어(10)의 상부는 식각 또는 그라인딩을 통해 제거될 수 있다. 그리고 이에 따라, 상기 패턴(12)에 대응하여 금속 필러(140)가 형성된다. 그리고 상기 금속 필러(140)는 상기 인캡슐런트(150)와 동일한 높이를 구비하여, 상부로 노출될 수 있다.
도 3 및 도 9를 참조하면, 상기 솔더볼 형성 단계(S6)는 상기 기판(110)의 랜드(113)에 솔더볼(160)를 형성하는 단계이다. 상기 솔더볼(160)은 통상의 주석(Sn), 팔라듐(Pd), 은(Ag)의 합금으로 이루어질 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.
도 10은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 11 및 도 12는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 캐리어 구비 단계(S1), 캐리어 식각 단계(S2), 캐리어 부착 단계(S3), 인캡슐레이션 단계(S4), 캐리어 제거 단계(S5), 상부 솔더볼 형성 단계(S6)을 포함한다. 또한, 상기 솔더볼 형성 단계(S6)의 직전 또는 직후에는 상기 솔더볼 형성 단계(S7)가 더 이루어질 수도 있다.
그리고 상기 캐리어 구비 단계(S1), 캐리어 식각 단계(S2), 캐리어 부착 단계(S3), 인캡슐레이션 단계(S4), 캐리어 제거 단계(S5) 및 상기 솔더볼 형성 단계(S7)는 앞서 설명한 캐리어 구비 단계(S1), 캐리어 식각 단계(S2), 캐리어 부착 단계(S3), 인캡슐레이션 단계(S4), 캐리어 제거 단계(S5) 및 상기 솔더볼 형성 단계(S6)와 각각 동일하다. 따라서, 상기 단계들에 대한 상세한 설명은 생략하기로 한다.
도 10 및 도 11을 참조하면, 상기 상부 솔더볼 형성 단계(S6)는 상기 금속 필러(140)의 상부에 상부 솔더볼(260)을 형성하는 단계이다. 상기 상부 솔더볼(260)은 주석(Sn), 팔라듐(Pd), 은(Ag) 등의 합금을 통해 형성될 수 있다. 상기 상부 솔더볼(260)은 상기 인캡슐런트(150)의 상부로 돌출되어 형성되며, 그 결과 상부에 스택되는 반도체 디바이스의 솔더볼 또는 랜드와 용이하게 결합될 수 있다.
그리고 이후 도 10 및 도 12를 참조하면, 상기 솔더볼 형성 단계(S7)가 더 이루어질 수 있으나, 상술한 것처럼 앞서 설명한 실시예와 동일하므로 그에 대한 상세한 설명은 생략하기로 한다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200; 반도체 디바이스 110; 기판
111; 도전성 패드 112; 도전성 비아
113; 랜드 120; 반도체 다이
130; 도전성 와이어 140; 금속 부재
150; 인캡슐런트 160; 솔더볼
260; 상부 솔더볼

Claims (18)

  1. 제 1 면에 형성된 복수의 도전성 패드와, 상기 제 1 면의 반대면인 제 2 면에 형성되어 상기 도전성 패드와 전기적으로 연결된 복수의 랜드를 구비하는 기판;
    상기 기판의 제 1 면에 형성되어, 상기 도전성 패턴과 전기적으로 연결된 적어도 하나의 반도체 다이;
    상기 기판의 제 1 면에 상기 도전성 패드에 수직하게 형성된 금속 필러; 및
    상기 금속 필러의 둘레를 감싸도록 상기 기판의 제 1 면에 형성된 인캡슐런트를 포함하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 금속 필러는 구리로 이루어진 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 금속 필러는 상기 도전성 패드 중에서 상기 반도체 다이의 둘레에 형성된 것에 형성된 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 금속 필러는 상기 반도체 다이의 두께 이상의 높이를 갖도록 형성된 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 반도체 다이의 본드 패드와 상기 도전성 패드를 전기적으로 연결하는 도전성 와이어 또는 도전성 범프를 더 포함하는 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 기판의 제 2 면에는 상기 랜드와 전기적으로 연결된 복수의 솔더볼이 더 형성된 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 금속 필러의 상부에 상부 솔더볼이 더 형성된 반도체 디바이스.
  8. 제 7 항에 있어서,
    상기 상부 솔더볼은 상기 인캡슐런트의 상부로 더 돌출되어 형성된 반도체 디바이스.
  9. 금속으로 이루어진 평판 형상의 캐리어를 구비하는 캐리어 구비 단계;
    상기 캐리어의 하부를 식각하여 상기 캐리어의 하부에 금속 필러를 형성하는 캐리어 식각 단계;
    상기 캐리어의 패턴이 기판의 도전성 패턴에 부착되도록 위치시키는 캐리어 어태치 단계;
    상기 기판과 캐리어의 사이에 상기 인캡슐런트를 형성하는 인캡슐레이션 단계; 및
    상기 캐리어의 상부를 제거하여 상기 금속 필러 및 인캡슐런트가 노출되도록 하는 캐리어 제거 단계를 포함하는 반도체 디바이스의 제조 방법.
  10. 제 9 항에 있어서,
    상기 캐리어 구비 단계는 상기 캐리어를 상기 구리로 구비하는 반도체 디바이스의 제조 방법.
  11. 제 9 항에 있어서,
    상기 캐리어 식각 단계는 상기 캐리어의 하부를 상기 기판의 도전성 패턴에 대응되도록 식각하는 반도체 디바이스의 제조 방법.
  12. 제 9 항에 있어서,
    상기 캐리어 식각 단계는 상기 캐리어의 하부에 상기 금속 필러가 형성될 영역에 대응하여 니켈, 팔라듐 및 금 중에서 선택된 어느 하나 또는 이들의 조합을 이용하여 식각 장벽층을 형성하고, 상기 식각 장벽층을 이용하여 선택적 식각을 수행하는 반도체 디바이스의 제조 방법.
  13. 제 12 항에 있어서,
    상기 캐리어 어태치 단계는 상기 식각 패턴의 하부에 도전성 접착제를 도포하거나, 상기 기판의 도전성 패턴에 솔더를 형성하여, 상기 금속 필러와 도전성 패턴을 상호간에 결합시키는 반도체 디바이스의 제조 방법.
  14. 제 9 항에 있어서,
    상기 인캡슐레이션 단계는 상기 기판과 캐리어의 사이로부터 인캡슐런트를 주입하여 이루어지는 반도체 디바이스의 제조 방법.
  15. 제 9 항에 있어서,
    상기 캐리어 제거 단계는 상기 캐리어를 상기 기판의 반대면으로부터 식각하거나 그라인딩하여 이루어지는 반도체 디바이스의 제조 방법.
  16. 제 9 항에 있어서,
    상기 캐리어 제거 단계는 상기 캐리어의 금속 필러를 제외한 상면을 제거하는 반도체 디바이스의 제조 방법.
  17. 제 9 항에 있어서,
    상기 기판의 랜드에 솔더볼을 형성하는 솔더볼 형성 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  18. 제 9 항에 있어서,
    상기 금속 필러의 상부에 솔더볼을 더 부착하는 상부 솔더볼 형성 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
KR1020100092498A 2010-09-20 2010-09-20 반도체 디바이스 및 그 제조 방법 KR20120030769A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100092498A KR20120030769A (ko) 2010-09-20 2010-09-20 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092498A KR20120030769A (ko) 2010-09-20 2010-09-20 반도체 디바이스 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120030769A true KR20120030769A (ko) 2012-03-29

Family

ID=46134620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092498A KR20120030769A (ko) 2010-09-20 2010-09-20 반도체 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120030769A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147358A1 (ko) * 2012-03-30 2013-10-03 주식회사 네패스 반도체 패키지 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147358A1 (ko) * 2012-03-30 2013-10-03 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR101469799B1 (ko) * 2012-03-30 2014-12-05 주식회사 네패스 반도체 패키지의 제조 방법
CN104205313A (zh) * 2012-03-30 2014-12-10 Nepes株式会社 半导体组件及其制造方法

Similar Documents

Publication Publication Date Title
CN107978583B (zh) 封装结构及其制造方法
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20120013003A1 (en) Bga package with traces for plating pads under the chip
US20120326288A1 (en) Method of assembling semiconductor device
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
KR20140021149A (ko) 반도체 패키지 및 그 제조 방법
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US9112063B2 (en) Fabrication method of semiconductor package
US11362057B2 (en) Chip package structure and manufacturing method thereof
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
US11205602B2 (en) Semiconductor device and manufacturing method thereof
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
TWI720687B (zh) 晶片封裝結構及其製作方法
KR20130016565A (ko) 반도체 패키지 및 그 제조 방법
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
KR20120030769A (ko) 반도체 디바이스 및 그 제조 방법
KR20170082359A (ko) 반도체 디바이스 및 그 제조 방법
CN112397497A (zh) 半导体封装件
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment