CN103872004B - 芯片结构及多芯片堆迭封装 - Google Patents

芯片结构及多芯片堆迭封装 Download PDF

Info

Publication number
CN103872004B
CN103872004B CN201310080343.9A CN201310080343A CN103872004B CN 103872004 B CN103872004 B CN 103872004B CN 201310080343 A CN201310080343 A CN 201310080343A CN 103872004 B CN103872004 B CN 103872004B
Authority
CN
China
Prior art keywords
chip
pinboard
wire pattern
active surface
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310080343.9A
Other languages
English (en)
Other versions
CN103872004A (zh
Inventor
廖宗仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN103872004A publication Critical patent/CN103872004A/zh
Application granted granted Critical
Publication of CN103872004B publication Critical patent/CN103872004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种芯片结构及多芯片堆迭封装，其中芯片结构包括一芯片、至少一转接板以及多个第一连接端子。芯片具有一主动表面、相对主动表面的一背面上以及多个分别连接主动表面及背面的侧表面。芯片包括至少一配置于主动表面上的焊垫以及至少一配置于背面上的接垫。转接板实质上平行于其中一个侧表面设置。转接板包括一基材以及一配置于基材上的导线图案，且导线图案位于基材与芯片之间。第一连接端子设置于芯片与转接板之间。焊垫透过第一连接端子以及导线图案电性连接至接垫。

Description

芯片结构及多芯片堆迭封装
技术领域
本发明是有关于一种芯片结构及多芯片堆迭结构，且特别是有关于一种上下电性导通的芯片结构及多芯片堆迭结构。
背景技术
在现今的信息社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计也朝向轻、薄、短、小的趋势迈进。为了达到上述目的，许多公司在进行电路设计时，均融入系统化的概念，使得单颗芯片可以具备有多种功能，以节省配置在电子产品中的芯片数目。另外，就电子封装技术而言，为了配合轻、薄、短、小的设计趋势，亦发展出多芯片模组(multi-chip module，MCM)的封装设计概念、芯片尺寸构装(chip scale package，CSP)的封装设计概念及堆迭型多芯片封装设计的概念等。此外，三维集成电路构装(3D IC integration)技术也成为现今电子封装技术的趋势之一。
详细而言，三维集成电路构装技术为提升电子产品性能的最有效架构之一，可允许多个芯片间的相互垂直迭置连结，将更多的运算能力、存储器和其他功能整合在同一极小装置内。然而，现有利用硅导通孔(Through Silicon Via；TSV)的三维集成电路构装需要使用激光穿孔、物理气相沉积(physical vapor deposition，PVD)、等离子增强型化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)等工艺。如此一来，因为昂贵的真空、干式工艺设备和耗材等问题，导致硅导通孔的工艺成本十分昂贵。有鉴于此，如何解决三维集成电路构装技术的成本昂贵的问题是非常急迫且需要的。
发明内容
本发明提供一种上下电性导通的芯片结构，其工艺简单且具有低制作成本。
本发明提供一种多芯片堆迭结构，其工艺简单且无需另购额外设备而具有低制作成本。
本发明提出一种芯片结构，其包括一芯片、至少一转接板以及多个第一连接端子。芯片具有一主动表面、相对主动表面的一背面以及多个分别连接主动表面及背面的侧表面。芯片包括至少一配置于主动表面上的焊垫以及至少一配置于背面上的接垫。转接板实质上平行于其中一个侧表面设置。转接板包括一基材以及一配置于基材上的导线图案，且导线图案位于基材与芯片之间。第一连接端子设置于芯片与转接板之间。焊垫透过第一连接端子以及导线图案电性连接至接垫。
本发明提出一种多芯片堆迭封装，包括多个芯片结构，各芯片结构包括一芯片、至少一转接板以及多个第一连接端子。芯片具有一主动表面、相对主动表面的一背面以及多个分别连接主动表面及背面的侧表面。芯片包括至少一配置于主动表面上的焊垫以及至少一配置于背面上的接垫以及至少一第二连接端子。焊垫邻近于主动表面的边缘配置，而接垫邻近于背面的边缘配置。主动表面上更配置至少一迹线。迹线连接焊垫并向主动表面中心方向延伸。第二连接端子设置于迹线上。转接板实质上平行于其中一个侧表面设置。转接板包括一基材以及一配置于基材上的导线图案，且导线图案位于基材与芯片之间。第一连接端子设置于芯片与转接板间。焊垫透过第一连接端子以及导线图案电性连接至接垫。芯片结构彼此堆迭，且透过各芯片结构的第二连接端子与相邻的芯片结构形成电性连接。
本发明提出一种多芯片堆迭封装，其包括一芯片组、至少一转接板以及多个第一连接端子。芯片组包括多个芯片。芯片彼此堆迭配置。各芯片具有一主动表面及相对主动表面的一背面以及多个分别连接主动表面及背面的侧表面。各芯片包括至少一配置于主动表面上的焊垫。转接板实质上平行于各芯片的其中一个侧表面设置。转接板包括一基材以及一配置于基材上的导线图案，且导线图案位于基材与芯片组之间。第一连接端子设置于芯片组与转接板之间。芯片的焊垫透过第一连接端子以及导线图案彼此电性连接。
基于上述，本发明将具有导线图案的转接板实质上平行于芯片的侧表面设置，并将连接端子设置于芯片与转接板之间，以分别连接芯片主动表面上的焊垫及芯片背面上的接垫至转接板的导线图案。如此，芯片主动表面上的焊垫及芯片背面上的接垫可透过连接端子及转接板的导线图案所形成的电性连接路径而形成电性连接，使芯片上下电性导通，以利进行多芯片堆迭之用。
此外，本发明更可应用于多芯片堆迭封装，将转接板实质上平行于多芯片堆迭封装的芯片组的侧表面配置，并将连接端子设置于芯片组及转接板的间，以分别连接各芯片主动表面上的焊垫至转接板的导线图案。芯片组中垂直堆迭的芯片即可透过连接端子及导线图案形成电性连接。相较于现有的芯片封装技术，本发明省去了繁复的工艺步骤及昂贵的工艺设备，因此，本发明确实可有效简化工艺以及降低生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为依照本发明的一实施例的一种芯片结构的剖面示意图。
图2为图1的转接板的俯视示意图。
图3A为本发明的另一实施例的一种转接板的俯视示意图。
图3B为图3A的转接板的剖面示意图。
图4为依照本发明的一实施例的一种多芯片堆迭封装的剖面示意图。
图5为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。
图6为图5的转接板的俯视示意图。
图7为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。
图8为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。
【主要元件符号说明】
100：芯片结构
110、212：芯片
112、214：焊垫
113、115、213：迹线
114、216：接垫
116、218：主动表面
118、219：背面
119、217：侧表面
120、120a、220：转接板
122、222：导线图案
124、224：基材
126、260、270：介电层
130、230：第一连接端子
140、240：第二连接端子
200、200a、200b：多芯片堆迭封装
210：芯片组
250：承载器
D1、D3：长度
D2、D4：厚度/高度
具体实施方式
图1为依照本发明的一实施例的一种芯片结构的剖面示意图。图2为图1的转接板的俯视示意图。请同时参照图1及图2，在本实施例中，芯片结构100包括一芯片110、至少一转接板120(绘示为两个)以及多个第一连接端子130。芯片110具有一主动表面116、相对主动表面116的一背面118以及多个分别连接主动表面116及背面118的侧表面119。芯片110包括至少一焊垫112(绘示为两个)及至少一接垫114(绘示为两个)。焊垫112配置于芯片110的主动表面116上，而接垫114则配置于相对主动表面116的背面118上。
承上述，各转接板120实质上平行于其中一个侧表面119设置。在本实施例中，转接板120的长度D1实质上大于或等于芯片110的厚度D2。值得一提的是，图1绘示为两转接板120分别设置于芯片110的相对两侧表面119上，但本发明并不限制转接板120的数量以及其设置的对应侧表面119的位置。如图2所示，转接板120包括一基材124以及一导线图案122。导线图案122配置于基材124上且位于基材124与芯片110之间。第一连接端子130设置于芯片110与转接板120之间。焊垫112邻近于主动表面116的边缘配置，而接垫114邻近于背面118的边缘配置，第一连接端子130则分别连接焊垫112及接垫114至导线图案122。如此，焊垫112即可透过第一连接端子130及导线图案122电性连接至接垫114。也就是说，焊垫112及接垫114透过第一连接端子130及导线图案122所形成的电性连接路径而形成电性连接。在本实施例中，焊垫112及接垫114分别为芯片110于主动表面116及背面118上的重配线路层(redistribution layer，RDL)，于主动表面116上，重配线路层更包括迹线113，迹线113连接焊垫112并向主动表面116中心方向延伸。在本实施例中，芯片110更包括至少一第二连接端子140(绘示为两个)。第二连接端子140分别设置于迹线113上，使芯片110可藉由第二连接端子140与外部电路电性连接。在本实施例中，第一连接端子130及第二连接端子140例如是锡球。
图3A为本发明的另一实施例的一种转接板的俯视示意图。图3B为图3A的转接板的剖面示意图。请同时参照图3A及图3B，本实施例的转接板120a更可包括一介电层126，配置于基材124上以覆盖导线图案122的部分区域，在此，部分区域是指导线图案122用以与第一连接端子130连接的部分以外的区域。此处介电层126的设置不仅能提供转接板120a缓冲及粘合的功效，另外也可避免移动离子(例如是钠离子)、湿气、过渡金属(例如是金、铜或银)或其他污染物的穿透或附着导致位于下方的导线图案122氧化或不当桥接。
图4为依照本发明的一实施例的一种多芯片堆迭封装的剖面示意图。请参考图4，本实施例的多芯片堆迭封装100a是利用多个如图1的芯片结构100相互堆迭而形成的多芯片堆迭结构。在此必须说明的是，本实施例沿用图1的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述的实施例，本实施例不再重复赘述。如图4所示，多芯片堆迭封装100a包括多个芯片结构100(绘示为两个)，各芯片结构100如前述包括一芯片110、至少一转接板120以及多个第一连接端子130。在本实施例中，各芯片110即为图1的芯片110，各芯片110的主动表面116上的焊垫112透过对应的转接板120电性连接至其背面118上的接垫114。各芯片110的主动表面116及背面118上如图4所示各配置至少一迹线113、115，其分别连接焊垫112及接垫114并分别向主动表面116及背面118的中心方向延伸，而各芯片110具有第二连接端子140设置于迹线113上。芯片结构100彼此堆迭，且透过各芯片结构100的第二连接端子140与相邻的芯片结构100形成电性连接，更具体而言，芯片结构100的第二连接端子140与相邻的芯片结构100的迹线115对应连接，以完成多芯片堆迭封装100a的电性传输路径。
图5为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。请参照图5，在本实施例中，多芯片堆迭封装200包括一芯片组210、至少一转接板220以及多个第一连接端子230。芯片组210包括多个芯片212(绘示为两个)。芯片212彼此堆迭配置，且各芯片212具有一主动表面218、相对主动表面218的一背面219以及多个分别连接主动表面218及背面219的侧表面217。各芯片212包括至少一配置于主动表面218上的焊垫214。在本实施例中，各芯片212更包括至少一接垫216，配置于各芯片212的背面219，焊垫214邻近于主动表面218的边缘配置，而接垫216邻近于背面219的边缘配置。焊垫214及接垫216分别为芯片212于主动表面218及背面219上的重配线路层(redistribution layer，RDL)，于主动表面218上，重配线路层更包括迹线213，迹线213连接焊垫214并向主动表面218中心方向延伸。在本实施例中，各芯片212更包括至少一第二连接端子240设置于迹线213上，以透过第二连接端子240与相邻的芯片212相互连接或与外部元件电性连接。换句话说，各芯片212的焊垫214以及与其相邻的芯片212的接垫216可透过第二连接端子240而形成电性连接。再者，转接板220实质上平行于各芯片212的其中一个侧表面217设置。转接板220的长度D3实质上大于或等于芯片组210的整体高度D4。具体而言，转接板220的长度D3可大于或等于各芯片212的厚度的总合再加上连接芯片212的第二连接端子240的高度，其中，如图5所示，D4代表各芯片212的厚度的总合再加上连接芯片212的第二连接端子240的高度。在本实施例中，图5为两转接板220分别实质上平行于芯片组210的各芯片212的相对两侧表面217，但本发明并不限制转接板220的数量以及与转接板220实质上平行的侧表面217的位置。
图6为图5的转接板的俯视示意图。请同时参照图5及图6，转接板220包括一基材224以及一导线图案222。导线图案222配置于基材224上且位于基材224与芯片组210之间。第一连接端子230设置于芯片212与转接板220之间，并分别连接焊垫214及接垫216至导线图案222。如此，焊垫214即可透过第一连接端子230及导线图案222电性连接至接垫216。在本实施例中，芯片组210的芯片212数量为两个，彼此堆迭设置，且各芯片212与其相邻的芯片212透过多个第二连接端子240连接，而第一连接端子230则分别连接各芯片212的焊垫214及芯片组210最下方的芯片212的背面219上的接垫216，意即，垂直堆迭的各芯片212透过转接板220的导线图案222及第一连接端子230分别连接各芯片212的焊垫214及接垫216而形成电性导通。在本实施例中，第一连接端子230及第二连接端子240例如是锡球。此外，本实施例的转接板220亦可如前一实施例所述具有一介电层，配置于基材224上以覆盖导线图案222的部分区域，不仅能提供转接板220缓冲及黏合的功效，也可以避免移动离子(例如是钠离子)、湿气、过渡金属(例如是金、铜或银)或其他污染物的穿透或附着导致位于下方的导线图案222氧化或不当桥接。在本实施例中，多芯片堆迭封装200更包括一承载器250，以供芯片组210设置于其上，芯片组210最下方的芯片212的背面219也设置有第二连接端子240分别连接接垫216，以使芯片组210透过第二连接端子240电性连接承载器250。在本实施例中，承载器例如为基板、导线架、印刷电路板等。
图7为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。在此必须说明的是，本实施例沿用图5的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述的实施例，本实施例不再重复赘述。请参考图7，本实施例的多芯片堆迭封装200a与图5的多芯片堆迭封装200相似，惟二者主要差异之处在于：本实施例的多芯片堆迭封装200a，其芯片组210的芯片212是以背面219彼此面对而设置，并且是利用介电层260将芯片212彼此间隔且连接。也就是说，本实施例将介电层260设置于任两背对背的相邻芯片212间，以连接芯片212。在本实施例中，芯片组210包括两芯片212，而焊垫214分别设置于各芯片212的主动表面218上。
如此设置，其对应的转接板220则可利用两个第一连接端子230分别连接两芯片212主动表面218上的焊垫214至导线图案222，以使两芯片212形成电性连接。在本实施例中，各芯片212的主动表面218上可进一步包括至少一迹线213，迹线213连接焊垫214并向主动表面218中心方向延伸。芯片212更包括第二连接端子240设置于迹线213上，使芯片组210可透过第二连接端子240电性连接至承载板250上或与其他元件电性连接。
图8为依照本发明的另一实施例的一种多芯片堆迭封装的剖面示意图。在此必须说明的是，本实施例沿用图7的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述的实施例，本实施例不再重复赘述。请参考图8，本实施例的多芯片堆迭封装200b与图7的多芯片堆迭封装200a相似，惟二者主要差异之处在于：本实施例的介电层270是设置于任两相邻的芯片212之间以及转接板220与芯片组210之间。更具体而言，本实施例的介电层270除了设置于任两相邻的芯片212之间，更可填充于转接板220与芯片组210之间的缝隙，以覆盖导线图案222的部分区域。在此，部分区域指导线图案222用以与第一连接端子230连接的部分以外的区域。因此，介电层270除了用以连接任两相邻的芯片212及连接板220、提供缓冲的功效，更可避免移动离子(例如是钠离子)、湿气、过渡金属(例如是金、铜或银)或其他污染物的穿透或附着导致位于下方的导线图案222氧化或不当桥接。
综上所述，本发明将具有导线图案的转接板实质上平行于芯片的侧表面配置，并将连接端子设置于芯片及转接板之间，以分别连接芯片主动表面上的焊垫及芯片背面上的接垫至转接板的导线图案。如此，芯片主动表面上的焊垫及芯片背面上的接垫可透过连接端子及转接板的导线图案所形成的电性连接路径而形成电性连接，使芯片上下电性导通。
除此之外，本发明更可应用于多芯片堆迭封装，将转接板实质上平行于多芯片堆迭封装的芯片组的侧表面配置，并将连接端子设置于芯片组及转接板之间，以使芯片组中垂直堆迭的芯片可透过连接端子及转接板上的导线图案电性连接。相较于现有芯片封装技术，本发明省去了繁复的工艺步骤及昂贵的工艺设备，因此，本发明确实可有效简化工艺以及降低生产成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (15)

1.一种芯片结构，包括：
一芯片，具有一主动表面、相对该主动表面的一背面以及多个分别连接该主动表面及该背面的侧表面，该芯片包括至少一配置于该主动表面上的焊垫以及至少一配置于该背面上的接垫；
至少一转接板，平行于其中一个侧表面设置，该转接板包括一基材以及一导线图案，该导线图案配置于该基材平行于该其中一个侧表面的一平面上，且该导线图案位于该基材的该平面与该芯片的该其中一个侧表面之间；以及
多个第一连接端子，设置于该基材的该平面上并连接该导线图案以及至少部分该芯片的该其中一个侧表面，其中该焊垫透过该多个第一连接端子以及该导线图案电性连接至该接垫。
2.如权利要求1所述的芯片结构，其特征在于，该焊垫邻近于该主动表面的边缘配置，而该接垫邻近于该背面的边缘配置，该主动表面上更配置至少一迹线，该迹线连接该焊垫并向该主动表面中心方向延伸。
3.如权利要求2所述的芯片结构，其特征在于，该芯片更包括至少一第二连接端子，设置于该迹线上。
4.如权利要求1所述的芯片结构，其特征在于，该转接板更包括一介电层，配置于该基材上以覆盖该导线图案的部分区域，且该介电层位于该基材与该芯片之间。
5.如权利要求1所述的芯片结构，其特征在于，该转接板的长度大于或等于该芯片的厚度。
6.一种多芯片堆迭封装，包括多个如权利要求3所述的芯片结构，该多个芯片结构彼此堆迭，且透过各该芯片结构的该至少一第二连接端子与相邻的该芯片结构形成电性连接。
7.如权利要求6所述的多芯片堆迭封装，其特征在于，各该转接板更包括一介电层，配置于各该基材上以覆盖对应的该导线图案的部分区域，且各该介电层位于对应的该基材与对应的该芯片之间。
8.如权利要求6所述的多芯片堆迭封装，其特征在于，各该转接板的长度大于或等于对应的各该芯片的厚度。
9.一种多芯片堆迭封装，包括：
一芯片组，包括多个芯片，该多个芯片彼此堆迭配置，各该芯片具有一主动表面、相对该主动表面的一背面以及多个分别连接该主动表面及该背面的侧表面，各该芯片包括至少一配置于该主动表面上的焊垫；
至少一转接板，平行于各该芯片的其中一个侧表面设置，该转接板包括一基材以及一导线图案，该导线图案配置于该基材平行于该其中一个侧表面的一平面上，且该导线图案位于该基材的该平面与该芯片组的各该芯片的该其中一个侧表面之间；以及
多个第一连接端子，设置于该基材的该平面上并连接该导线图案以及至少部分该芯片组的各该芯片的该其中一个侧表面，其中该多个芯片的所述焊垫透过该多个第一连接端子以及该导线图案彼此电性连接。
10.如权利要求9所述的多芯片堆迭封装，其特征在于，各该芯片更包括至少一接垫，设置于各该芯片的该背面，所述焊垫透过该多个第一连接端子以及该导线图案至少电性连接至该芯片组最下方的该芯片的该接垫。
11.如权利要求10所述的多芯片堆迭封装，其特征在于，该焊垫邻近于各该芯片的该主动表面的边缘配置，而该接垫邻近于该背面的边缘配置，各该芯片的该主动表面上进一步配置至少一迹线，该迹线连接该焊垫并向该主动表面中心方向延伸。
12.如权利要求11所述的多芯片堆迭封装，其特征在于，各该芯片更包括至少一第二连接端子，该第二连接端子设置于该迹线上且分别连接各该芯片的该焊垫至与其相邻的该芯片的该接垫。
13.如权利要求9所述的多芯片堆迭封装，其特征在于，该转接板更包括一介电层，配置于该基材上以覆盖该导线图案的部分区域，且该介电层位于该基材与该多个芯片之间。
14.如权利要求9所述的多芯片堆迭封装，其特征在于，更包括一介电层，配置于任两相邻的该多个芯片间，以连接该多个芯片。
15.如权利要求9所述的多芯片堆迭封装，其特征在于，该转接板的长度大于或等于该芯片组的整体高度。
CN201310080343.9A 2012-12-10 2013-03-13 芯片结构及多芯片堆迭封装 Active CN103872004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101146413 2012-12-10
TW101146413A TWI491008B (zh) 2012-12-10 2012-12-10 晶片結構及多晶片堆疊封裝

Publications (2)

Publication Number Publication Date
CN103872004A CN103872004A (zh) 2014-06-18
CN103872004B true CN103872004B (zh) 2017-05-10

Family

ID=50880082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310080343.9A Active CN103872004B (zh) 2012-12-10 2013-03-13 芯片结构及多芯片堆迭封装

Country Status (3)

Country Link
US (1) US9018772B2 (zh)
CN (1) CN103872004B (zh)
TW (1) TWI491008B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576979B (zh) * 2014-12-24 2017-04-01 力成科技股份有限公司 封裝基板及其製造方法
MY192051A (en) * 2016-12-29 2022-07-25 Intel Corp Stacked dice systems
CN112768422B (zh) * 2019-11-06 2024-03-22 欣兴电子股份有限公司 芯片封装结构及其制作方法
CN112018097B (zh) * 2020-09-03 2022-09-23 长江存储科技有限责任公司 半导体结构及其制造方法
CN112331635B (zh) * 2020-11-04 2022-06-07 中国科学院微电子研究所 一种基于转接板的垂直封装结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
KR20120012602A (ko) * 2010-08-02 2012-02-10 삼성전자주식회사 반도체 장치, 그 제조 방법 및 반도체 패키지의 제조 방법
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP

Also Published As

Publication number Publication date
US20140159253A1 (en) 2014-06-12
CN103872004A (zh) 2014-06-18
TWI491008B (zh) 2015-07-01
TW201423946A (zh) 2014-06-16
US9018772B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
CN103681556B (zh) 凸块结构、电连接结构及其形成方法
CN103872004B (zh) 芯片结构及多芯片堆迭封装
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
CN106409780A (zh) 电子封装件及其制法
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
KR20140080378A (ko) 토큰 링 루프를 갖는 스택 패키지
CN105514053B (zh) 半导体封装件及其制法
WO2014088071A1 (ja) 半導体装置
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN104124212B (zh) 半导体封装件及其制法
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
CN107708300A (zh) 电子堆迭结构及其制法
KR101088825B1 (ko) 반도체 칩 및 이를 갖는 스택 패키지
CN103915418A (zh) 半导体封装件及其制法
CN108447829A (zh) 封装结构及其制法
CN112397497A (zh) 半导体封装件
CN104103605A (zh) 半导体封装件及其制法
TWI473242B (zh) 晶片封裝結構
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR101133137B1 (ko) 폴딩되는 반도체 패키지용 기판
CN108807294A (zh) 封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant