CN104103605A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN104103605A
CN104103605A CN201310124379.2A CN201310124379A CN104103605A CN 104103605 A CN104103605 A CN 104103605A CN 201310124379 A CN201310124379 A CN 201310124379A CN 104103605 A CN104103605 A CN 104103605A
Authority
CN
China
Prior art keywords
semiconductor
opening
semiconductor package
substrate
semiconductor subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310124379.2A
Other languages
English (en)
Other versions
CN104103605B (zh
Inventor
李建唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104103605A publication Critical patent/CN104103605A/zh
Application granted granted Critical
Publication of CN104103605B publication Critical patent/CN104103605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括：具有开口的基板、置放于该开口中的第一半导体组件、包覆该第一半导体组件的包覆层、以及设于该包覆层上的第二半导体组件，以通过该基板具有开口，将该第一半导体组件设于该开口中，所以无需研磨半导体组件，即可降低该半导体封装件的高度。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件，尤指一种堆栈多个半导体组件的半导体封装件。
背景技术
由于电子产品的微小化以及高运作速度需求的增加，而为提高单一半导体封装结构的性能与容量以符合电子产品小型化的需求，半导体封装件结构以多芯片模块化(Multichip Module)乃成一趋势，以由此将两个或两个以上的半导体芯片组合在单一封装结构中，以缩减电子产品整体电路结构体积，并提升电性功能。也就是，多芯片封装结构可通过将两个或两个以上的芯片组合在单一封装结构中，来使系统运作速度的限制最小化。此外，多芯片封装结构可减少芯片间连接线路的长度而降低信号延迟以及存取时间。
常见的多芯片封装结构为采用并排式(side－by－side)多芯片封装结构，其通过将两个以上的芯片彼此并排地安装于一共同基板的主要安装面。芯片与共同基板上导电线路间的连接一般是通过导线焊接方式(wire bonding)达成。然而该并排式多芯片封装构造的缺点为封装成本太高及封装件尺寸太大，因该共同基板的面积会随着芯片数目的增加而增加。
为解决上述现有问题，近年来是使用垂直式的堆栈方法以增加芯片的数量，且其堆栈的方式是依芯片的设计与打线工艺而各有不同。例如：记忆卡的电子装置中所设的闪存芯片(flash memory chip)，该芯片的焊垫集中于一边，所以其堆栈方式为阶梯状结构，以便于打线且可减少置放内存芯片的面积。
图1A为现有记忆卡的多芯片堆栈的半导体封装件1，其于一封装基板10上堆栈多个内存芯片14，且于不妨碍打线作业的原则下，该些内存芯片14彼此以阶梯状结构堆栈，再于该内存芯片14上设置一控制芯片(controller)12，并通过多个焊线120,140使该些内存芯片14及该控制芯片12电性连接该封装基板10。
图1B为现有另一种多芯片堆栈的半导体封装件1’，其包括：一封装基板10、以结合层11设于该封装基板10上的控制芯片12、形成于该封装基板10上以包覆该控制芯片12的包覆层13、彼此以结合层14a呈现阶梯状结构的堆栈方式而位于该包覆层13上的多个内存芯片14、以及形成于该封装基板10上的封装胶体15。
然而，上述两种现有半导体封装件1,1’中，当内存芯片14的层数增加时，该半导体封装件1,1’的高度也随之增加，因而难以符合薄化的需求。若要维持较薄的半导体封装件1,1’的体积，则需利用如研磨的薄化方式使该些内存芯片14变薄，却因此增加制作成本，致使不符合经济效益。
因此，如何克服现有半导体封装件的种种问题，实为一重要课题。
发明内容
为克服现有技术的问题，本发明的主要目的在于提出一种半导体封装件，无需研磨半导体组件，即可降低该半导体封装件的高度。
本实用新型的半导体封装件包括：基板，其具有开口；第一半导体组件，其置放于该开口中；包覆层，其形成于该开口中以包覆该第一半导体组件；以及至少一第二半导体组件，其设于该包覆层上。
本发明还提出一种半导体封装件的制法，其包括：提供一具有开口的基板；置放第一半导体组件于该开口中；以及形成包覆层于该开口中以包覆该第一半导体组件，且结合至少一第二半导体组件于该包覆层上。
前述的制法中，形成该包覆层的工艺包括：形成该包覆层于该第二半导体组件上；以及该第二半导体组件以该包覆层压合于该第一半导体组件上，使该包覆层包覆该第一半导体组件。
前述的半导体封装件及其制法中，该开口贯穿该基板。因此，前述的制法中，还包括形成承载件于该开口的一侧，以令该承载件承载该开口中的第一半导体组件，且于形成该包覆层之后，还包括移除该承载件。
前述的半导体封装件及其制法中，该开口呈阶梯状。
前述的半导体封装件及其制法中，该第一半导体组件为控制芯片，且该第一半导体组件电性连接该基板，例如，电性连接至该基板的开口中的表面。
前述的半导体封装件及其制法中，该第二半导体组件为内存芯片，且该第二半导体组件电性连接该基板。
前述的半导体封装件及其制法中，该第二半导体组件的宽度大于该开口的宽度，且该第二半导体组件设于该基板的具有该开口的表面的上方。
前述的半导体封装件及其制法中，当该第二半导体组件为多个时，该些第二半导体组件彼此以阶梯状结构堆栈。
另外，前述的半导体封装件及其制法中，还包括封装胶体，其形成于该基板上，以包覆该第二半导体组件与该包覆层。
由上可知，本发明半导体封装件及其制法，其通过该基板具有开口，以将该第一半导体组件设于该开口中，所以相比于现有技术，本发明无需研磨半导体组件，即可降低该半导体封装件的高度，因而能缩小封装件的体积及降低制作成本。
附图说明
图1A为现有半导体封装件的剖面示意图；
图1B为现有半导体封装件的剖面示意图；
图2A至图2D为绘示本发明的半导体封装件的制法的第一实施例的剖面示意图；以及
图3A至图3C为绘示本发明的半导体封装件的制法的第二实施例的剖面示意图。
符号说明
1,1’,2,2’     半导体封装件
10              封装基板
11,14a          结合层
12              控制芯片
120,140,220,240 焊线
13,23           包覆层
14              内存芯片
15,25           封装胶体
20              基板
20a             第一表面
20b             第二表面
20c             底部
200,200’       开口
21              承载件
210             第一结合层
22              第一半导体组件
24,24’         第二半导体组件
24a             第二结合层。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为绘示本发明的半导体封装件2的制法的第一实施例的剖面示意图。
如图2A所示，提供一具有开口200的基板20。
于本实施例中，该基板20为封装用的线路板且具有相对的第一表面20a与第二表面20b，且该开口200的底部20c连通该基板20的第二表面20b，以令该开口200贯穿该基板20而呈阶梯状。
如图2B所示，于该开口200的一侧（如图中的基板20的第二表面20b）设置一承载件21，再通过一第一结合层210将一第一半导体组件22结合于该开口200中的承载件21上，以令该承载件21承载该第一半导体组件22。
于本实施例中，该第一半导体组件22为控制芯片且电性连接该基板20，例如，以焊线220的打线方式或以导电凸块（图未示）的覆晶方式电性连接该开口200的底部20c上的电性接触垫（图未示）。
此外，该承载件21为临时薄膜（Temporary film），且该第一结合层210为胶膜（film）或如环氧树脂（epoxy）的高分子化合物。
如图2C所示，形成一包覆层23于该开口200中以包覆该第一半导体组件22及焊线220。具体地，于一第二半导体组件24下方贴合一非导电的包覆层23，再以该包覆层23朝该基板20的方向压合于该第一半导体组件22及焊线220上，使该包覆层23包覆该第一半导体组件22及焊线220。
于本实施例中，该包覆层23包覆该第一半导体组件22及焊线220的工艺利用胶膜包线(Film over Wire,FOW)技术进行。
此外，该第二半导体组件24的宽度大于该开口200的宽度，且该第二半导体组件24设于该基板20的第一表面20a上方。
如图2D所示，堆栈其它多个第二半导体组件24’于该第二半导体组件24上。接着，形成封装胶体25于该基板20上，以包覆该些第二半导体组件24,24’与该包覆层23。最后，移除该承载件21，以露出该第一结合层210。
于本实施例中，该些第二半导体组件24,24’彼此以阶梯状结构堆栈并通过第二结合层24a相互结合，且该些第二半导体组件24,24’的至少一者为内存芯片，又于形成该封装胶体25前，先使该些第二半导体组件24,24’电性连接该基板20，例如，以焊线240的打线方式或以导电凸块（图未示）的覆晶方式。
图3A至图3C为绘示本发明的半导体封装件2’的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异仅在于开口200’的设计，其它结构大致相同，所以不再赘述相同之处。
如图3A所示，提供一具有开口200’的基板20，且该开口200’未贯穿该基板20，也就是该开口200的底部20c未连通该基板20的第二表面20b。于另一实施例中，该开口200’虽未贯穿该基板20，该开口200仍可呈阶梯状。
如图3B所示，将一第一半导体组件22结合于该开口200’的底部20c上，且该第一半导体组件22以焊线220电性连接该基板20。
因该开口200’并未贯穿该基板20，所以无需使用临时薄膜。
如图3C所示，于一第二半导体组件24下方贴合一包覆层23，再以该包覆层23压合于该第一半导体组件22及焊线220上，使该包覆层23形成于该开口200’中以包覆该第一半导体组件22及焊线220。接着，堆栈多个其它第二半导体组件24’于该第二半导体组件24上。之后，形成封装胶体25于该基板20上，以包覆该些第二半导体组件24,24’与该包覆层23。
本发明通过将该第一半导体组件22设置于该基板20的开口200,200’中，再将该第二半导体组件24设于该第一半导体组件22上方，藉以避免该半导体封装件2,2’的体积增加，且也无需研磨该第二半导体组件24，因而能降低制作成本。
此外，用以连接该第一半导体组件22的焊线220，其一端电性连接于该开口200,200’中的基板20表面，而非该开口200,200’外的基板20表面，藉以降低该焊线220的弧高（loop height），不仅能降低该包覆层23的高度而减少该半导体封装件2,2’的体积，且同时能减少该焊线220的长度而降低材料成本。
本发明提供一种半导体封装件2,2’，其包括：具有一开口200,200’的一基板20、置放于该开口200,200’中的一第一半导体组件22、形成于该开口200,200’中以包覆该第一半导体组件22的一包覆层23、以及堆栈于该包覆层23上的至少一第二半导体组件24。
所述的半导体封装件2,2’还包括形成于该基板20上的封装胶体25，其包覆该第二半导体组件24与该包覆层23。
所述的第一半导体组件22为控制芯片，且电性连接该基板20。
所述的第二半导体组件24为内存芯片，且电性连接该基板20。
于一实施例中，所述的开口200’贯穿该基板20。于一实施例中，该开口200,200’呈阶梯状。
于一实施例中，该第二半导体组件24的宽度大于该开口200的宽度。
于一实施例中，该第二半导体组件24设于该基板20的第一表面20a上方。
于一实施例中，当该第二半导体组件24为多个时，该些第二半导体组件24彼此以阶梯状结构堆栈。
综上所述，本发明的半导体封装件及其制法，主要通过将该第一半导体组件收纳于该基板的开口中，以达到薄化封装件的目的，且兼具简化工艺以降低制作成本的优点。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (27)

1.一种半导体封装件，其包括：
基板，其具有开口；
第一半导体组件，其置放于该开口中；
包覆层，其形成于该开口中以包覆该第一半导体组件；以及
至少一第二半导体组件，其设于该包覆层上。
2.根据权利要求1所述的半导体封装件，其特征在于，该开口贯穿该基板。
3.根据权利要求1所述的半导体封装件，其特征在于，该开口呈阶梯状。
4.根据权利要求1所述的半导体封装件，其特征在于，该第一半导体组件为控制芯片。
5.根据权利要求1所述的半导体封装件，其特征在于，该第一半导体组件电性连接该基板。
6.根据权利要求5所述的半导体封装件，其特征在于，该第一半导体组件电性连接至该基板的开口中的表面。
7.根据权利要求1所述的半导体封装件，其特征在于，该第二半导体组件为内存芯片。
8.根据权利要求1所述的半导体封装件，其特征在于，该第二半导体组件电性连接该基板。
9.根据权利要求1所述的半导体封装件，其特征在于，该第二半导体组件的宽度大于该开口的宽度。
10.根据权利要求1所述的半导体封装件，其特征在于，该第二半导体组件设于该基板的具有该开口的表面的上方。
11.根据权利要求1所述的半导体封装件，其特征在于，当该第二半导体组件为多个时，该些第二半导体组件彼此以阶梯状结构堆栈。
12.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括封装胶体，其形成于该基板上，以包覆该第二半导体组件与该包覆层。
13.一种半导体封装件的制法，其包括：
提供一具有开口的基板；
置放第一半导体组件于该基板的开口中；
形成包覆层于该开口中以包覆该第一半导体组件；以及
结合至少一第二半导体组件于该包覆层上。
14.一种半导体封装件的制法，其包括：
提供一具有开口的基板；
置放第一半导体组件于该基板的开口中；
结合一包覆层于至少一第二半导体组件上；以及
将该第二半导体组件以该包覆层压合于该第一半导体组件上，使该包覆层包覆该第一半导体组件。
15.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该开口贯穿该基板。
16.根据权利要求15所述的半导体封装件的制法，其特征在于，该制法还包括形成承载件于该开口的一侧，以令该承载件承载该开口中的第一半导体组件。
17.根据权利要求16所述的半导体封装件的制法，其特征在于，于该包覆层包覆该第一半导体组件之后，还包括移除该承载件。
18.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该开口呈阶梯状。
19.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第一半导体组件为控制芯片。
20.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第一半导体组件电性连接该基板。
21.根据权利要求20所述的半导体封装件的制法，其特征在于，该第一半导体组件电性连接至该基板的开口中的表面。
22.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第二半导体组件为内存芯片。
23.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第二半导体组件电性连接该基板。
24.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第二半导体组件的宽度大于该开口的宽度。
25.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该第二半导体组件设于该基板的具有该开口的表面的上方。
26.根据权利要求13或14所述的半导体封装件的制法，其特征在于，当该第二半导体组件为多个时，该些第二半导体组件彼此以阶梯状结构堆栈。
27.根据权利要求13或14所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该基板上，以包覆该第二半导体组件与该包覆层。
CN201310124379.2A 2013-04-01 2013-04-11 半导体封装件及其制法 Active CN104103605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102111648A TWI604593B (zh) 2013-04-01 2013-04-01 半導體封裝件及其製法
TW102111648 2013-04-01

Publications (2)

Publication Number Publication Date
CN104103605A true CN104103605A (zh) 2014-10-15
CN104103605B CN104103605B (zh) 2018-01-30

Family

ID=51671622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310124379.2A Active CN104103605B (zh) 2013-04-01 2013-04-11 半导体封装件及其制法

Country Status (2)

Country Link
CN (1) CN104103605B (zh)
TW (1) TWI604593B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826280A (zh) * 2015-01-07 2016-08-03 晟碟半导体（上海）有限公司 台阶形基板和具有其的半导体装置
WO2018119782A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Techniques for windowed substrate integrated circuit packages

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365963B1 (en) * 1999-09-02 2002-04-02 Nec Corporation Stacked-chip semiconductor device
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
TW555151U (en) * 2002-12-30 2003-09-21 Advanced Semiconductor Eng Flip-chip package
TW200529387A (en) * 2004-02-26 2005-09-01 Advanced Semiconductor Eng Chip package structure
TW200638524A (en) * 2005-04-26 2006-11-01 Phoenix Prec Technology Corp Heat dissipating structure and method for fabricating same
TW200832630A (en) * 2007-01-24 2008-08-01 Siliconware Precision Industries Co Ltd Multichip stacking structure and fabricating method thereof
TW200924082A (en) * 2007-11-30 2009-06-01 Siliconware Precision Industries Co Ltd Multiple chips stack structure and method for fabricating the same
TW200947634A (en) * 2008-05-13 2009-11-16 Powertech Technology Inc Semiconductor package having flip chip embedded in substrate
TW201125103A (en) * 2010-01-08 2011-07-16 Powertech Technology Inc Chip stacked package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557518B (en) * 2002-04-24 2003-10-11 United Test Ct Inc Low profile stack semiconductor package
TWI442522B (zh) * 2009-04-15 2014-06-21 Chipmos Technoligies Inc 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365963B1 (en) * 1999-09-02 2002-04-02 Nec Corporation Stacked-chip semiconductor device
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
TW555151U (en) * 2002-12-30 2003-09-21 Advanced Semiconductor Eng Flip-chip package
TW200529387A (en) * 2004-02-26 2005-09-01 Advanced Semiconductor Eng Chip package structure
TW200638524A (en) * 2005-04-26 2006-11-01 Phoenix Prec Technology Corp Heat dissipating structure and method for fabricating same
TW200832630A (en) * 2007-01-24 2008-08-01 Siliconware Precision Industries Co Ltd Multichip stacking structure and fabricating method thereof
TW200924082A (en) * 2007-11-30 2009-06-01 Siliconware Precision Industries Co Ltd Multiple chips stack structure and method for fabricating the same
TW200947634A (en) * 2008-05-13 2009-11-16 Powertech Technology Inc Semiconductor package having flip chip embedded in substrate
TW201125103A (en) * 2010-01-08 2011-07-16 Powertech Technology Inc Chip stacked package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826280A (zh) * 2015-01-07 2016-08-03 晟碟半导体（上海）有限公司 台阶形基板和具有其的半导体装置
WO2018119782A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Techniques for windowed substrate integrated circuit packages

Also Published As

Publication number Publication date
TW201440194A (zh) 2014-10-16
TWI604593B (zh) 2017-11-01
CN104103605B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
US8367465B2 (en) Integrated circuit package on package system
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
CN101355067B (zh) 多芯片模块的改进的电连接
CN102163595B (zh) 堆叠半导体封装
CN102263089B (zh) 具有多芯片结构的半导体集成电路
US8492889B2 (en) Semiconductor package
CN102130025B (zh) 晶片及其处理方法和制造半导体装置的方法
TW201312723A (zh) 晶片封裝結構及其製造方法
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN102693965B (zh) 封装堆迭结构
WO2013007029A1 (en) Chip-on-package structure for multiple die stacks
CN101752353B (zh) 多芯片半导体封装构造
TW200931634A (en) Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN101452860B (zh) 多芯片堆叠结构及其制法
CN101315923B (zh) 芯片堆栈封装结构
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
CN103872004A (zh) 芯片结构及多芯片堆迭封装
CN104183555B (zh) 半导体封装件及其制法
CN103208471B (zh) 多芯片封装体
KR20160047841A (ko) 반도체 패키지
CN104103605A (zh) 半导体封装件及其制法
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
CN102891137A (zh) 半导体封装件
CN101667545B (zh) 多芯片堆叠结构及其制法
CN103515361A (zh) 具堆栈结构的封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant