CN102263089B - 具有多芯片结构的半导体集成电路 - Google Patents

Abstract

本发明公开了一种具有多芯片结构的半导体集成电路，包括层叠的多个半导体芯片。半导体芯片中的至少一个包括：第一金属层和第二金属层，分开地形成在半导体芯片内部；第一内部电路，串联耦接在半导体芯片内部的第一金属层与第二金属层之间；第一金属路径，垂直地形成在第二金属层之上并到达半导体芯片的第一面；以及第一贯穿硅通孔，被形成为从半导体芯片的第二面穿透半导体芯片到达第一金属层。

Description

具有多芯片结构的半导体集成电路

相关申请的交叉引用

本申请要求2010年5月27日提交的韩国专利申请NO.10-2010-0049727的优先权，其全部内容通过引用并入本文中。

技术领域

本发明的示例性实施例涉及具有多芯片结构的半导体集成电路，更具体而言，涉及其中每一个半导体芯片的内部电路串联耦接至贯穿硅通孔(TSV)的半导体集成电路。

背景技术

在半导体工业中，正在不断开发集成电路的封装技术以满足对小型化和安装可靠性的需求。例如，对小型化的需求已经促使对具有接近于芯片尺寸的封装的加速开发，而对安装可靠性的需求强调了能够提高安装操作的效率和安装后的机械及电气可靠性的封装技术的重要性。

此外，伴随着电气及电子产品的小型化，还要求电气及电子产品的高性能，因此已研究并开发了用以提供高容量半导体模块的各种技术。

为了提供高容量半导体模块，存储芯片的高集成度是有用的。可以通过将大量的单元(cell)集成在半导体芯片的有限空间内来实现高集成度。

然而，存储芯片的高集成度需要高级别的技术和大量的开发时间。例如，微小的线宽是有用的。因此，提出了层叠技术作为用于提供高容量半导体模块的另一种方法。

层叠技术可以包括将层叠的两个芯片构建在一个封装中，并将两个单个封装层叠起来。然而，随着电气及电子产品的小型化的趋势，层叠两个单个封装在降低半导体封装的高度方面存在限制。

因此，正积极地开展对层叠封装和多芯片封装的大量研究，在所述层叠封装和多芯片封装中，一个半导体芯片内安装有两个或更多个半导体芯片。

通常可以采用下列方法来制造多芯片封装。第一，可以简单地将若干个半导体芯片安置在基板上然后进行封装。第二，可以将两个或更多个半导体芯片层叠成多层结构然后进行封装。

作为第二种方法的一个实例，已提出了使用贯穿硅通孔(TSV)的结构。可以采用以下工艺来实现使用TSV的封装。首先，在半导体芯片中形成穿透半导体芯片的孔，然后用导电材料填充该孔以形成TSV。然后，经由该TSV使上部的半导体芯片与下部的半导体芯片耦接。

图1是说明具有使用TSV的多芯片结构的现有半导体集成电路的剖面图。

参见图1，使用TSV的多芯片封装10包括层叠在基板上的多个半导体芯片12和14。这里，半导体芯片12和14中的每一个均包括多个TSV 16，所述TSV 16是通过将穿透半导体芯片12和14的孔填充而形成的。因此，半导体芯片12和14被层叠为使得设置在相应的位置处的TSV 16彼此耦接。

在半导体12之上形成有多个凸块焊盘18，以便在相应的半导体芯片12与14之间维持特定的距离。因此，形成有TSV 16的第一半导体芯片12经由凸块焊盘18与第二半导体芯片14耦接。也就是说，第一半导体芯片12与第二半导体芯片14经由倒装芯片键合(flip-chip bonding)而耦接起来。

在使用TSV的多芯片封装中，经由TSV实现电耦接。因此，可以基本上防止电退化，从而提高半导体芯片的操作速度，并且可以实现小型化。

然而，在现有的具有多芯片结构的半导体集成电路中，TSV形成为从芯片的顶面至芯片的底面贯穿，且各个芯片的内部电路并联耦接至TSV。在此情况下，为了控制贯穿式电极的电压信号并将所控制的电压信号施加至另一个芯片，仅仅为了所控制的电压信号就需要另一个贯穿式电极。

贯穿式电极的数目如此增加会降低电路在面积和故障率方面的性能。此外，当要经由贯穿式电极将不同的电信号施加至各个芯片时，这些芯片需要具有不同的结构。在此情况下，应当分开执行图案化工艺。因此，应当分开形成用于图案化工艺的掩模。因此，需要大量的成本。

此外，在执行图案化工艺时，应当根据半导体芯片的层叠位置来改变掩模的位置。因此，降低了批量生产效率，且无法避免地增加了成本。

发明内容

本发明的一个示例性实施例涉及一种具有多芯片结构的半导体集成电路，其通过使用贯穿硅通孔和内部金属路径来使半导体芯片的贯穿硅通孔与内部电路串联耦接。

在本发明的此示例性实施例中，由于半导体芯片的贯穿硅通孔与内部电路串联耦接，因此可以对不同的半导体芯片施加不同的电压信号。

本发明的另一个示例性实施例涉及一种具有多芯片结构的半导体集成电路，其包括半导体芯片的内部电路与贯穿硅通孔之间的并联耦接和串联耦接。

根据本发明的一个示例性实施例，一种具有多芯片结构的半导体集成电路包括层叠的多个半导体芯片。这里，所述半导体芯片中的至少一个芯片包括：第一金属层和第二金属层，所述第一金属层和第二金属层分开地形成在半导体芯片内部；第一内部电路，所述第一内部电路串联耦接在半导体芯片内部的第一金属层与第二金属层之间；第一金属路径，所述第一金属路径垂直地形成在第二金属层之上并到达半导体芯片的第一面；以及第一贯穿硅通孔，所述第一贯穿硅通孔被形成为从半导体芯片的第二面穿透半导体芯片到达第一金属层。

根据本发明的另一个示例性实施例，一种制造具有多芯片结构的半导体集成电路的方法包括以下步骤：在半导体芯片内部分开地形成第一金属层和第二金属层，并形成耦接在第一金属层与第二金属层之间的第一内部电路；在第二金属层之上形成第一金属路径并到达半导体芯片的第一面；以及刻蚀半导体芯片的第二面直至暴露第一金属层为止来形成第一沟槽，并通过填充第一沟槽来形成第一贯穿硅通孔。

附图说明

图1是说明具有使用TSV的多芯片结构的现有的半导体集成电路的剖面图；

图2是说明根据本发明的一个实施例的具有使用TSV的多芯片结构的半导体集成电路的剖面图；

图3是更详细说明图2的半导体集成电路的三维示意图；

图4是说明根据本发明的另一个实施例的具有使用TSV的多芯片结构的半导体集成电路的剖面图；以及

图5A至图5E是说明根据本发明的另一个实施例的用于制造具有使用TSV的多芯片结构的半导体集成电路的方法的剖面图。

具体实施方式

下面将参照附图来更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，且不应理解为限于本文中所提出的实施例。确切地说，提供这些实施例以使得本说明书将是清楚且完整的，且将完整地将本发明的范围传达给本领域技术人员。在本说明书中，在本发明的各幅附图和各个实施例中，相同的附图标记涉及相同的部件。

附图不一定是按比例绘制的，而且在一些实例中，为了清晰地图示实施例的特征，可能对比例进行了放大。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或衬底上的情况，也涉及在第一层与第二层之间或者在第一层与衬底之间存在第三层的情况。

图2是说明根据本发明的一个示例性实施例的具有使用贯穿硅通孔(TSV)的多芯片结构的半导体集成电路的剖面图。

参见图2，根据本发明的此实施例的具有多芯片结构的半导体集成电路100包括层叠的多个半导体芯片120、140和160。

第一半导体芯片120包括串联贯穿硅通孔122、第一内部电路126和第一凸块焊盘124。第二半导体芯片140包括串联贯穿硅通孔142、第二内部电路146和第一凸块焊盘144。同样地，第三半导体芯片160包括串联贯穿硅通孔162、第三内部电路166和第一凸块焊盘164。

下文中，将描述各个半导体芯片的结构。然而，为了便于解释，以下描述将着重于第一半导体芯片120。

第一半导体芯片120具有包括多个层的多层结构。根据本发明的此示例性实施例，第一半导体芯片120包括第一金属层M1和第二金属层M2，所述第一金属层M1与所述第二金属层M2分开地形成在多个层之中的预定层中。这里，第一金属层M1和第二金属层M2可以形成在同一层级上或不同层级上。根据本发明的此示例性实施例，第一半导体芯片120还包括金属路径MP，所述金属路径MP垂直地形成在第二金属层M2之上并到达第一半导体芯片120的第一面。此处，金属路径MP包括多个金属线和设置在各个金属线之间的多个金属触点。另一方面，金属路径MP可以包括贯穿硅通孔。

第一半导体芯片120的第一内部电路126设置在第一半导体芯片120中，且第一内部电路126例如可以接收输入信号、执行指定操作并输出信号。具体而言，根据本发明的此示例性实施例，第一内部电路126耦接在第一金属层M1与第二金属层M2之间。此处，第一金属层M1和第二金属层M2可以形成在同一层级上或不同层级上。

第一半导体芯片120的串联贯穿硅通孔122由导电材料形成，且形成为从第一半导体芯片120的第二面穿透第一半导体芯片120到达第一金属层M1。

第一半导体芯片120的第一凸块焊盘124形成在第一半导体芯片的第一面之上，以便使半导体芯片之间保持预定的距离。具体而言，根据本发明的此实施例的第一凸块焊盘124形成在第一半导体芯片120的第一面之上并处在与串联贯穿硅通孔122相同的柱状区(column region)处。但第一凸块焊盘124可以形成在与贯穿硅通孔122不同的柱状区处。第一凸块焊盘124例如与金属路径MP的多个金属线之中最接近第一面的金属线相耦接。因此，第一半导体芯片120的第一凸块焊盘124并不与串联贯穿硅通孔122直接接触。

尽管未图示，但根据本发明的此示例性实施例，半导体集成电路可以进一步包括附接有所述层叠半导体芯片的基板。此外，尽管图2示出半导体集成电路包括三个半导体芯片，但半导体集成电路可以包括更多或更少数目的半导体芯片。

如上文所述，在本发明的此示例性实施例中，在形成第一金属层M1之后，通过将第一金属层M1用作刻蚀停止层，来形成从第一半导体芯片120的第二面到第一金属层M1的、要形成串联贯穿硅通孔122的孔。因此，串联贯穿硅通孔122并非形成为穿透整个第一半导体芯片120，而是形成为穿透第一半导体芯片120的一部分。

此外，在本发明的此示例性实施例中，内部电路126耦接在第一金属层M1与第二金属层M2之间，且经由金属路径MP耦接至第一凸块焊盘124，所述金属路径MP垂直地形成在第二金属层M2之上并到达第一半导体芯片120的第一面。此处，第一凸块焊盘124形成在第一半导体芯片120的第一面上、处在与串联贯穿硅通孔122相同的柱状区处。但是，第一凸块焊盘124可以形成在离开串联贯穿硅通孔122的柱状区处。

结果，半导体集成电路具有多芯片结构，其中半导体芯片的内部电路和TSV串联耦接至TSV，而另一个半导体芯片的内部电路可以串联耦接至所述半导体芯片的内部电路和TSV。因此，多芯片封装的等半导体芯片的内部电路可以被供应不同的电压。因此，可以提高设计的自由度。

图3是更详细地说明图2的半导体集成电路的三维图。

参见图3，根据本发明的此示例性实施例，在具有多芯片结构的半导体集成电路的半导体芯片内部的金属路径MP包括多个金属线和配置在各个金属线之间的多个金属触点。

更具体而言，金属路径MP包括第一金属线ML1和第二金属线ML2以及第一金属触点MC1和第二金属触点MC2。第一金属线ML1形成在第二金属层M2的上层上，所述第二金属层M2形成在半导体层的特定层中。第二金属线ML2形成在第一金属线ML1的上层上以与第一凸块焊盘耦接。第一金属触点MC1使第二金属层M2与第一金属线ML1耦接。第二金属触点MC2使第一金属线ML1与第二金属线ML2耦接。

具体地，第二金属线ML2可以位于例如半导体芯片的顶层中，且具有一长度，以使得第一凸块焊盘形成在第一半导体芯片的第一面之上，例如，在与串联贯穿硅通孔相同的柱状区处。

金属路径MP可以由Cu和Al或它们的合金中的任何一种形成。串联贯穿硅通孔可以由Sn、Ni、Cu、Au和Al或它们的合金中的任何一种形成。

图4是说明根据本发明的另一个示例性实施例的具有使用TSV的多芯片结构的半导体集成电路的剖面图。

参见图4，根据本发明的此示例性实施例，具有多芯片结构的半导体集成电路100包括层叠的多个半导体芯片420、440和460。此处，根据本发明的此示例性实施例，半导体芯片420、440及460中的至少一个包括串联TSV区和并联TSV区。因此，内部电路与贯穿硅通孔可以串联耦接在各个半导体芯片之间，还可以并联耦接在各个半导体芯片之间。

因为第二半导体芯片440和第三半导体芯片460具有与第一半导体芯片420相同的结构，所以以下描述将着重于第一半导体芯片420。

第一半导体芯片420的串联TSV区包括串联贯穿硅通孔422S、第一凸块焊盘424S和第一内部电路426S。

第一半导体芯片420具有包括有多个层的多芯片结构，并且第一金属层M1与第二金属层M2是分开形成的。根据本发明的此示例性实施例，第一半导体芯片420进一步包括第一金属路径MP1，所述第一金属路径MP1垂直地形成在第二金属层M2上并到达第一半导体芯片420的第一面。此处，第一金属路径MP1包括例如多个金属线以及设置在各个金属线之间的多个金属触点。

第一内部电路426S设置在第一半导体芯片420中，并且配置为例如接收输入信号、执行指定的操作并输出信号。尤其地，根据本发明的此示例性实施例，第一内部电路426S耦接在第一金属层M1与第二金属层M2之间。

串联贯穿硅通孔422S被形成为从第一半导体芯片420的第二面穿透第一半导体芯片420至第一金属层M1。

第一凸块焊盘424S形成在第一半导体芯片420上，以在半导体芯片之间维持特定的距离。尤其地，根据本发明的此示例性实施例，第一凸块焊盘424S形成在第一半导体芯片420的第一面之上，例如，在与串联贯穿硅通孔422S相同的柱状区处。第一凸块焊盘424S例如与第一金属路径MP1的多个金属线之中的最近的金属线耦接。

在如上文所述的第一半导体芯片420的串联TSV区中，第一半导体芯片420的第一内部电路426S和串联贯穿硅通孔422S耦接至位于第一半导体芯片420之上和之下的另一个半导体芯片的另一个第一内部电路和串联贯穿硅通孔。

第一半导体芯片420的并联TSV区包括并联贯穿硅通孔422P、第二凸块焊盘424P和第二内部电路426P。

在第一半导体芯片420的并联TSV区中，第三金属层M3例如设置在形成有第一金属层M1和第二金属层M2的层级上。此处，第三金属层M3被形成为与第一金属层M1和第二金属层M2分开。此外，第二金属路径MP2垂直地形成在第三金属层M3上并到达第一半导体芯片420的第一面。此处，第二金属路径MP2包括多个金属线以及设置在各个金属线之间的多个金属触点。另一方面，第二金属路径MP2可以包括贯穿硅通孔。

并联贯穿硅通孔422P由导电材料形成，并且形成为从第一半导体芯片420的第二面穿透第一半导体芯片420到达第三金属层M3。

第二内部电路426P经由第三金属层M3与并联贯穿硅通孔422P耦接。第二内部电路426P配置为例如接收经由并联贯穿硅通孔422P输入的信号、执行指定的操作并输出信号。

用于在半导体芯片之间维持特定距离的第二凸块焊盘424P形成在第一半导体芯片420的第一面之上，以便经由第二金属路径MP2与并联贯穿硅通孔422P接触。此处，第二凸块焊盘424P形成在例如与贯穿硅通孔422P相同的柱状区处。

如上文所述，在第一半导体芯片420的并联TSV区中，第一半导体芯片420的第二内部电路426P和并联贯穿硅通孔422P经由第二凸块焊盘424P耦接至第二半导体芯片440的第二内部电路和并联贯穿硅通孔。

结果，半导体集成电路可以具有多芯片结构，其中半导体芯片的并联贯穿硅通孔与第二内部电路并联耦接。

尽管未图示，但根据本发明的此示例性实施例，半导体集成电路可以进一步包括附接有层叠的半导体芯片的基板。图4图示半导体集成电路包括三个半导体芯片。然而，半导体集成电路可以包括更多或更少数目的半导体芯片。

如上文所述，根据本发明的此示例性实施例，半导体集成电路可以支持各个半导体芯片之间的内部电路与贯穿硅通孔的串联耦接以及并联耦接。因此，可以将半导体集成电路设计成各种结构。

图5A至图5E是说明根据本发明的另一个示例性实施例的用于制造具有使用TSV的多芯片结构的半导体集成电路的方法的剖面图。

如图5A所示，将半导体芯片510划分为串联TSV区和并联TSV区。在串联TSV区中，设置有第一金属层M1、第二金属层M2、第一内部电路514S以及第一金属路径MP1。第一金属层M1与第二金属层M2是分开形成的。将第一内部电路514S形成为耦接在第一金属层M1与第二金属层M2之间。将第一金属路径MP1垂直地形成在第二金属层M2之上，并到达第一半导体芯片510的第二面(II)。

在并联TSV区中，设置有第三金属层M3、第二内部电路514P以及第二金属路径MP2。第三金属层M3例如形成在形成有第一金属层M1和第二金属层M2的层级上。此处，将第三金属层M3形成为与第一金属层M1和第二金属层M2分开。将第二内部电路514P形成为与第三金属层M3耦接。第二金属路径MP2垂直地形成在第三金属层M3之上，并到达半导体芯片510的第二面(II)。此处，第一金属路径MP1和第二金属路径MP2包括多个金属线以及设置在各个金属线之间的多个金属触点。另一方面，金属路径MP可以包括贯穿硅通孔。

参见图5A，在半导体芯片上形成掩模图案512，并且通过刻蚀半导体芯片510直至暴露第一金属层M1和第三金属层M3为止，来形成多个沟槽。此处，第一金属层M1和第三金属层M3可以用作刻蚀停止层。

参见图5B，根据一个实例，在包括所述沟槽的顶表面的半导体芯片510的顶表面上形成绝缘层，并执行回蚀工艺，使得绝缘层例如仅保留在沟槽的侧壁上以形成绝缘图案516。此处，可以去除掩模图案512。

参见图5C，根据一个实例，在包括绝缘图案516的半导体芯片510之上形成金属晶种层518A。在金属晶种层518A之上形成金属层518以将沟槽填充。金属层518可由Sn、Ni、Cu、Au和Al或由这些金属中的一种或更多种所组成的合金中的任何一种形成。

参见图5D，根据一个实例，在金属层之上执行回蚀工艺。因此，串联贯穿硅通孔520S形成在半导体芯片510的串联TSV区中，而并联贯穿硅通孔520P形成在半导体芯片510的并联TSV区中。

然后，可以对半导体芯片510的第二面执行研磨工艺以及刻蚀工艺中的至少一种或更多种，以使得串联贯穿硅通孔520S和并联贯穿硅通孔520P暴露。

在图5E中，出于说明的目的，将所得的结构从I-II方向倒置为II-I方向来表示。

参见图5E，在半导体芯片510的串联TSV区中，第一凸块焊盘522S形成在半导体芯片510之上，例如，在与串联贯穿硅通孔520S相同的柱状区处，以与第一金属路径MP1耦接。在半导体芯片510的并联TSV区中，第二凸块焊盘522P形成在半导体芯片510之上，例如，在与并联贯穿硅通孔520P相同的柱状区处，以与第二金属路径MP2耦接。此处，串联贯穿硅通孔520S和第一凸块焊盘522S分别形成为与并联贯穿硅通孔520P和第二凸块焊盘522P对称。

在根据本发明的示例性实施例的具有多芯片结构的半导体集成电路中，各个半导体芯片的贯穿硅通孔与内部电路可以串联或并联耦接。因此，可以将不同的电压信号施加至封装的不同内部电路，并且可以增加设计的自由度。

此外，由于各个半导体芯片的贯穿硅通孔无需精确对准，因此可以降低整个处理时间。

虽然已经结合具体的实施例描述了本发明，但是本领域的技术人员将会清楚的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (18)

1.一种具有多芯片结构的半导体集成电路，包括层叠的多个半导体芯片，其中，所述半导体芯片中的至少一个包括：

第一金属层和第二金属层，所述第一金属层与所述第二金属层分开地形成在所述半导体芯片的内部；

第一内部电路，所述第一内部电路串联耦接在所述半导体芯片内部的所述第一金属层与所述第二金属层之间；

第一金属路径，所述第一金属路径垂直地形成在所述第二金属层之上并到达所述半导体芯片的第一面；

第一贯穿硅通孔，所述第一贯穿硅通孔被形成为从所述半导体芯片的第二面穿透所述半导体芯片到达所述第一金属层；以及

第一凸块焊盘，所述第一凸块焊盘被形成在所述半导体芯片之上，使另一个半导体芯片的第一贯穿硅通孔与所述半导体芯片的所述第一金属路径耦接。

2.如权利要求1所述的半导体集成电路，其中，所述半导体芯片的第一内部电路和第一贯穿硅通孔串联耦接至另一个半导体芯片的第一内部电路和第一贯穿式电极。

3.如权利要求1所述的半导体集成电路，其中，所述半导体芯片还包括：

第三金属层，所述第三金属层被形成为与所述第一金属层和所述第二金属层分开；

第二内部电路，所述第二内部电路与所述第三金属层并联耦接；

第二金属路径，所述第二金属路径垂直地形成在所述第三金属层之上并到达所述半导体芯片的第一面；

第二贯穿硅通孔，所述第二贯穿硅通孔被形成为从所述半导体芯片的第二面穿透所述半导体芯片并到达所述第三金属层；以及

第二凸块焊盘，所述第二凸块焊盘被形成为使另一个半导体芯片的第二贯穿硅通孔与所述半导体芯片的所述第二金属路径耦接。

4.如权利要求3所述的半导体集成电路，其中，所述半导体芯片的第二贯穿硅通孔与所述另一个半导体芯片的第二贯穿硅通孔串联耦接。

5.如权利要求3所述的半导体集成电路，其中，所述第二凸块焊盘形成在与所述第二贯穿硅通孔相同的柱状区处。

6.如权利要求5所述的半导体集成电路，其中，所述第一贯穿硅通孔和所述第一凸块焊盘与所述第二贯穿硅通孔和所述第二凸块焊盘对称。

7.如权利要求3所述的半导体集成电路，其中，所述第一金属路径和所述第二金属路径中的每个都包括多个金属线和设置在各个所述金属线之间的多个金属触点。

8.如权利要求3所述的半导体集成电路，其中，所述第一金属路径和所述第二金属路径中的每个都由一个通孔形成。

9.一种制造具有多芯片结构的半导体集成电路的方法，包括以下步骤：

在半导体芯片内部分开地形成第一金属层和第二金属层，并形成耦接在所述第一金属层与所述第二金属层之间的第一内部电路；

在所述第二金属层之上形成到达所述半导体芯片的第一面的第一金属路径；以及

刻蚀所述半导体芯片的第二面直至暴露所述第一金属层为止，来形成第一沟槽，并填充所述第一沟槽来形成第一贯穿硅通孔。

10.如权利要求9所述的方法，还包括以下步骤：

在所述半导体芯片的第二面之上形成与所述第一金属路径耦接的第一凸块焊盘。

11.如权利要求9所述的方法，其中，所述半导体芯片的第一内部电路和第一贯穿硅通孔串联耦接至另一个半导体芯片的第一内部电路和第一贯穿式电极。

12.如权利要求10所述的方法，还包括以下步骤：

形成第三金属层，所述第三金属层与所述第一金属层和所述第二金属层分开；

形成第二内部电路，所述第二内部电路与所述半导体芯片内部的所述第三金属层并联耦接；

在所述第三金属层之上形成到达所述半导体芯片的第一面的第二金属路径；

刻蚀所述半导体芯片的第二面直至暴露所述第三金属层为止，来形成第二沟槽，并通过填充所述第二沟槽来形成第二贯穿硅通孔；以及

在所述半导体芯片的背面之上形成第二凸块焊盘以与所述第二金属路径接触。

13.如权利要求12所述的方法，其中，所述半导体芯片的第二贯穿硅通孔被形成为与另一个半导体芯片的第二贯穿硅通孔串联耦接。

14.如权利要求12所述的方法，其中，所述第二凸块焊盘被形成在与所述第二贯穿硅通孔相同的柱状区处。

15.如权利要求13所述的方法，其中，所述第一贯穿硅通孔和所述第一凸块焊盘被形成为与所述第二贯穿硅通孔和所述第二凸块焊盘对称。

16.如权利要求12所述的方法，其中，所述第一金属路径和所述第二金属路径中的每个都包括多个金属线和设置在各个所述金属线之间的多个金属触点。

17.如权利要求12所述的方法，其中，所述第一金属路径和所述第二金属路径中的每个都由一个通孔形成。

18.如权利要求9所述的方法，其中，所述形成第一贯穿硅通孔的步骤包括以下步骤：

在形成于所述半导体芯片中的所述第一沟槽的侧壁上形成绝缘层；

在包括所述绝缘层的所述半导体芯片之上形成金属晶种层；以及

在所述金属晶种层之上形成金属层以使得所述第一沟槽被填充。