CN103066041B - 芯片堆叠结构及其制造方法 - Google Patents

芯片堆叠结构及其制造方法 Download PDF

Info

Publication number
CN103066041B
CN103066041B CN201210547852.3A CN201210547852A CN103066041B CN 103066041 B CN103066041 B CN 103066041B CN 201210547852 A CN201210547852 A CN 201210547852A CN 103066041 B CN103066041 B CN 103066041B
Authority
CN
China
Prior art keywords
hole
silicon
chip
hole chip
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210547852.3A
Other languages
English (en)
Other versions
CN103066041A (zh
Inventor
陈峥嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201210547852.3A priority Critical patent/CN103066041B/zh
Publication of CN103066041A publication Critical patent/CN103066041A/zh
Application granted granted Critical
Publication of CN103066041B publication Critical patent/CN103066041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种芯片堆叠结构及其制造方法。所述芯片堆叠结构包括：基板；焊球，形成在基板下方，用于电连接到外部电路；硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。根据本发明的芯片堆叠结构可以实现硅通孔芯片和非硅通孔芯片之间的互联，即，通过仅在一部分芯片上形成通孔，可以实现多个芯片之间的互连。

Description

芯片堆叠结构及其制造方法
技术领域
本申请涉及一种芯片堆叠结构及其制造方法，更具体地讲，本申请涉及一种将硅通孔芯片和非硅通孔芯片互连的芯片堆叠结构及其制造方法。
背景技术
为了实现多芯片堆叠，通常在芯片中形成硅通孔，然后通过硅通孔实现不同芯片之间的电互连。例如，利用硅通孔技术在芯片中蚀刻形成硅通孔，然后在硅通孔中形成导电通道。当多个芯片堆叠时，通过硅通孔中的导电通道实现不同芯片之间的电互连。
然而，为了将多个芯片堆叠在一起，需要在每个芯片中形成硅通孔结构，这样会导致工艺复杂，并且导致制造成本增加和生产效率下降。另外，在每个芯片中形成硅通孔结构在芯片测试方面存在难度，成品率低，并且包含硅通孔的芯片无法与其它芯片形成多层堆叠。
发明内容
为了解决现有技术中的上述问题，本发明提供了一种芯片堆叠结构。所述芯片堆叠结构包括：基板；焊球，形成在基板下方，用于电连接到外部电路；硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接。
根据本发明的实施例，所述导电支撑结构的厚度与所述非硅通孔芯片的厚度基本相同。
根据本发明的实施例，在所述导电支撑结构中形成导电通孔，所述导电通孔与第二通孔或第三通孔电连接。
可选地，所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。
可选地，所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。
优选地，所述导电支撑结构的高度适于在硅通孔芯片之间插入非硅通孔芯片。
本发明还提供了一种芯片堆叠结构的制造方法，所述方法包括以下步骤：提供硅通孔芯片和非硅通孔芯片，在硅通孔芯片中形成有第一通孔、第二通孔和第三通孔；将硅通孔芯片和非硅通孔芯片交替地层叠在基板上，并且在硅通孔芯片之间设置导电支撑结构，其中，第一通孔用于非硅通孔芯片的电连接，第二通孔用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接，第三通孔用于硅通孔芯片的电连接。
可选地，所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。
可选地，所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。
根据本发明的芯片堆叠结构可以实现硅通孔芯片和非硅通孔芯片之间的互联，即，通过仅在一部分芯片上形成通孔，可以实现多个芯片之间的互连。
附图说明
通过下面结合附图进行的详细描述，本发明的特征和优点将变得更容易理解，在附图中：
图1是根据本发明第一实施例的芯片堆叠结构的局部分开的示意图；
图2是根据本发明第二实施例的芯片堆叠结构的局部分开的示意图；
图3是根据本发明的芯片堆叠结构的导电支撑结构的俯视图；
图4是根据本发明的芯片堆叠结构的芯片表面布线图；
图5是根据本发明第一实施例的制造芯片堆叠结构的方法的示意图；
图6是根据本发明第二实施例的制造芯片堆叠结构的方法的示意图。
具体实施方式
本发明提供了一种芯片堆叠结构及其制造方法。根据本发明的芯片堆叠结构及其制造方法通过在硅通孔芯片与非硅通孔芯片之间设置导电支撑结构，能够实现硅通孔芯片与非硅通孔芯片之间的电互连。
在下文中，将参照附图来详细描述本发明的实施例。图1是根据本发明第一实施例的芯片堆叠结构的局部分开的示意图。图3是根据本发明的芯片堆叠结构的导电支撑结构的俯视图。图4是根据本发明的芯片堆叠结构的芯片表面布线图。图5是根据本发明第一实施例的制造芯片堆叠结构的方法的示意图。
参照图1、图3至图5，根据本发明第一实施例的芯片堆叠结构包括：基板30；焊球40，形成在基板30下方，用于电连接到外部电路；硅通孔芯片10和非硅通孔芯片20，交替地设置在基板30上方；第一通孔11、第二通孔12和第三通孔13，形成在硅通孔芯片10中，可选地，第一通孔11形成在硅通孔芯片10的一侧，第二通孔12和第三通孔13形成在硅通孔芯片10的另一侧，另外，第一通孔11、第二通孔12和第三通孔13也可以根据实际需要形成在其它位置；导电支撑结构51，位于硅通孔芯片10之间，用于支撑硅通孔芯片10和非硅通孔芯片20，并且导电支撑结构51的厚度与非硅通孔芯片20的厚度基本相同，在导电支撑结构51中形成导电通孔，从而实现芯片之间的电连接。
在本发明中，为了实现硅通孔芯片10和非硅通孔芯片20的电连接，形成在导电支撑结构51中的导电通孔可以与第二通孔12或第三通孔13电连接。即，在本发明中，第二通孔12或第三通孔13可以延伸到导电支撑结构51中，从而形成导电通孔。
根据实际需要，第一通孔11、第二通孔12和第三通孔13可以形成为多个。
其中，第一通孔11用于非硅通孔芯片20的电连接；第二通孔12可以用于硅通孔芯片10和非硅通孔芯片20中的至少一种的电连接，即，第二通孔12可以用于非硅通孔芯片20、用于硅通孔芯片10或者被硅通孔芯片10和非硅通孔芯片20所共用；第三通孔13用于硅通孔芯片10的电连接。具体地讲，例如，参照图5中的右侧图和图4可知，非硅通孔芯片20经由第一通孔11、第一通孔11和第二通孔12之间的布线以及第二通孔12实现电连接。硅通孔芯片10经由第三通孔13实现电连接。图5中的右侧视图用虚线箭头示出了示例性的电流流向。本领域技术人员可以根据实际需要来设计不同芯片之间的电连接关系。
在本发明的第一实施例中，导电支撑结构51是形成在硅通孔芯片10和非硅通孔芯片20之间的台阶结构，该台阶结构与硅通孔芯片10是一体的，形成在硅通孔芯片10下方，用于支撑硅通孔芯片10和非硅通孔芯片20。
下面，参照图5来详细描述根据本发明第一实施例的芯片堆叠结构的制造方法。
首先，参照图5中的左边的视图，提供硅通孔芯片10和非硅通孔芯片20，并且在硅通孔芯片10中形成第一通孔11和第二通孔12以及通孔13（在图5中未示出，参见图4），台阶结构作为导电支撑结构51形成在硅通孔芯片10下方，并且与硅通孔芯片10是一体的。
接下来，将一个硅通孔芯片10和一个非硅通孔芯片20层叠在一起，形成芯片堆叠件。
然后，将芯片堆叠件层叠在基板30上，从而形成根据本发明第一实施例的芯片堆叠结构。根据需要，可以将多个硅通孔芯片10和多个非硅通孔芯片20层叠在一起，形成芯片堆叠结构。
下面，将详细描述根据本发明第二实施例的芯片堆叠结构及其制造方法。图2是根据本发明第二实施例的芯片堆叠结构的局部分开的示意图。图6是根据本发明第二实施例的制造芯片堆叠结构的方法的示意图。
根据本发明第二实施例的芯片堆叠结构与根据本发明第一实施例的芯片堆叠结构相似，区别之处在于：在本发明第二实施例的芯片堆叠结构中，导电支撑结构52是凸块、焊球等电连接结构，而不是如第一实施例中所述的台阶结构。导电支撑结构52设置在硅通孔芯片10之间，作为一个单独的元件，并且在导电支撑结构52中形成导电通孔，该导电通孔与第二孔12或第三孔13电连接。优选地，导电支撑结构52的厚度与非硅通孔芯片20的厚度基本相同。
下面参照图6来描述根据本发明第二实施例的芯片堆叠结构的方法。首先，提供硅通孔芯片10和非硅通孔芯片20，在硅通孔芯片10中形成第一通孔11、第二通孔12和第三通孔13（在图6中未示出，参见图4）。
然后将硅通孔芯片10和非硅通孔芯片20层叠在一起，并放置在基板30上，并且在硅通孔芯片10和非硅通孔芯片20之间设置导电支撑结构52，从而完成根据本发明第二实施例的芯片堆叠结构。
根据实际需要，本领域技术人员可以选择将多个非硅通孔芯片20互连、将多个硅通孔芯片10互连、或者将非硅通孔芯片20与硅通孔芯片10互连。
另外，可以在硅通孔芯片10和非硅通孔芯片20之间设置粘附层，用于将硅通孔芯片10和非硅通孔芯片20结合在一起。
此外，根据本发明的实施例，可以将导电支撑结构51或52的高度调节为适于在两个硅通孔芯片10之间插入一个非硅通孔芯片20。即，导电支撑结构51或52的高度基本等于非硅通孔芯片20的厚度，从而可以实现具有不同高度的芯片之间的电连接。
根据本发明的实施例，可以实现硅通孔芯片和非硅通孔芯片之间的互联，即，通过仅在一部分芯片上形成通孔，可以实现多个芯片之间的互连。
虽然已经通过示例的方式描述了以上实施例，但是本领域技术人员将清楚的是，本发明的范围不限于以上具体实施例，本发明的范围由权利要求限定。

Claims (7)

1.一种芯片堆叠结构，其特征在于所述芯片堆叠结构包括：
基板；
焊球，形成在基板下方，用于电连接到外部电路；
硅通孔芯片和非硅通孔芯片，交替地设置在基板上方；
第一通孔，形成在硅通孔芯片中，用于非硅通孔芯片的电连接；
第二通孔，形成在硅通孔芯片中，用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接；
第三通孔，形成在硅通孔芯片中，用于硅通孔芯片的电连接；
导电支撑结构，位于硅通孔芯片之间，用于支撑硅通孔芯片和非硅通孔芯片，并用于硅通孔芯片和非硅通孔芯片之间的电连接，
其中，所述导电支撑结构的厚度与所述非硅通孔芯片的厚度基本相同，或所述导电支撑结构的高度适于在硅通孔芯片之间插入非硅通孔芯片。
2.根据权利要求1所述的芯片堆叠结构，其特征在于在所述导电支撑结构中形成导电通孔，所述导电通孔与第二通孔或第三通孔电连接。
3.根据权利要求1所述的芯片堆叠结构，其特征在于所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。
4.根据权利要求1所述的芯片堆叠结构，其特征在于所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。
5.一种芯片堆叠结构的制造方法，其特征在于所述方法包括以下步骤：
提供硅通孔芯片和非硅通孔芯片，在硅通孔芯片中形成有第一通孔、第二通孔和第三通孔；
将硅通孔芯片和非硅通孔芯片交替地层叠在基板上，并且在硅通孔芯片之间设置导电支撑结构，
其中，第一通孔用于非硅通孔芯片的电连接，第二通孔用于非硅通孔芯片和硅通孔芯片中的至少一种的电连接，第三通孔用于硅通孔芯片的电连接，
其中，所述导电支撑结构的厚度与所述非硅通孔芯片的厚度基本相同，或所述导电支撑结构的高度适于在硅通孔芯片之间插入非硅通孔芯片。
6.根据权利要求5所述的制造芯片堆叠结构的方法，其特征在于所述导电支撑结构为形成在硅通孔芯片下方的台阶结构，所述台阶结构与硅通孔芯片是一体的。
7.根据权利要求5所述的制造芯片堆叠结构的方法，其特征在于所述导电支撑结构为形成在硅通孔芯片和非硅通孔芯片之间的单独元件。
CN201210547852.3A 2012-12-17 2012-12-17 芯片堆叠结构及其制造方法 Active CN103066041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210547852.3A CN103066041B (zh) 2012-12-17 2012-12-17 芯片堆叠结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210547852.3A CN103066041B (zh) 2012-12-17 2012-12-17 芯片堆叠结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103066041A CN103066041A (zh) 2013-04-24
CN103066041B true CN103066041B (zh) 2015-08-26

Family

ID=48108603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210547852.3A Active CN103066041B (zh) 2012-12-17 2012-12-17 芯片堆叠结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103066041B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744311A (zh) * 2004-08-24 2006-03-08 索尼株式会社 半导体器件、基底、设备板、半导体器件制造方法和半导体芯片
TW200849106A (en) * 2007-06-07 2008-12-16 Samsung Electronics Co Ltd Stack module, card including the stack module, and system including the stack module
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
CN102576700A (zh) * 2009-09-02 2012-07-11 莫塞德技术公司 在适于堆叠的集成电路中使用间断式硅过孔
CN102770867A (zh) * 2010-01-29 2012-11-07 吉林克斯公司 用于集成电路中互连布局的方法及装置
CN102779802A (zh) * 2012-07-13 2012-11-14 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
KR101211044B1 (ko) * 2010-05-27 2012-12-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로
KR101190744B1 (ko) * 2010-05-27 2012-10-12 에스케이하이닉스 주식회사 멀티칩 구조를 가지는 반도체 집적 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744311A (zh) * 2004-08-24 2006-03-08 索尼株式会社 半导体器件、基底、设备板、半导体器件制造方法和半导体芯片
TW200849106A (en) * 2007-06-07 2008-12-16 Samsung Electronics Co Ltd Stack module, card including the stack module, and system including the stack module
CN102576700A (zh) * 2009-09-02 2012-07-11 莫塞德技术公司 在适于堆叠的集成电路中使用间断式硅过孔
CN102770867A (zh) * 2010-01-29 2012-11-07 吉林克斯公司 用于集成电路中互连布局的方法及装置
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
CN102779802A (zh) * 2012-07-13 2012-11-14 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Also Published As

Publication number Publication date
CN103066041A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
WO2010035376A1 (ja) 半導体装置の製造方法
KR101706444B1 (ko) 가변 칩 간격을 갖는 램프-스택 칩 패키지
WO2010116694A3 (en) Method of manufacturing semiconductor device
US9136248B2 (en) Multi-chip stacked package and method for forming the same
US9947644B2 (en) Semiconductor package
KR102012505B1 (ko) 토큰 링 루프를 갖는 스택 패키지
CN102244047A (zh) 晶片封装体及其形成方法
CN102347282A (zh) 包括无源组件电容器的半导体器件及制造方法
CN102646663B (zh) 半导体封装件
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
TW201214656A (en) Chip stacked structure and method of fabricating the same
CN103579208A (zh) 三维集成电路及其制作方法
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR20090084645A (ko) 스택 패키지의 제조방법
CN103066041B (zh) 芯片堆叠结构及其制造方法
CN106852140A (zh) 具有多个基板的微电子构件系统以及相应的制造方法
CN112262469A (zh) 半导体芯片堆叠布置和制造这种半导体芯片堆叠布置的半导体芯片
TWI409933B (zh) 晶片堆疊封裝結構及其製法
CN204424248U (zh) 硅通孔结构
US20080153203A1 (en) Semiconductor device manufacturing method
CN102117799B (zh) 埋入型多芯片半导体封装结构及其制造方法
KR20130077627A (ko) 반도체 장치 및 그의 제조방법
CN105575827A (zh) 用于把半导体管芯附接到载体的方法
CN104766828A (zh) 晶圆三维集成的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant