CN102779802A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN102779802A
CN102779802A CN2012102439654A CN201210243965A CN102779802A CN 102779802 A CN102779802 A CN 102779802A CN 2012102439654 A CN2012102439654 A CN 2012102439654A CN 201210243965 A CN201210243965 A CN 201210243965A CN 102779802 A CN102779802 A CN 102779802A
Authority
CN
China
Prior art keywords
chip
semiconductor package
coupling assembling
substrate
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102439654A
Other languages
English (en)
Other versions
CN102779802B (zh
Inventor
洪嘉临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210243965.4A priority Critical patent/CN102779802B/zh
Publication of CN102779802A publication Critical patent/CN102779802A/zh
Application granted granted Critical
Publication of CN102779802B publication Critical patent/CN102779802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体封装结构及其制造方法。在此半导体封装结构的制造方法中，先将第一芯片设置于基板上。接着，设置第二芯片于第一芯片上。接着，设置第三芯片于第二芯片上。接着，通过多个连接组件来连接于第一芯片的所暴露的部分上表面及第三芯片的所对应的部分下表面之间。本发明的半导体封装结构可降低堆叠芯片的制造成本。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种堆叠芯片的半导体封装结构及其制造方法。
背景技术
在半导体生产过程中，集成电路封装(IC package)是制程的重要步骤之一，用以保护I C芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。在现今电子装置中，单一电子装置中常需设置多个芯片来同时执行多种功能，以满足现代人对于电子装置之需求。然而，若多个芯片系分别形成于不同的封装结构，则会增加封装结构的所占空间。因此，堆叠半导体芯片以增加封装密度的半导体机构，已经被普遍使用。
在现有堆叠芯片的封装结构中，经常使用硅通孔技术(Through Silicon Via，TSV)来实现芯片之间的互连。然而，由于硅通孔技术需在芯片或晶圆上进行钻孔，因而在制造过程时间及精度控制上的要求非常高，导致其制造过程费用相当昂贵。
故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种半导体封装结构，所述半导体封装结构包括：基板、第一芯片、第二芯片、第三芯片及多个连接组件。第一芯片是设置于基板上，第二芯片是设置于第一芯片上，并暴露出部分第一芯片的上表面，第三芯片是设置于第二芯片上，其中部分第三芯片的下表面是面对于第一芯片所暴露的部分上表面，连接组件是连接于第一芯片所暴露的部分上表面及第三芯片的所述对应的部分下表面之间。
本发明的另一目的在于提供一种半导体封装结构的制造方法。首先，将一第一芯片设置于基板上。接着，设置一第二芯片于第一芯片上，其中部分所述第一芯片的上表面是暴露出所述第二芯片之外。接着，设置一第三芯片于第二芯片上，其中部分第三芯片的下表面是面对于第一芯片所暴露的部分上表面。接着，通过多个连接组件来连接于第一芯片的所暴露的部分上表面及第三芯片的所对应的部分下表面之间。
本发明的半导体封装结构可堆叠多个芯片于基板上，并可通过多个连接组件来连接于堆叠芯片之间，以进行堆叠芯片之间的电性连接及信号传输，因而可减少使用或不需使用昂贵的硅通孔(TSV)技术，以降低制造成本，并可确保连接质量。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示依照本发明的一实施例的半导体封装结构的结构剖面图；
图2显示依照本发明的一实施例的第一芯片与第二芯片的上视图；
图3显示依照本发明的另一实施例的半导体封装结构的结构剖面图；
图4显示依照本发明的另一实施例的半导体封装结构的结构剖面图；
图5显示依照本发明的又一实施例的半导体封装结构的结构剖面图；以及
图6显示依照本发明的又一实施例的半导体封装结构的芯片的上视图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，其显示依照本发明的一实施例的半导体封装结构的结构剖面图。本发明的半导体封装结构100包括基板101、第一芯片110、第二芯片120、第三芯片130、第四芯片140、第五芯片150、第六芯片160、多个连接组件170及封装胶体180。第一芯片110是设置于基板101上，第二芯片120、第三芯片130、第四芯片140、第五芯片150及第六芯片160是依序地堆叠于第一芯片110上。连接组件170是分别连接于第一芯片110与第三芯片130之间、第二芯片120与第四芯片140之间、第三芯片130与第五芯片150之间、以及第四芯片140与第六芯片160之间。封装胶体180是用于包覆芯片110～160及连接组件170，但也可依产品需求选择不设置封装胶体180。在本实施例中，芯片110～160可为长形芯片。
基板101可为球栅阵列(Ball Grid Array，B GA)基板，并可设有多个金属凸块(Bump)102及多个锡球(Solder Ball)103。
金属凸块102的材料例如为：锡、铝、镍、银、铜、铟或其合金。金属凸块102可利网印、电镀或任何习知制造凸块的方式来形成于基板101的上表面，用于电性连接于第一芯片110的下表面。
锡球103的材料可与金属凸块102相同。锡球103可利用例如焊球植球机(未绘示)来设置于基板101的下表面，用于做为所述基板101对外部的信号输入/输出组件。
底部填充(under-fill)层104配置于第一芯片110与基板101之间的空隙并包覆金属凸块102，用以稳固第一芯片110与基板101之间的接合。
焊垫105配置于第一芯片110的上表面，用以接合连接组件170。
第一芯片110例如为逻辑芯片。第一芯片110可形成有数层交替堆叠的绝缘层及金属线路层，以共同构成重布线层(redistribution layer，RDL)于第一芯片110的下表面，并面对于基板101。此外，第一芯片110可设有导电的穿孔111，用于电性连接基板101与第二芯片120。
第二芯片120是设置于第一芯片110的上表面上。第二芯片120例如为内存芯片(memory chip)，例如快闪(Flash)内存芯片或动态随机存取内存(Dynamic Random Access Memory，DRAM)芯片。相似地，第二芯片120的下表面亦可通过金属凸块102及底部填充层104来连接及固定于第一芯片110的上表面上，并暴露出部分第一芯片110的上表面，用以设置连接组件170。第二芯片120的上表面另设有金属凸块102。
第三芯片130是设置于第二芯片120上，并对位于第一芯片110，使得部分第三芯片130的下表面是面对于第一芯片110的所暴露的部分上表面，使得连接组件170可连接于第一芯片110所暴露的部分上表面及第三芯片130所对应的部分下表面之间。第三芯片130例如为内存芯片，相似地，第三芯片130的下表面可通过金属凸块102及底部填充层104来连接及固定于第二芯片120的上表面上。同样地，第三芯片130可突出于第二芯片120的两侧，使得部分第三芯片130的下表面可面对于第一芯片110的所暴露的部分上表面，因而可提供连接组件170的设置空间。第三芯片130的上表面另设有金属凸块102。
第四芯片140是设置于第三芯片130的上表面上，且经由连接组件170与第二芯片120连接，其余相似于第二芯片120之处，在此不加以赘述。第五芯片150是设置于第四芯片140的上表面上，且经由连接组件170与第三芯片130连接，其余相似于第三芯片130之处，在此不加以赘述。
第六芯片160是设置于第五芯片150的上表面上，且经由连接组件170与第四芯片140连接，其余相似于第二芯片120之处，在此不加以赘述。
连接组件170可例如为多个锡球(Solder Ball)，其材料例如为锡、铝、镍、银、铜、铟、铅或其合金，并可分别利用例如焊球植球机(未绘示)来设置于各芯片110～160的对应外露表面上，且连接于芯片110～160上裸露出的焊垫105，因而可跨过至少一芯片来连接二个非直接相邻的芯片，例如可连接芯片110与130、芯片120与140、芯片130与150、以及芯片140与160。
封装胶体180可用于包覆保护芯片110～160及连接组件170。所述封装胶体180的绝缘基材可为环氧树脂(epoxy)、PMMA、聚碳酸酯(Polycarbonate)或硅胶，其用以保护封装构造内部的组件免于受到外界温度、湿度或大气的影响。依产品需求，本实施例也可选择不设置封装胶体180。
在其它实施例中，半导体封装结可仅设有依序堆叠的第一芯片110、第二芯片120及第三芯片130，此时第三芯片130为最顶端的芯片，且第三芯片130的上表面可外露于封装胶体180之外，以利于散热效果。
本实施例的半导体封装结构100的制造方法可包括如下步骤：提供基板101；设置第一芯片110于基板101上；设置第二芯片120于第一芯片110上；设置第三芯片130于第二芯片120上；以及通过连接组件170来连接于第一芯片110所暴露的部分上表面及第三芯片130所对应的部分下表面之间，其中连接组件170可以预先设置在第一芯片110所暴露的部分上表面或第三芯片130所对应的部分下表面。相似地，第四芯片140、第五芯片150及第六芯片160是依序堆栈于第三芯片130上。其中，每二相邻的芯片110～160可相互呈十字型来排列，以供连接组件170跨过至少一芯片来进行连接二个非直接相邻的芯片。
当接合每二相邻的芯片110～160时，可例如通过覆晶机台来进行接合。当设置连接组件170于芯片110～160上时，可例如在一回焊炉中进行凸块接合及点胶，以设置连接组件170于芯片110～160上。
在本实施例中，芯片110～160可先进行堆叠接合，接着，堆叠后的芯片110～160再设置于基板101上。或者，第一芯片110可先设置于基板101上，接着，芯片120～160再依序堆叠于基板101上。
因此，通过本实施例的各芯片的堆叠结构及连接组件170，可实现堆叠芯片之间的电性连接及信号传输，而减少使用或不需使用昂贵的硅通孔(TSV)技术，以降低制造成本，并可确保连接质量。
请参照图2，显示依照本发明的一实施例的第一芯片与第二芯片的上视图。第二芯片120的长轴方向可垂直于第一芯片110的长轴方向。在第一芯片110的长轴方向上，第一芯片110的长度是大于第二芯片120的宽度。同理，在第二芯片120的长轴方向上，第二芯片120的长度是大于第一芯片110的宽度。因此，第一芯片110与第二芯片120是呈十字型来排列，以暴露出部分第一芯片110的上表面，且第二芯片120可突出于第一芯片110的两侧，以暴露出部分第一芯片110的上表面。其中，第一芯片110可具有一外露长度L，其是指第一芯片110暴露于第二芯片120之外的长度。此外露长度L优选是等于或大于每一连接组件170直径的1.05倍，以便连接组件170可设置于第一芯片110所暴露出的部分上表面上。相似地，第三芯片130及第四芯片140的长轴方向可相互垂直，第四芯片140及第五芯片150的长轴方向可相互垂直，第五芯片150及第六芯片160的长轴方向可相互垂直。因此，每二相邻的芯片110～160相互呈十字型来排列，以提供连接组件170的设置空间。
请参照图3，其显示依照本发明的另一实施例的半导体封装结构的结构剖面图。半导体封装结构200与半导体封装结构100相异之处在于芯片110～160之间的连接组件270为导电柱凸块，例如是铜柱凸块(Cu pillar bump)，用于进行芯片110～160之间的电性连接及信号传输。依产品需求，本实施例也可选择不设置封装胶体180。
在其它实施例中，半导体封装结可仅设有依序堆叠的第一芯片110、第二芯片120及第三芯片130，此时第三芯片130为最顶端的芯片，且第三芯片130的上表面可外露于封装胶体180之外，以利于散热效果。
请参照图4，其显示依照本发明的另一实施例的半导体封装结构的结构剖面图。在又一实施例的半导体封装结300中，位于最顶端的芯片(如第六芯片160)的上表面161可外露于封装胶体380之外，以有益于半导体封装结构100的散热效果。
在其它实施例中，半导体封装结可仅设有依序堆叠的第一、第二及第三芯片，此时第三芯片为最顶端的芯片，且第三芯片的上表面可外露于封装胶体之外，以利于散热效果。
请参照图5及图6，图5显示依照本发明的又一实施例的半导体封装结构的结构剖面图，图6显示依照本发明的又一实施例的半导体封装结构的芯片的上视图。半导体封装结400与半导体封装结构100相异之处在于芯片410～460可为具有相同或相似尺寸大小的矩形芯片，且第二芯片420、第三芯片430、第四芯片440及第五芯片450可分别设有多个开孔406，用于暴露出其上下侧的对应芯片表面。
开孔406是分别开设于每一芯片420～450的相对两侧(或至少一侧)。在第二芯片420及第四芯片440中，开孔406是沿着第一方向来排列。在第三芯片430及第五芯片450中，开孔406是沿着第二方向来排列。其中，第一方向是垂直于第二方向。在此实施例中，连接组件470可为导电柱凸块，例如金属柱状凸块。连接组件470可穿设于芯片420～450的开孔406中，用于连接于芯片410与430之间、芯片420与440之间、芯片430与450之间、以及芯片440与460之间。且由于不同层的芯片的开孔406是沿不同的方向排列，因而位于不同层的连接组件470可相互交错排列于芯片410～460的外围，以进行堆叠芯片410～460之间的电性连接及信号传输。其中，芯片420～450的开孔406的孔径是大于连接组件470的直径，以便连接组件470可进行穿设。封装胶体180是用于包覆芯片410～460及连接组件470，但也可依产品需求选择不设置封装胶体180，或将位于最顶端的芯片(如第六芯片460)的上表面外露于封装胶体180之外，以有益于半导体封装结构400的散热效果。
在其它实施例中，半导体封装结可仅设有依序堆叠的第一芯片410、第二芯片420及第三芯片430，此时第三芯片430为最顶端的芯片，且第三芯片430的上表面可外露于封装胶体180之外，以利于散热效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于：所述半导体封装结构包括：
一基板；
一第一芯片，设置于所述基板上；
一第二芯片，设置于所述第一芯片上，并暴露出部分所述第一芯片的上表面；
一第三芯片，设置于所述第二芯片上，其中部分所述第三芯片的下表面是面对于所述第一芯片的所述暴露的部分上表面；以及
多个连接组件，连接于所述第一芯片的所述暴露的部分上表面及所述第三芯片的所述对应的部分下表面之间。
2.根据权利要求1所述的半导体封装结构，其特征在于：还包括封装胶体，用于包覆所述第一芯片、所述第二芯片、所述第二芯片及所述连接组件，且所述第三芯片的上表面外露于所述封装胶体之外。
3.根据权利要求1所述的半导体封装结构，其特征在于：所述第一芯片及所述第三芯片为长形芯片。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述第一芯片及所述第三芯片具有一外露长度，所述外露长度是等于或大于每一所述连接组件的直径的1.05倍。
5.根据权利要求1所述的半导体封装结构，其特征在于：所述第一芯片与所述第二芯片是呈十字型来排列，所述第一芯片是对位于第三芯片。
6.根据权利要求1所述的半导体封装结构，其特征在于：所述连接组件为多个锡球。
7.根据权利要求1所述的半导体封装结构，其特征在于：所述连接组件为导电柱凸块。
8.根据权利要求1所述的半导体封装结构，其特征在于：所述第二芯片设有多个开孔，所述连接组件是穿设于所述开孔中。
9.根据权利要求8所述的半导体封装结构，其特征在于：所述第一芯片、所述第二芯片及所述第三芯片为具有相同尺寸的矩形芯片。
10.一种半导体封装结构的制造方法，其特征在于：所述制造方法包括：
提供一基板；
设置一第一芯片于所述基板上；
设置一第二芯片于所述第一芯片上，其中部分所述第一芯片的上表面是暴露出所述第二芯片之外；
设置一第三芯片于所述第二芯片上，其中部分所述第三芯片的下表面是面对于所述第一芯片的所述暴露的部分上表面；以及
通过多个连接组件来连接于所述第一芯片的所述暴露的部分上表面及所述第三芯片的所述对应的部分下表面之间。
CN201210243965.4A 2012-07-13 2012-07-13 半导体封装结构及其制造方法 Active CN102779802B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210243965.4A CN102779802B (zh) 2012-07-13 2012-07-13 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210243965.4A CN102779802B (zh) 2012-07-13 2012-07-13 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102779802A true CN102779802A (zh) 2012-11-14
CN102779802B CN102779802B (zh) 2015-12-16

Family

ID=47124666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210243965.4A Active CN102779802B (zh) 2012-07-13 2012-07-13 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102779802B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066041A (zh) * 2012-12-17 2013-04-24 三星半导体(中国)研究开发有限公司 芯片堆叠结构及其制造方法
WO2024082536A1 (zh) * 2022-10-21 2024-04-25 长鑫存储技术有限公司 一种封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494140A (zh) * 2003-09-18 2004-05-05 威盛电子股份有限公司 一种可改善阻抗匹配的打线垫结构
KR20080020306A (ko) * 2006-08-31 2008-03-05 삼성전자주식회사 터치 스크린 내장형 액정표시패널 및 이의 제조 방법
CN102044533A (zh) * 2009-10-15 2011-05-04 三星电子株式会社 多芯片封装及其制造方法
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494140A (zh) * 2003-09-18 2004-05-05 威盛电子股份有限公司 一种可改善阻抗匹配的打线垫结构
KR20080020306A (ko) * 2006-08-31 2008-03-05 삼성전자주식회사 터치 스크린 내장형 액정표시패널 및 이의 제조 방법
CN102044533A (zh) * 2009-10-15 2011-05-04 三星电子株式会社 多芯片封装及其制造方法
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066041A (zh) * 2012-12-17 2013-04-24 三星半导体(中国)研究开发有限公司 芯片堆叠结构及其制造方法
CN103066041B (zh) * 2012-12-17 2015-08-26 三星半导体(中国)研究开发有限公司 芯片堆叠结构及其制造方法
WO2024082536A1 (zh) * 2022-10-21 2024-04-25 长鑫存储技术有限公司 一种封装结构

Also Published As

Publication number Publication date
CN102779802B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN107978583B (zh) 封装结构及其制造方法
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US8471376B1 (en) Integrated circuit packaging configurations
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
KR102161776B1 (ko) 적층 패키지
CN106711118B (zh) 电子封装件及其制法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US20160172292A1 (en) Semiconductor package assembly
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
US20200343163A1 (en) Semiconductor device with through-mold via
KR100573302B1 (ko) 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
CN105304584A (zh) 中介基板及其制造方法
CN101930956B (zh) 芯片封装结构及其制造方法
CN102779802A (zh) 半导体封装结构及其制造方法
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR102198859B1 (ko) 반도체 패키지용 인쇄회로기판
CN108447829A (zh) 封装结构及其制法
KR20120091694A (ko) 반도체 패키지
CN102751203A (zh) 半导体封装结构及其制作方法
TW201709353A (zh) 基於薄膜之扇出及多晶粒封裝平台
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant