KR102012505B1 - 토큰 링 루프를 갖는 스택 패키지 - Google Patents

토큰 링 루프를 갖는 스택 패키지 Download PDF

Info

Publication number
KR102012505B1
KR102012505B1 KR1020120150085A KR20120150085A KR102012505B1 KR 102012505 B1 KR102012505 B1 KR 102012505B1 KR 1020120150085 A KR1020120150085 A KR 1020120150085A KR 20120150085 A KR20120150085 A KR 20120150085A KR 102012505 B1 KR102012505 B1 KR 102012505B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding pad
group
semiconductor
pad
Prior art date
Application number
KR1020120150085A
Other languages
English (en)
Other versions
KR20140080378A (ko
Inventor
이기용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120150085A priority Critical patent/KR102012505B1/ko
Priority to US13/845,382 priority patent/US8907383B2/en
Publication of KR20140080378A publication Critical patent/KR20140080378A/ko
Priority to US14/533,668 priority patent/US9070570B2/en
Application granted granted Critical
Publication of KR102012505B1 publication Critical patent/KR102012505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 기술의 스택 패키지는, 토큰 링 루프 구조의 와이어 연결을 갖는 스택 패키지로서, 제1 및 제2 본드핑거를 갖는 기판과, 각각 입력본딩패드 및 출력본딩패드를 갖고 기판 위에 적층되는 복수개의 반도체칩들과, 제1 본드핑거와 최하부에 배치되는 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부에 배치되는 반도체칩의 출력본딩패드와, 상부에 배치되는 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 그리고 최상부에 배치되는 반도체칩의 출력본딩패드와 제2 본드핑거를 연결시키는 제3 연결배선을 포함한다.

Description

토큰 링 루프를 갖는 스택 패키지{Stack package having token ring loop}
본 발명은 스택 패키지에 관한 것으로서, 특히 토큰 링(token ring) 구조로 와이어 본딩이 이루어진 스택 패키지 및 그 제조방법에 관한 것이다.
전자산업은 경량화, 소형화 고속화, 다기능화, 및 고성능화되고 있는 추세이며, 더욱 높은 신뢰성을 갖는 제품을 낮은 비용으로 제조하는 것을 추구하고 있다. 이와 같은 추세에 따라 실리콘웨이퍼를 가공하여 형성한 칩을 외부환경으로부터 보호하고, 다른 회로부품이나 기판에 연결시켜 주는 패키징(packaging) 기술 또한 점점 발전하고 있다. 최근 가장 발전하고 있는 패키징 기술들 중 하나는, 하나의 기판 위에 복수개의 반도체칩들을 수직방향으로 적층하는 스택패키지를 제조하는 기술이라고 할 수 있다.
스택 패키지에서 기판과 기판 위에 적층된 반도체칩들과의 전기적 연결은 와이어 본딩을 통해 이루어지는데, 이를 위해 반도체칩들의 적층은 반도체칩의 본딩패드가 노출되는 형태, 예컨대 계단 형태로 이루어진다. 이에 따라, 기판의 본드핑거와 반도체칩들의 본딩패드들 사이에 순차적으로 와이어 본딩이 수행되고, 그 결과 기판과 반도체칩들 사이의 전기적 연결이 이루어진다. 그런데 이와 같이 기판과 반도체칩들이 와이어를 통해 연속적으로 연결이 이루어지는 경우, 와이어를 통한 신호의 연속적인 전달로 인해 적층된 반도체칩들이 동시에 최대 전류(max current) 상태에 도달할 수 있으며, 이 경우 요구되는 전력의 양이 증가된다.
본 발명이 해결하고자 하는 과제는, 기판 위에 적층된 반도체칩들이 최대 전류 상태에 동시에 도달되지 않고 순차적으로 도달되도록 하는 스택 패키지를 제공하는 것이다.
본 발명의 일 예에 따른 스택 패키지는, 제1 및 제2 본드핑거를 갖는 기판과, 각각 입력본딩패드 및 출력본딩패드를 갖고 기판 위에 적층되는 복수개의 반도체칩들과, 제1 본드핑거와 최하부에 배치되는 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부에 배치되는 반도체칩의 출력본딩패드와, 상부에 배치되는 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 그리고 최상부에 배치되는 반도체칩의 출력본딩패드와 제2 본드핑거를 연결시키는 제3 연결배선을 포함한다.
본 발명의 다른 예에 따른 스택 패키지는, 제1 및 제2 본드핑거를 갖는 기판과, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 가지며, 기판 위에 적층되는 반도체칩들과, 제1 본드핑거와, 반도체칩들 중 최하부의 반도체칩의 입력본딩패드를 연결하는 제1 연결배선과, 반도체칩들 중 하부의 반도체칩의 출력본딩패드와 상부의 반도체칩의 입력본딩패드를 연결하는 제2 연결배선과, 반도체칩들 중 상부의 반도체칩의 출력본딩패드와 하부의 반도체칩의 더미패드를 연결하는 제3 연결배선과, 그리고 반도체칩들 중 최하부의 반도체칩의 더미패드와 제2 본드핑거를 연결하는 제4 연결배선을 포함한다.
본 발명의 또 다른 예에 따른 스택 패키지는, 제1, 제2, 및 제3 본드핑거들을 갖는 기판과, 기판 위에 배치되고, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제1 반도체칩들로 구성되는 제1 반도체칩 그룹과, 제1 반도체칩 그룹 위에 배치되고, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제2 반도체칩들로 구성되는 제2 반도체칩 그룹과, 제1 반도체칩들 중 최하부에 배치되는 제1 반도체칩의 입력본딩패드와 기판의 제1 본드핑거를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부에 배치되는 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결하는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 기판의 제2 본드핑거를 연결하는 제4 연결배선으로 이루어지는 제1 토큰 링 루프와, 그리고 제2 반도체칩들 중 최하부에 배치되는 제2 반도체칩의 입력본딩패드와 기판의 제2 본드핑거를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부에 배치되는 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결하는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 기판의 제3 본드핑거를 연결하는 제4 연결배선으로 이루어지는 제2 토큰 링 루프를 포함한다.
본 발명의 또 다른 예에 따른 스택 패키지는, 제1 그룹의 제1, 제2, 및 제3 본드핑거와, 제2 그룹의 제1, 제2, 및 제3 본드핑거를 갖는 기판과, 기판 위에 배치되며, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제1 반도체칩들로 이루어지는 제1 반도체칩 그룹들과, 기판 위에서 제1 반도체칩 그룹과 교대로 배치되며, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제2 반도체칩들로 이루어지는 제2 반도체칩 그룹들과, 기판의 제1 그룹의 제1 본드핑거와 하부의 제1 반도체칩 그룹 내의 제1 반도체칩들 중 최하부의 제1 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 상기 기판의 제1 그룹의 제2 본드핑거를 연결시키는 제4 연결배선으로 이루어지는 제1 그룹의 제1 토큰 링 루프와, 기판의 제1 그룹의 제2 본드핑거와 상부의 제1 반도체칩 그룹 내의 제1 반도체칩들 중 최하부의 제1 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 기판의 제1 그룹의 제3 본드핑거를 연결시키는 제4 연결배선으로 이루어지며 제1 그룹의 제1 토큰 링 루프와 함께 제1 반도체칩 그룹의 전체 토큰 링 루프를 구성하는 제1 그룹의 제2 토큰 링 루프와, 기판의 제2 그룹의 제1 본드핑거와 하부의 제2 반도체칩 그룹 내의 제2 반도체칩들 중 최하부의 제2 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 기판의 제2 그룹의 제2 본드핑거를 연결시키는 제4 연결배선으로 이루어지는 제2 그룹의 제1 토큰 링 루프와, 그리고 기판의 제2 그룹의 제2 본드핑거와 상부의 제2 반도체칩 그룹 내의 제2 반도체칩들 중 최하부의 제2 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 기판의 제2 그룹의 제3 본드핑거를 연결시키는 제4 연결배선으로 이루어지며 제2 그룹의 제1 토큰 링 루프와 함께 제2 반도체칩 그룹의 전체 토큰 링 루프를 구성하는 제2 그룹의 제2 토큰 링 루프를 포함한다.
본 기술에 따르면, 기판 위에 적층된 반도체칩들이 최대 전류 상태에 동시에 도달되지 않고 순차적으로 도달되도록 할 수 있으며, 특히 반도체칩들이 한 방향으로의 계단 형태로 적층된 경우와, 계단 형태로 적층된 반도체칩 그룹들이 복수로 적층되는 경우뿐만 아니라, 계단 형태로 적층된 반도체칩 그룹들이 두 방향 이상으로의 지그 재그 형태로 배치되는 경우에도 적용할 수 있다는 이점이 제공된다.
도 1은 본 발명의 일 예에 따른 스택 패키지의 적층 구조를 나타내 보인 단면도이다.
도 2는 도 1의 스택 패키지의 토큰 링 연결 구조를 설명하기 위해 나타내 보인 평면도이다.
도 3은 본 발명의 다른 예에 따른 스택 패키지를 나타내 보인 측면도이다.
도 4a 및 도 4b는 도 3의 스택 패키지의 토큰 링 연결 구조를 설명하기 위해 나타내 보인 평면도들이다.
도 5는 본 발명의 또 다른 예에 따른 스택 패키지를 나타내 보인 측면도이다.
도 6a 내지 도 6c 및 도 7a 내지 도 7c는 도 5의 스택 패키지의 토큰 링 연결 구조를 설명하기 위해 나타내 보인 평면도들이다.
도 1은 일 예에 따른 스택 패키지의 적층 구조를 나타내 보인 단면도이다. 그리고 도 2는 도 1의 스택 패키지의 토큰 링 연결 구조를 나타내 보인 평면도로서, 도 1은 도 2의 선 I-I'을 따라 절단하여 나타낸 도면 중 와이어 배선이 생략된 도면이다. 도 1 및 도 2를 참조하면, 스택패키지(100)는, 기판(110) 위에 복수개의 반도체칩들(210, 220, 230, 240, 250, 260)이 순차적으로 적층되는 구조로 이루어진다. 기판(110)과 복수개의 반도체칩들(210, 220, 230, 240, 250, 260) 사이에는 절연성 접착제(120)가 배치된다. 기판(110)은 제1 본드핑거(111) 및 제2 본드핑거(112)를 갖는다. 일 예에서 제1 본드핑거(111)는 외부로부터 스택 패키지(100)로 신호를 입력받는 단자로 작용하며, 제2 본드핑거(112)는 스택 패키지(100)로부터 외부로 신호를 출력하는 단자로 작용한다. 이를 위해 제1 본드핑거(111) 및 제2 본드핑거(112)는 외부의 컨트롤러 칩과 연결될 수 있다. 제1 본드핑거(111) 및 제2 본드핑거(112)은 기판(110)의 일 표면 위에서 상호 이격되도록 배치된다.
복수개의 반도체칩들(210, 220, 230, 240, 250, 260)은 동일한 구조를 가지고 동일한 기능을 수행하지만, 경우에 따라서는 다른 구조 및 기능을 가질 수도 있다. 어느 경우이던지, 반도체칩들(210, 220, 230, 240, 250, 260)의 각각은, 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262)를 갖는다. 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262)는 반도체칩들(210, 220, 230, 240, 250, 260)의 각각의 일 표면 위에서 상호 이격되도록 배치된다. 기판(110)과 복수개의 반도체칩들(210, 220, 230, 240, 250, 260)은 계단 형태로 적층되는 구조를 갖는다. 계단 형태의 적층 구조에 따라, 기판(110)의 제1 본드핑거(111) 및 제2 본드핑거(112)는 노출된다. 또한 반도체칩들(210, 220, 230, 240, 250, 260)의 각각의 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262)도 노출된다. 비록 도면에 나타내지는 않았지만, 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262)는, 반도체칩들(210, 220, 230, 240, 250, 260)의 각각의 내부에서 전기적으로 상호 연결된다. 경우에 따라서 반도체칩들(210, 220, 230, 240, 250, 260)의 각각의 내부에서 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262) 사이를 연결하는 배선 내에 신호 전송 시간을 지연할 수 있는 장치가 개재될 수도 있다.
기판(110)의 제1 본드핑거(111)와, 복수개의 반도체칩들들(210, 220, 230, 240, 250, 260)의 입력본딩패드(211, 221, 231, 241, 251, 261) 및 출력본딩패드(212, 222, 232, 242, 252, 262)와, 그리고 기판(110)의 제2 본드핑거(112) 사이에는 토큰 링 연결 구조가 배치된다. 토큰 링 연결 구조 형성을 위해, 연결배선들, 예컨대 금속와이어들(291, 292, 293, 294, 295, 296, 297)이 이용된다. 구체적으로 기판(110)의 제1 본드핑거(111)는, 반도체칩들(210, 220, 230, 240, 250, 260) 중 최하부에 배치되는 반도체칩(210)의 입력본딩패드(211)와 제1 연결배선, 예컨대 제1 금속와이어(291)를 통해 연결된다.
반도체칩(210)의 출력본딩패드(212)는 그 위에 적층된 반도체칩(220)의 입력본딩패드(221)와 제2 연결배선, 예컨대 제2 금속와이어(292)를 통해 연결된다. 이와 같이 하부의 반도체칩의 출력본딩패드가 그 위의 반도체칩의 입력본딩패드에 제2 금속와이어를 통해 연결되는 방식은 최상부에 배치되는 반도체칩(260)에 이르기까지 반복적으로 이루어진다. 즉 반도체칩(220)의 출력본딩패드(222)는 그 위에 적층된 반도체칩(230)의 입력본딩패드(231)와 제2 금속와이어(293)를 통해 연결된다. 반도체칩(230)의 출력본딩패드(232)는 그 위에 적층된 반도체칩(240)의 입력본딩패드(241)와 제2 금속와이어(294)를 통해 연결된다. 반도체칩(240)의 출력본딩패드(242)는 그 위에 적층된 반도체칩(250)의 입력본딩패드(251)와 제2 금속와이어(295)를 통해 연결된다. 그리고 반도체칩(250)의 출력본딩패드(252)는 그 위에 적층된 반도체칩(260)의 입력본딩패드(261)와 제2 금속와이어(296)를 통해 연결된다.
또한 최상부에 배치되는 반도체칩(260)의 출력본딩패드(262)와 기판(110)의 제2 본드핑거(112)는 제3 연결배선, 예컨대 제3 금속와이어(297)를 통해 연결된다. 이와 같은 연결관계에 의해, 기판(110)의 입력본드핑거(111)에서 시작되어, 제1 금속와이어(291)와, 반도체칩(210)의 입력본딩패드(211) 및 출력본딩패드(212)와, 제2 금속와이어(292)와, 반도체칩(220)의 입력본딩패드(221) 및 출력본딩패드(222)와, 제2 금속와이어(293)와, 반도체칩(230)의 입력본딩패드(231) 및 출력본딩패드(232)와, 제2 금속와이어(294)와, 반도체칩(240)의 입력본딩패드(241) 및 출력본딩패드(242)와, 제2 금속와이어(295)와, 반도체칩(250)의 입력본딩패드(251) 및 출력본딩패드(252)와, 제2 금속와이어(296)와, 반도체칩(260)의 입력본딩패드(261) 및 출력본딩패드(262)와, 그리고 제3 금속와이어(297)를 통해 기판(110)의 출력본드핑거(112)에 이르기까지 토큰 링 연결 구조에 의한 신호전달경로가 만들어진다. 이와 같은 토큰 링 연결 구조에 의해, 반도체칩들(210, 220, 230, 240, 250, 260)이 최대 전류에 동시에 도달하지 않도록 신호 전달 시간의 편차를 조절할 수 있으며, 이에 따라 전체 스택 패키지(100)에서 소모되는 전력량을 줄일 수 있다.
도 3은 본 발명의 다른 예에 따른 스택 패키지의 적층 구조를 나타내 보인 단면도이다. 그리고 도 4a 및 도 4b는 도 3의 스택 패키지의 토큰 링 연결 구조를 나타내 보인 평면도들로서, 도 3은 도 4a 및 도 4b의 선 III-III'을 따라 절단하여 나타낸 도면 중 와이어 배선이 생략된 도면이다. 도 3과, 도 4a 및 도 4b를 참조하면, 본 예에 따른 스택 패키지(300)는, 기판(310) 위에 제1 반도체칩 그룹(320) 및 제2 반도체칩 그룹(330)이 접착층(350)을 개재하여 순차적으로 적층되는 구조로 이루어진다. 제1 반도체칩 그룹(320)과 제2 반도체칩 그룹(330) 사이에는 인터포저(340)가 배치되지만, 경우에 따라서 인터포저(340)는 생략될 수 있다. 기판(310)은, 일 표면에 상호 인접되도록 배치되는 제1 본드핑거(311), 제2 본드핑거(312), 및 제3 본드핑거(313)를 갖는다. 일 예에서 제1 본드핑거(311)는 외부로부터 스택 패키지(300)로 신호를 입력받는 단자로 작용하며, 제3 본드핑거(312)는 스택 패키지(300)로부터 외부로 신호를 출력하는 단자로 작용한다. 이를 위해 제1 본드핑거(311) 및 제3 본드핑거(313)는 외부의 컨트롤러 칩과 연결될 수 있다. 제1 본드핑거(311)와 제3 본드핑거(313) 사이에 배치되는 제2 본드핑거(312)는, 기판(310)과 반도체칩들(321, 322, 331, 332) 사이의 신호 전송 단자로 작용한다. 따라서 제2 본드핑거(312)의 수는 2개 이상일 수 있으며, 이는 반도체칩 그룹(310, 320)의 개수에 따라 결정된다.
제1 반도체칩 그룹(320)은 기판(310) 위에 배치되며, 제1 반도체칩들(321, 322)로 구성된다. 본 예에서 제1 반도체칩 그룹(320)은 두 개의 제1 반도체칩들(321, 322)로 구성되지만, 이는 단지 설명의 간단을 위한 하나의 예로서, 실질적으로는 보다 많은 수의 제1 반도체칩들로 제1 반도체칩 그룹(320)이 구성될 수 있다. 제1 반도체칩들(321, 322)의 각각은, 일 표면 위에서 상호 이격되도록 배치되는 입력본딩패드(411,421), 출력본딩패드(412, 422), 및 더미패드(413, 423)를 갖는다. 제1 반도체칩들(321, 322)은 계단 형태로 적층되며, 이에 따라 제1 반도체칩들(321, 322)의 입력본딩패드(411,421), 출력본딩패드(412, 422), 및 더미패드(413, 423)는 노출된다.
제2 반도체칩 그룹(330)은 인터포저(340) 위에 배치되며, 인터포저(340)가 생략된 경우 제1 반도체칩 그룹(320) 위에 배치된다. 본 예에서 제2 반도체칩 그룹(330)은 두 개의 제2 반도체칩들(331, 332)로 구성되지만, 이는 단지 설명의 간단을 위한 하나의 예로서, 실질적으로는 보다 많은 수의 제2 반도체칩들로 제2 반도체칩 그룹(330)이 구성될 수 있다. 제2 반도체칩 그룹(330)은 제2 반도체칩들(331, 332)로 구성된다. 제2 반도체칩들(331, 332)의 각각은, 일 표면 위에서 상호 이격되도록 배치되는 입력본딩패드(431, 441), 출력본딩패드(432, 442), 및 더미패드(433, 443)를 갖는다. 제2 반도체칩들(331, 332)은 제1 반도체칩들(321, 332)과 동일한 반도체칩이며, 그 적층형태로 동일한 계단 형태를 갖는다. 따라서 제2 반도체칩들(331, 332)의 입력본딩패드(431, 441), 출력본딩패드(432, 442), 및 더미패드(433, 443)는 노출된다.
비록 본 예에서 제1 반도체칩 그룹(320)과 제2 반도체칩 그룹(330)을 구분하였지만, 이는 설명을 위한 것이며, 제1 반도체칩 그룹(320)과 제2 반도체칩 그룹(330)은 동일한 반도체칩 그룹을 의미하고, 단지 수직 방향으로 적층되는 위치에 따라 구분하는 것 뿐이다. 따라서 제1 반도체칩 그룹(320)을 구성하는 제1 반도체칩들(321, 322)과 제2 반도체칩 그룹(330)을 구성하는 제2 반도체칩들(331, 332) 또한 동일한 반도체칩이다.
본 예에 따른 스택 패키지(300)은, 복수개의 반도체칩들이 동일한 계단 형태로 적층된 복수개의 반도체칩 그룹들이 수직 방향으로 기판 위에 적층된 구조를 가짐으로써, 도 1 및 도 2를 참조하여 설명한 방식과는 다른 토큰 링 연결 구조를 채택한다. 구체적으로, 도 4a에 나타낸 바와 같이, 제1 반도체칩 그룹(320)을 구성하는 제1 반도체칩들(321, 322) 중 최하부에 배치되는 제1 반도체칩(321)의 입력본딩패드(411)가 기판(310)의 제1 본드핑거(311)와 제1 연결배선, 예컨대 제1 금속와이어(391)를 통해 연결된다. 제1 반도체칩(321)의 출력본딩패드(412)는 그 위에 배치되는 제1 반도체칩(322)의 입력본딩패드(421)와 제2 연결배선, 예컨대 제2 금속와이어(392)를 통해 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 하부에 배치되는 제1 반도체칩의 출력본딩패드와 그 위에 배치되는 제1 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제1 반도체칩(322)의 출력본딩패드(422)는 제3 연결배선, 예컨대 제3 금속와이어(393)를 통해 그 아래에 배치되는 제1 반도체칩(321)의 더미패드(413)와 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 상부에 배치되는 제1 반도체칩의 더미패드와 그 아래에 배치되는 제1 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최하부의 제1 반도체칩(321)의 더미패드(413)는 제4 연결배선, 예컨대 제4 금속와이어(394)를 통해 기판(310)의 제2 본드핑거(312)에 연결된다.
다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(322)의 출력본딩패드(422)는 제3 금속와이어(393)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제2 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(322)의 출력본딩패드(422)는 제3 금속와이어(393)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제1 반도체칩의 더미패드를 거쳐 기판의 제2 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(310)의 제1 본드핑거(311)에서 시작되어, 제1 금속와이어(391), 제1 반도체칩(321)의 입력본딩패드(411) 및 출력본딩패드(412), 제2 금속와이어(392), 제2 반도체칩(322)의 입력본딩패드(421) 및 출력본딩패드(422), 제3 금속와이어(393), 제1 반도체칩(321)의 더미패드(413), 및 제4 금속와이어(394)를 통해 제2 본드핑거(312)까지 연결되는 제1 토큰 링 루프가 형성된다.
계속해서, 도 4b에 나타낸 바와 같이, 제2 반도체칩 그룹(330)을 구성하는 제2 반도체칩들(331, 332) 중 최하부에 배치되는 제2 반도체칩(331)의 입력본딩패드(431)가 기판(310)의 제2 본드핑거(312)와 제1 연결배선, 예컨대 제1 금속와이어(395)를 통해 연결된다. 여기서 제2 본드핑거(312)는, 기판(310)에 배치되는 복수개의 본드핑거들 중에서 제1 반도체칩 그룹(320)의 최하부에 배치되는 제1 반도체칩(321)의 더미패드(413)와 연결되는 본드핑거를 의미한다. 제2 반도체칩(331)의 출력본딩패드(432)는 그 위에 배치되는 제2 반도체칩(332)의 입력본딩패드(441)와 제2 연결배선, 예컨대 제2 금속와이어(396)를 통해 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 하부에 배치되는 제2 반도체칩의 출력본딩패드와 그 위에 배치되는 제2 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제2 반도체칩(332)의 출력본딩패드(442)는 제3 연결배선, 예컨대 제3 금속와이어(397)를 통해 그 아래에 배치되는 제2 반도체칩(331)의 더미패드(433)와 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 상부에 배치되는 제2 반도체칩의 더미패드와 그 아래에 배치되는 제2 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최하부의 제2 반도체칩(331)의 더미패드(433)는 제4 연결배선, 예컨대 제4 금속와이어(398)를 통해 기판(310)의 제3 본드핑거(313)에 연결된다.
다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(332)의 출력본딩패드(442)는 제3 금속와이어(397)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제3 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(332)의 출력본딩패드(442)는 제3 금속와이어(397)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제2 반도체칩의 더미패드를 거쳐 기판의 제3 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(310)의 제2 본드핑거(312)에서 시작되어, 제1 금속와이어(395), 제2 반도체칩(331)의 입력본딩패드(431) 및 출력본딩패드(432), 제2 금속와이어(396), 제2 반도체칩(332)의 입력본딩패드(441) 및 출력본딩패드(442), 제3 금속와이어(397), 제2 반도체칩(331)의 더미패드(433), 및 제4 금속와이어(398)를 통해 제3 본드핑거(313)까지 연결되는 제2 토큰 링 루프가 형성된다. 이와 같은 제2 토큰 링 루프는, 제1 토큰 링 루프와 함께 스택 패키지(300)의 전체 토큰 링 루프를 형성한다.
도 5는 본 발명의 또 다른 예에 따른 스택 패키지를 나타내 보인 측면도이다. 그리고 도 6a 내지 도 6c 및 도 7a 내지 도 7c는 도 5의 스택 패키지의 토큰 링 연결 구조를 설명하기 위해 나타내 보인 평면도들이다. 도 5는 도 6a 내지 도 6c 및 도 7a 내지 도 7c의 선 V-V'을 따라 절단하여 나타낸 도면 중 와이어 배선이 생략된 도면이다. 먼저 도 5를 참조하면, 본 예에 따른 스택 패키지(500)는, 기판(510) 위에서 교대로 적층되는 제1 반도체칩 그룹(600, 600', 600")과 제2 반도체칩 그룹(700, 700', 700")을 포함한다. 본 예에서는 두 개의 반도체칩 그룹이 교대로 적층되는 경우를 예로 들었지만, 이는 설명을 간단하게 하기 위한 것으로서, 두 개보다 많은 수의 반도체칩 그룹들이 교대로 적층되는 경우에도 본 기술의 원리가 동일하게 적용된다. 본 예에서는 3개의 제1 반도체칩 그룹(600, 600', 600")과 3개의 제2 반도체칩 그룹(700, 700', 700")이 서로 교대로 배치되는 경우를 예로 들지만, 3개 보다 많은 수의 제1 반도체칩 그룹과 제2 반도체칩 그룹이 서로 교대로 배치되는 경우에도 본 기술의 원리가 동일하게 적용된다.
3개의 제1 반도체칩 그룹들 중 가장 아래에 배치되는 제1 반도체칩 그룹(600)은 제1 방향을 향해 계단 형태로 배치되는 제1 반도체칩들(610, 620)을 포함한다. 중간에 배치되는 제1 반도체칩 그룹(600')은 제1 방향을 향해 계단 형태로 배치되는 제1 반도체칩들(610', 620')을 포함한다. 그리고 가장 위에 배치되는 제1 반도체칩 그룹(600")은, 제1 방향을 향해 계단 형태로 배치되는 제1 반도체칩들(610", 620")을 포함한다. 3개의 제2 반도체칩 그룹들 중 가장 아래에 배치되는 제2 반도체칩 그룹(700)은 제2 방향을 향해 계단 형태로 배치되는 제2 반도체칩들(710, 720)을 포함한다. 중간에 배치되는 제2 반도체칩 그룹(700')은 제2 방향을 향해 계단 형태로 배치되는 제2 반도체칩들(710', 720')을 포함한다. 그리고 가장 위에 배치되는 제2 반도체칩 그룹(700")은, 제2 방향을 향해 계단 형태로 배치되는 제2 반도체칩들(710", 720")을 포함한다. 제1 방향 및 제2 방향은 서로 반대되는 방향이지만, 이는 하나의 예로서 경우에 따라서 반대 방향이 아닌 다른 방향일 수도 있다. 또한 각 반도체칩 그룹을 구성하는 반도체칩들의 개수는 각각 두 개이지만, 보다 많은 수의 반도체칩들로 각 반도체칩 그룹이 구성될 수도 있다. 기판(510)과 반도체칩 사이와, 그리고 반도체칩들 사이에는 접착제(530)가 배치될 수 있다.
도 6a 내지 도 6c에 나타낸 바와 같이, 기판(510)의 일 표면에는 제1 그룹의 제1, 제2, 제3, 및 제4 본드핑거(531, 532, 533, 534)가 상호 이격되면서 배치된다. 또한 도 7a 내지 도 7c에 나타낸 바와 같이, 기판(510)의 다른 표면에는 제2 그룹의 제1, 제2, 제3, 및 제4 본드핑거(541, 542, 543, 544)가 상호 이격되면서 배치된다. 일 예에서 제1 그룹의 제1 본드핑거(531) 및 제2 그룹의 제2 본드핑거(541)는 외부로부터 스택 패키지(500)로 신호를 입력받는 단자로 작용한다. 제1 그룹의 제3 본드핑거(533) 및 제2 그룹의 제3 본드핑거(543)는 스택 패키지(500)로부터 외부로 신호를 출력하는 단자로 작용한다. 이를 위해 제1 그룹의 제1 본드핑거(531) 및 제3 본드핑거(533)는 외부의 컨트롤러 칩과 연결될 수 있다. 또한 제2 그룹의 제1 본드핑거(541) 및 제3 본드핑거(543)도 외부의 컨트롤러 칩과 연결될 수 있다. 제1 그룹의 제1 본드핑거(531)와 제3 본드핑거(533) 사이에 배치되는 제2 본드핑거(532)는, 기판(510)과 제1 반도체칩들(610, 620, 610', 620', 610", 620") 사이의 신호 전송 단자로 작용한다. 따라서 제1 그룹의 제2 본드핑거(532)의 수는 2개 이상일 수 있으며, 이는 제1 반도체칩 그룹(600, 600', 600") 내에 포함되는 반도체칩들의 개수에 따라 결정된다. 마찬가지로 제2 그룹의 제1 본드핑거(541)와 제3 본드핑거(543) 사이에 배치되는 제2 본드핑거(542)는, 기판(510)과 제2 반도체칩들(710, 720, 710', 720', 710", 720") 사이의 신호 전송 단자로 작용한다. 따라서 제2 그룹의 제2 본드핑거(542)의 수는 2개 이상일 수 있으며, 이는 제2 반도체칩 그룹(700, 700', 700")의 개수에 따라 결정된다.
제1 반도체칩 그룹(600, 600', 600")을 구성하는 제1 반도체칩들(610, 620, 610', 620', 610", 620")의 각각은 입력본딩패드(611, 621, 611', 621', 611", 621"), 출력본딩패드(612, 622, 612', 622', 612", 622"), 및 더미패드(613, 623, 613', 623', 613", 623")를 갖는다. 계단 형태의 적층 구조로 인해, 입력본딩패드(611, 621, 611', 621', 611", 621"), 출력본딩패드(612, 622, 612', 622', 612", 622"), 및 더미패드(613, 623, 613', 623', 613", 623")는 모두 노출된다. 마찬가지로 제2 반도체칩 그룹(700, 700', 700")을 구성하는 제2 반도체칩들(710, 720, 710', 720', 710", 720")의 각각은 입력본딩패드(711, 721, 711', 721', 711", 721"), 출력본딩패드(712, 722, 712', 722', 712", 722"), 및 더미패드(713, 723, 713', 723', 713", 723")를 갖는다. 계단 형태의 적층 구조로 인해, 입력본딩패드(711, 721, 711', 721', 711", 721"), 출력본딩패드(712, 722, 712', 722', 712", 722"), 및 더미패드(713, 723, 713', 723', 713", 723")는 모두 노출된다.
이와 같은 스택 패키지(500)에 있어서, 제1 반도체칩 그룹(600, 600', 600")에 포함되는 제1 반도체칩들(610, 620, 610', 620', 610", 620")은 기판(510)의 제1 그룹의 제1, 제2, 제3, 및 제4 본드핑거(531, 532, 533, 534)에 토큰 링 연결 구조로 연결된다. 구체적으로 설명하면, 먼저 도 6a에 나타낸 바와 같이, 3개의 제1 반도체칩 그룹들 중 가장 아래에 배치되는 제1 반도체칩 그룹(600)을 구성하는 제1 반도체칩들(610, 620) 중 최하부에 배치되는 제1 반도체칩(610)의 입력본딩패드(611)가 기판(510)의 제1 본드핑거(531)와 제1 연결배선, 예컨대 제1 금속와이어(801)를 통해 연결된다. 제1 반도체칩(610)의 출력본딩패드(612)는 그 위에 배치되는 제1 반도체칩(620)의 입력본딩패드(621)와 제2 연결배선, 예컨대 제2 금속와이어(802)를 통해 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 하부에 배치되는 제1 반도체칩의 출력본딩패드와 그 위에 배치되는 제1 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제1 반도체칩(620)의 출력본딩패드(622)는 제3 연결배선, 예컨대 제3 금속와이어(803)를 통해 그 아래에 배치되는 제1 반도체칩(610)의 더미패드(613)와 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 상부에 배치되는 제1 반도체칩의 더미패드와 그 아래에 배치되는 제1 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최하부의 제1 반도체칩(610)의 더미패드(613)는 제4 연결배선, 예컨대 제4 금속와이어(804)를 통해 기판(510)의 제2 본드핑거(532)에 연결된다.
다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620)의 출력본딩패드(622)는 제3 금속와이어(803)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제2 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620)의 출력본딩패드(622)는 제3 금속와이어(803)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제1 반도체칩의 더미패드를 거쳐 기판의 제2 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제1 본드핑거(531)에서 시작되어, 제1 금속와이어(801), 제1 반도체칩(610)의 입력본딩패드(611) 및 출력본딩패드(612), 제2 금속와이어(802), 제1 반도체칩(620)의 입력본딩패드(621) 및 출력본딩패드(622), 제3 금속와이어(803), 제1 반도체칩(610)의 더미패드(613), 및 제4 금속와이어(804)를 통해 제2 본드핑거(532)까지 연결되는 제1 그룹의 제1 토큰 링 루프가 형성된다.
계속해서, 도 6b에 나타낸 바와 같이, 3개의 제1 반도체칩 그룹들 중 중간에 배치되는 제1 반도체칩 그룹(600')을 구성하는 제1 반도체칩들(610', 620') 중 최하부에 배치되는 제1 반도체칩(610')의 입력본딩패드(611')가 기판(510)의 제2 본드핑거(532)와 제1 연결배선, 예컨대 제1 금속와이어(811)를 통해 연결된다. 여기서 제2 본드핑거(532)는, 기판(510)에 배치되는 제1 그룹의 본드핑거들(531, 532, 533, 534) 중에서 제1 반도체칩 그룹(600)의 최하부에 배치되는 제1 반도체칩(610)의 더미패드(613)와 연결되는 본드핑거를 의미한다. 제1 반도체칩(610')의 출력본딩패드(612')는 그 위에 배치되는 제1 반도체칩(620')의 입력본딩패드(621')와 제2 연결배선, 예컨대 제2 금속와이어(812)를 통해 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 하부에 배치되는 제1 반도체칩의 출력본딩패드와 그 위에 배치되는 제1 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제1 반도체칩(620')의 출력본딩패드(622')는 제3 연결배선, 예컨대 제3 금속와이어(813)를 통해 그 아래에 배치되는 제1 반도체칩(610')의 더미패드(613')와 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 상부에 배치되는 제1 반도체칩의 더미패드와 그 아래에 배치되는 제1 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최하부의 제1 반도체칩(610')의 더미패드(613')는 제4 연결배선, 예컨대 제4 금속와이어(814)를 통해 기판(510)의 제3 본드핑거(533)에 연결된다.
다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620')의 출력본딩패드(622')는 제3 금속와이어(813)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제3 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620')의 출력본딩패드(622')는 제3 금속와이어(813)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제1 반도체칩의 더미패드를 거쳐 기판의 제3 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제2 본드핑거(532)에서 시작되어, 제1 금속와이어(811), 제1 반도체칩(610')의 입력본딩패드(611') 및 출력본딩패드(612'), 제2 금속와이어(812), 제1 반도체칩(620')의 입력본딩패드(621') 및 출력본딩패드(622'), 제3 금속와이어(813), 제1 반도체칩(610')의 더미패드(613'), 및 제4 금속와이어(814)를 통해 제3 본드핑거(533)까지 연결되는 제1 그룹의 제2 토큰 링 루프가 형성된다.
계속해서, 도 6c에 나타낸 바와 같이, 3개의 제1 반도체칩 그룹들 중 가장 위에 배치되는 제1 반도체칩 그룹(600")을 구성하는 제1 반도체칩들(610", 620") 중 최하부에 배치되는 제1 반도체칩(610")의 입력본딩패드(611")가 기판(510)의 제3 본드핑거(533)와 제1 연결배선, 예컨대 제1 금속와이어(821)를 통해 연결된다. 여기서 제3 본드핑거(533)는, 기판(510)에 배치되는 제1 그룹의 본드핑거들(531, 532, 533, 534) 중에서 제1 반도체칩 그룹(600')의 최하부에 배치되는 제1 반도체칩(610')의 더미패드(613')와 연결되는 본드핑거를 의미한다. 제1 반도체칩(610")의 출력본딩패드(612")는 그 위에 배치되는 제1 반도체칩(620")의 입력본딩패드(621")와 제2 연결배선, 예컨대 제2 금속와이어(822)를 통해 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 하부에 배치되는 제1 반도체칩의 출력본딩패드와 그 위에 배치되는 제1 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제1 반도체칩(620")의 출력본딩패드(622")는 제3 연결배선, 예컨대 제3 금속와이어(823)를 통해 그 아래에 배치되는 제1 반도체칩(610")의 더미패드(613")와 연결된다. 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 상부에 배치되는 제1 반도체칩의 더미패드와 그 아래에 배치되는 제1 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제1 반도체칩에 이르기까지 반복된다. 최하부의 제1 반도체칩(610")의 더미패드(613")는 제4 연결배선, 예컨대 제4 금속와이어(824)를 통해 기판(510)의 제4 본드핑거(534)에 연결된다.
다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620")의 출력본딩패드(622")는 제3 금속와이어(823)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제4 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제1 반도체칩들이 적층되는 경우, 최상부에 배치되는 제1 반도체칩(620")의 출력본딩패드(622")는 제3 금속와이어(823)를 통해 그 아래에 배치되는 제1 반도체칩들 중 어느 하나의 제1 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제1 반도체칩의 더미패드를 거쳐 기판의 제4 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제3 본드핑거(533)에서 시작되어, 제1 금속와이어(821), 제1 반도체칩(610")의 입력본딩패드(611") 및 출력본딩패드(612"), 제2 금속와이어(822), 제1 반도체칩(620")의 입력본딩패드(621") 및 출력본딩패드(622"), 제3 금속와이어(823), 제1 반도체칩(610")의 더미패드(613"), 및 제4 금속와이어(824)를 통해 제4 본드핑거(534)까지 연결되는 제1 그룹의 제3 토큰 링 루프가 형성된다.
기판(510)과 제1 반도체칩 그룹(610) 사이의 제1 토큰 링 루프, 기판(510)과 제1 반도체칩 그룹(610') 사이의 제2 토큰 링 루프, 및 기판(510)과 제1 반도체칩 그룹(610") 사이의 제3 토큰 링 루프는, 스택 패키지(300)의 제1 반도체칩 그룹(600, 600', 600")에 대한 전체 토큰 링 루프를 형성한다.
제2 반도체칩 그룹(700, 700', 700")에 포함되는 제2 반도체칩들(710, 720, 710', 720', 710", 720")은 기판(510)의 제2 그룹의 제1, 제2, 제3, 및 제4 본드핑거(541, 542, 543, 544)에 토큰 링 연결 구조로 연결된다. 구체적으로 설명하면, 먼저 도 7a에 나타낸 바와 같이, 3개의 제2 반도체칩 그룹들 중 가장 아래에 배치되는 제2 반도체칩 그룹(700)을 구성하는 제2 반도체칩들(710, 720) 중 최하부에 배치되는 제2 반도체칩(710)의 입력본딩패드(711)가 기판(510)의 제1 본드핑거(541)와 제1 연결배선, 예컨대 제1 금속와이어(901)를 통해 연결된다. 제2 반도체칩(710)의 출력본딩패드(712)는 그 위에 배치되는 제2 반도체칩(720)의 입력본딩패드(721)와 제2 연결배선, 예컨대 제2 금속와이어(902)를 통해 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 하부에 배치되는 제2 반도체칩의 출력본딩패드와 그 위에 배치되는 제2 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제2 반도체칩(720)의 출력본딩패드(722)는 제3 연결배선, 예컨대 제3 금속와이어(903)를 통해 그 아래에 배치되는 제2 반도체칩(710)의 더미패드(713)와 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 상부에 배치되는 제2 반도체칩의 더미패드와 그 아래에 배치되는 제2 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최하부의 제2 반도체칩(710)의 더미패드(713)는 제4 연결배선, 예컨대 제4 금속와이어(904)를 통해 기판(510)의 제2 본드핑거(542)에 연결된다.
다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720)의 출력본딩패드(722)는 제3 금속와이어(903)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제2 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720)의 출력본딩패드(722)는 제3 금속와이어(903)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제2 반도체칩의 더미패드를 거쳐 기판의 제2 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제1 본드핑거(541)에서 시작되어, 제1 금속와이어(901), 제2 반도체칩(710)의 입력본딩패드(711) 및 출력본딩패드(712), 제2 금속와이어(902), 제2 반도체칩(720)의 입력본딩패드(721) 및 출력본딩패드(722), 제3 금속와이어(903), 제2 반도체칩(710)의 더미패드(713), 및 제4 금속와이어(904)를 통해 제2 본드핑거(542)까지 연결되는 제2 그룹의 제1 토큰 링 루프가 형성된다.
계속해서, 도 7b에 나타낸 바와 같이, 3개의 제2 반도체칩 그룹들 중 중간에 배치되는 제2 반도체칩 그룹(700')을 구성하는 제2 반도체칩들(710', 720') 중 최하부에 배치되는 제2 반도체칩(710')의 입력본딩패드(711')가 기판(510)의 제2 본드핑거(542)와 제1 연결배선, 예컨대 제1 금속와이어(911)를 통해 연결된다. 여기서 제2 본드핑거(542)는, 기판(510)에 배치되는 제2 그룹의 본드핑거들(541, 542, 543, 544) 중에서 제2 반도체칩 그룹(700)의 최하부에 배치되는 제2 반도체칩(710)의 더미패드(713)와 연결되는 본드핑거를 의미한다. 제2 반도체칩(710')의 출력본딩패드(712')는 그 위에 배치되는 제2 반도체칩(720')의 입력본딩패드(721')와 제2 연결배선, 예컨대 제2 금속와이어(912)를 통해 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 하부에 배치되는 제2 반도체칩의 출력본딩패드와 그 위에 배치되는 제2 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제2 반도체칩(720')의 출력본딩패드(722')는 제3 연결배선, 예컨대 제3 금속와이어(913)를 통해 그 아래에 배치되는 제2 반도체칩(710')의 더미패드(713')와 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 상부에 배치되는 제2 반도체칩의 더미패드와 그 아래에 배치되는 제2 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최하부의 제2 반도체칩(710')의 더미패드(713')는 제4 연결배선, 예컨대 제4 금속와이어(914)를 통해 기판(510)의 제3 본드핑거(543)에 연결된다.
다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720')의 출력본딩패드(722')는 제3 금속와이어(913)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제3 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720')의 출력본딩패드(722')는 제3 금속와이어(913)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제2 반도체칩의 더미패드를 거쳐 기판의 제3 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제2 본드핑거(542)에서 시작되어, 제1 금속와이어(911), 제2 반도체칩(710')의 입력본딩패드(711') 및 출력본딩패드(712'), 제2 금속와이어(912), 제2 반도체칩(720')의 입력본딩패드(721') 및 출력본딩패드(722'), 제3 금속와이어(913), 제2 반도체칩(710')의 더미패드(713'), 및 제4 금속와이어(914)를 통해 제3 본드핑거(543)까지 연결되는 제2 그룹의 제2 토큰 링 루프가 형성된다.
계속해서, 도 7c에 나타낸 바와 같이, 3개의 제2 반도체칩 그룹들 중 가장 위에 배치되는 제2 반도체칩 그룹(600")을 구성하는 제2 반도체칩들(710", 720") 중 최하부에 배치되는 제2 반도체칩(710")의 입력본딩패드(711")가 기판(510)의 제3 본드핑거(543)와 제1 연결배선, 예컨대 제1 금속와이어(921)를 통해 연결된다. 여기서 제3 본드핑거(543)는, 기판(510)에 배치되는 제2 그룹의 본드핑거들(541, 542, 543, 544) 중에서 제2 반도체칩 그룹(700')의 최하부에 배치되는 제2 반도체칩(710')의 더미패드(713')와 연결되는 본드핑거를 의미한다. 제2 반도체칩(710")의 출력본딩패드(712")는 그 위에 배치되는 제2 반도체칩(720")의 입력본딩패드(721")와 제2 연결배선, 예컨대 제2 금속와이어(922)를 통해 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 하부에 배치되는 제2 반도체칩의 출력본딩패드와 그 위에 배치되는 제2 반도체칩의 입력본딩패드가 제2 연결배선에 의해 연결되는 연결방식은 최상부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최상부에 배치되는 제2 반도체칩(720")의 출력본딩패드(722")는 제3 연결배선, 예컨대 제3 금속와이어(923)를 통해 그 아래에 배치되는 제2 반도체칩(710")의 더미패드(713")와 연결된다. 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 상부에 배치되는 제2 반도체칩의 더미패드와 그 아래에 배치되는 제2 반도체칩의 더미패드가 연결되는 연결방식이 최하부에 배치되는 제2 반도체칩에 이르기까지 반복된다. 최하부의 제2 반도체칩(710")의 더미패드(713")는 제4 연결배선, 예컨대 제4 금속와이어(924)를 통해 기판(510)의 제4 본드핑거(544)에 연결된다.
다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720")의 출력본딩패드(722")는 제3 금속와이어(923)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 제4 금속와이어를 통해 기판의 제4 본드핑거에 연결될 수도 있다. 또 다른 예에서, 보다 많은 수의 제2 반도체칩들이 적층되는 경우, 최상부에 배치되는 제2 반도체칩(720")의 출력본딩패드(722")는 제3 금속와이어(923)를 통해 그 아래에 배치되는 제2 반도체칩들 중 어느 하나의 제2 반도체칩의 더미패드에 연결되고, 그 더미패드는 다른 제2 반도체칩의 더미패드를 거쳐 기판의 제4 본드핑거에 연결될 수도 있다.
이와 같은 연결 구조에 따라, 기판(510)의 제3 본드핑거(543)에서 시작되어, 제1 금속와이어(921), 제2 반도체칩(710")의 입력본딩패드(711") 및 출력본딩패드(712"), 제2 금속와이어(922), 제2 반도체칩(720")의 입력본딩패드(721") 및 출력본딩패드(722"), 제3 금속와이어(923), 제2 반도체칩(710")의 더미패드(713"), 및 제4 금속와이어(924)를 통해 제4 본드핑거(544)까지 연결되는 제2 그룹의 제3 토큰 링 루프가 형성된다.
기판(510)과 제2 반도체칩 그룹(710) 사이의 제1 토큰 링 루프, 기판(510)과 제2 반도체칩 그룹(710') 사이의 제2 토큰 링 루프, 및 기판(510)과 제2 반도체칩 그룹(710") 사이의 제3 토큰 링 루프는, 스택 패키지(300)의 제2 반도체칩 그룹(700, 700', 700")에 대한 전체 토큰 링 루프를 형성한다.
100...스택 패키지 110...기판
111...제1 본드핑거 112...제2 본드핑거
210, 220, 230, 240, 250, 260...제1, 제2, 제3, 제4, 제5, 제6 반도체칩
211...제1 입력본딩패드 212...제1 출력본딩패드
221...제2 입력본딩패드 222...제2 출력본딩패드
231...제3 입력본딩패드 232...제3 출력본딩패드
241...제4 입력본딩패드 242...제4 출력본딩패드
251...제5 입력본딩패드 252...제5 출력본딩패드
261...제6 입력본딩패드 262...제6 출력본딩패드
291, 292, 293, 294, 295, 296, 297...제1, 제2, 제3, 제4, 제5, 제6, 제7 와이어

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1, 제2, 및 제3 본드핑거들을 갖는 기판;
    상기 기판 위에 배치되고, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제1 반도체칩들로 구성되는 제1 반도체칩 그룹;
    상기 제1 반도체칩 그룹 위에 배치되고, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제2 반도체칩들로 구성되는 제2 반도체칩 그룹;
    상기 제1 반도체칩들 중 최하부에 배치되는 제1 반도체칩의 입력본딩패드와 상기 기판의 제1 본드핑거를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부에 배치되는 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결하는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 상기 기판의 제2 본드핑거를 연결하는 제4 연결배선으로 이루어지는 제1 토큰 링 루프; 및
    상기 제2 반도체칩들 중 최하부에 배치되는 제2 반도체칩의 입력본딩패드와 상기 기판의 제2 본드핑거를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부에 배치되는 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결하는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 상기 기판의 제3 본드핑거를 연결하는 제4 연결배선으로 이루어지는 제2 토큰 링 루프를 포함하는 스택 패키지.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 반도체칩 그룹 내의 제1 반도체칩들과 상기 제2 반도체칩 그룹 내의 제2 반도체칩들은, 상기 입력본딩패드, 출력본딩패드, 및 더미패드가 노출되도록 동일한 방향을 따라 계단형으로 적층되는 스택 패키지.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 연결배선, 제2 연결배선, 제3 연결배선, 및 제4 연결배선은 금속와이어를 포함하는 스택 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 및 제3 본드핑거는, 각각 입력단자 및 출력단자로 기능하는 스택 패키지.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 입력본딩패드 및 출력본딩패드는 상기 반도체칩 내부에서 상호 연결되는 스택 패키지.
  16. 제1 그룹의 제1, 제2, 및 제3 본드핑거와, 제2 그룹의 제1, 제2, 및 제3 본드핑거를 갖는 기판;
    상기 기판 위에 배치되며, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제1 반도체칩들로 이루어지는 제1 반도체칩 그룹들;
    상기 기판 위에서 상기 제1 반도체칩 그룹과 교대로 배치되며, 각각 입력본딩패드, 출력본딩패드, 및 더미패드를 갖는 제2 반도체칩들로 이루어지는 제2 반도체칩 그룹들;
    상기 기판의 제1 그룹의 제1 본드핑거와 하부의 제1 반도체칩 그룹 내의 제1 반도체칩들 중 최하부의 제1 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 상기 기판의 제1 그룹의 제2 본드핑거를 연결시키는 제4 연결배선으로 이루어지는 제1 그룹의 제1 토큰 링 루프;
    상기 기판의 제1 그룹의 제2 본드핑거와 상부의 제1 반도체칩 그룹 내의 제1 반도체칩들 중 최하부의 제1 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제1 반도체칩의 출력본딩패드와 상부의 제1 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제1 반도체칩의 출력본딩패드와 하부의 제1 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제1 반도체칩의 더미패드와 상기 기판의 제1 그룹의 제3 본드핑거를 연결시키는 제4 연결배선으로 이루어지며 상기 제1 그룹의 제1 토큰 링 루프와 함께 제1 반도체칩 그룹의 전체 토큰 링 루프를 구성하는 제1 그룹의 제2 토큰 링 루프;
    상기 기판의 제2 그룹의 제1 본드핑거와 하부의 제2 반도체칩 그룹 내의 제2 반도체칩들 중 최하부의 제2 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 상기 기판의 제2 그룹의 제2 본드핑거를 연결시키는 제4 연결배선으로 이루어지는 제2 그룹의 제1 토큰 링 루프; 및
    상기 기판의 제2 그룹의 제2 본드핑거와 상부의 제2 반도체칩 그룹 내의 제2 반도체칩들 중 최하부의 제2 반도체칩의 입력본딩패드를 연결시키는 제1 연결배선과, 하부의 제2 반도체칩의 출력본딩패드와 상부의 제2 반도체칩의 입력본딩패드를 연결시키는 제2 연결배선과, 상부의 제2 반도체칩의 출력본딩패드와 하부의 제2 반도체칩의 더미패드를 연결시키는 제3 연결배선과, 그리고 최하부의 제2 반도체칩의 더미패드와 상기 기판의 제2 그룹의 제3 본드핑거를 연결시키는 제4 연결배선으로 이루어지며 상기 제2 그룹의 제1 토큰 링 루프와 함께 제2 반도체칩 그룹의 전체 토큰 링 루프를 구성하는 제2 그룹의 제2 토큰 링 루프를 포함하는 스택 패키지.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 반도체칩 그룹 내의 제1 반도체칩들은, 상기 입력본딩패드, 출력본딩패드, 및 더미패드가 노출되도록 제1 방향을 따라 계단형으로 적층되는 스택 패키지.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제2 반도체칩 그룹 내의 제2 반도체칩들은, 상기 입력본딩패드, 출력본딩패드, 및 더미패드가 노출되도록 제2 방향을 따라 계단형으로 적층되는 스택 패키지.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 반도체칩 그룹 내의 제1 반도체칩들과, 상기 제2 반도체칩 그룹 내의 제2 반도체칩들은, 서로 반대 방향을 따라 계단형으로 적층되는 스택 패키지.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 연결배선, 제2 연결배선, 제3 연결배선, 및 제4 연결배선은 금속와이어를 포함하는 스택 패키지.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 및 제2 그룹의 제1 및 제3 본드핑거는, 각각 입력단자 및 출력단자로 기능하는 스택 패키지.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 입력본딩패드 및 출력본딩패드는 상기 반도체칩 내부에서 상호 연결되는 스택 패키지.
KR1020120150085A 2012-12-20 2012-12-20 토큰 링 루프를 갖는 스택 패키지 KR102012505B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120150085A KR102012505B1 (ko) 2012-12-20 2012-12-20 토큰 링 루프를 갖는 스택 패키지
US13/845,382 US8907383B2 (en) 2012-12-20 2013-03-18 Stack packages having token ring loops
US14/533,668 US9070570B2 (en) 2012-12-20 2014-11-05 Stack packages having token ring loops

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150085A KR102012505B1 (ko) 2012-12-20 2012-12-20 토큰 링 루프를 갖는 스택 패키지

Publications (2)

Publication Number Publication Date
KR20140080378A KR20140080378A (ko) 2014-06-30
KR102012505B1 true KR102012505B1 (ko) 2019-08-20

Family

ID=50973738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150085A KR102012505B1 (ko) 2012-12-20 2012-12-20 토큰 링 루프를 갖는 스택 패키지

Country Status (2)

Country Link
US (2) US8907383B2 (ko)
KR (1) KR102012505B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012505B1 (ko) * 2012-12-20 2019-08-20 에스케이하이닉스 주식회사 토큰 링 루프를 갖는 스택 패키지
US9263421B2 (en) * 2014-02-28 2016-02-16 Infineon Technologies Ag Semiconductor device having multiple chips mounted to a carrier
TWI566356B (zh) 2015-10-15 2017-01-11 力成科技股份有限公司 封裝結構及其製造方法
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2020100308A1 (ja) * 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
TWI738434B (zh) * 2020-07-24 2021-09-01 禾瑞亞科技股份有限公司 多晶片封裝製程方法
JP2022045618A (ja) * 2020-09-09 2022-03-22 キオクシア株式会社 半導体装置
US20230069208A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Conductive organic module for semiconductor devices and associated systems and methods
US20230069476A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Three-dimensional bonding scheme and associated systems and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186289A (ja) 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
KR20090113679A (ko) * 2008-04-28 2009-11-02 주식회사 하이닉스반도체 스택 패키지
KR101604605B1 (ko) 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20130118175A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102012505B1 (ko) * 2012-12-20 2019-08-20 에스케이하이닉스 주식회사 토큰 링 루프를 갖는 스택 패키지

Also Published As

Publication number Publication date
US8907383B2 (en) 2014-12-09
US20140175660A1 (en) 2014-06-26
US20150054169A1 (en) 2015-02-26
KR20140080378A (ko) 2014-06-30
US9070570B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
KR102012505B1 (ko) 토큰 링 루프를 갖는 스택 패키지
US7119427B2 (en) Stacked BGA packages
US8546946B2 (en) Chip stack package having spiral interconnection strands
KR102167599B1 (ko) 칩 스택 임베디드 패키지
US9123626B1 (en) Integrated passive flip chip package
US9947644B2 (en) Semiconductor package
JP2011507283A5 (ko)
KR102358343B1 (ko) 반도체 패키지
US8791501B1 (en) Integrated passive device structure and method
US8049325B2 (en) Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation
CN102646663B (zh) 半导体封装件
CN115513190A (zh) 包含半导体裸片的多个瓦片式堆叠的半导体装置组合件
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR20090113679A (ko) 스택 패키지
KR100808582B1 (ko) 칩 적층 패키지
JP2012160693A (ja) 積層型半導体パッケージおよび積層型半導体装置
US8441129B2 (en) Semiconductor device
KR101239458B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
TWI473242B (zh) 晶片封裝結構
KR20120033848A (ko) 적층 반도체 패키지
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
KR101213288B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
KR101226809B1 (ko) 적층형 반도체 패키지
CN103066041B (zh) 芯片堆叠结构及其制造方法
KR101096457B1 (ko) 멀티 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant