CN1152190A - 利用连接材料的凸粒的相互连接系统 - Google Patents

利用连接材料的凸粒的相互连接系统 Download PDF

Info

Publication number
CN1152190A
CN1152190A CN96109910A CN96109910A CN1152190A CN 1152190 A CN1152190 A CN 1152190A CN 96109910 A CN96109910 A CN 96109910A CN 96109910 A CN96109910 A CN 96109910A CN 1152190 A CN1152190 A CN 1152190A
Authority
CN
China
Prior art keywords
substrate
hole
forms
paster
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96109910A
Other languages
English (en)
Other versions
CN1182573C (zh
Inventor
K·M·发龙
C·R·勒科兹
M·V·皮尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1152190A publication Critical patent/CN1152190A/zh
Application granted granted Critical
Publication of CN1182573C publication Critical patent/CN1182573C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供具有与表面接触件或凸粒相连的通道的基片。迫使连接材料糊料通过在漏印孔板中的孔淀积到基片上的接触件阵列区，然后在糊料加热和冷却时偏压该孔板使其靠紧基片，将连接材料转移到接触件上。连接材料可以是焊剂糊料，基片可以是半导体芯片基片，计算机芯片，本方法可用于制造倒装式芯片、球粒格网阵列式模块、柱形件格网阵列式模块、电路板、以及包括信息管理系统的上述元件的附着结构。

Description

利用连接材料的凸粒的相互连接系统
本发明的领域涉及倒装式芯片的制造、重熔焊剂将倒装式芯片附着到芯片载体形成模块，制造芯片载体、模块和包括表面安装元件的其它元部件，特别是表面对表面附着的元部件(例如球粒格网阵列(BGA)式模块)，以及特别是焊剂在这些表面安装元件(SMC)的端接点上的淀积、重熔焊剂将这些元件附着到电路板上、在制造信息管理系统中最终组件的使用、漏印孔板布料、孔板式漏印机、漏印孔板的制造、焊剂预成形物的制备、以及焊剂糊料和焊剂预成形物向基片的淀积，特别是由敷料器的重熔转移。
如下的背景技术和本申请的另外部分结合一起能够使本领域的专业人员利用本申请的发明无需经过实验，并且这些背景技术不是对优先权和权利要求的确认，而是已经进行的检索结果。
自从由Miller在US专利3401126和3429040中首先提出建议以来，已经通过利用C4(可控塌陷的芯片连接)技术将焊剂凸粒(bump)连接术用于安装IC(集成计算机芯片)。在由Dally的封装电子器件的系统(McGraw-Hill 1990第113页)中指出：“芯片粘接贴片(pad)已使用在芯片表面范围内的区域阵列中。这些粘接贴片按10密耳的中心距，直径为5密耳。在陶瓷基片上形成匹配的粘接贴片，使得在芯片上的贴片和陶瓷上的贴片符合一致。直径5密耳的焊剂球粒置于在陶瓷基片贴片上……并使芯片相对于基片对准定位。组件被加热直至焊剂球粒开始软化并且当该球粒同时浸润两种贴片时发生可控的球粒塌陷。已经提出无数的焊剂结构用于安装IC芯片，以及用于对电路的不同标高部分的相互连接，以及用于电子器件的封装。”
已经根据移画印花法开发了焊剂的重熔转移技术，用于将附着连接倒装式芯片的低共熔点焊剂淀积到有机基片上的金属贴片。利用光显影的薄层光敏抗蚀剂涂敷不锈钢的转印图案，以便形成与在倒装式芯片上的C4连接件相同的窗口。厚层的低共熔点Pb/Sn焊剂电镀到在窗口处的转印图案上。该转印图案定位在与连接贴片对准的有机材料载体上，并且加热该转移图案，以便重熔转移焊剂使其由转印图案到载体上的贴片上。然后，将倒装式芯片置于在该焊剂上的具有C4贴片的载体上并加热重熔，以便将芯片连接到贴片上。
在授予Christie的US专利4999699、5089440、以及5194930中，建议使用环氧树脂封装以便延长倒装式芯片连接件的疲劳寿命。授予Beckham的US专利4604644提出用于封装C4连接件的材料和结构。授予Iton的US专利4701482和Christie等人的专利申请(序列号08/493126，申请日90，3，14)公开了各种环氧树脂，并在选择用于电子器件的环氧树脂方面提供指导。
“球粒格网阵列：新型热封装”(由Terry Costlow提出)以及“焊剂球粒构成连接点”(由Glend a Derman提出)(两者均在电子工程时代1993，3，15)，建议利用焊剂球粒将陶瓷或挠性芯片载体连接到电路板上。球粒格网阵列式模块包括的元件具有分别被称为PBGA，CBGA和TBGA模块的塑料(有机材料)、陶瓷和带状载体的基片。
在US专利3518756、3988405以及4202007中，以及“多层陶瓷模块的制造技术”(由H.D.Kaiser等人提出，固态技术。1972，5第35-40页)以及“在厚膜多层技术中第三维”(由W.L.Clough提出，Microelectronics微电子学)第13卷第9期(1970)第23-30页)中建议多层陶瓷芯片载体的制造。用于电子器件封装基片的通用陶瓷材料包括氧化铝、氧化铍和氮化铝。“无针式模块连接件”(由Stephans提出，在IBM技术公开快报，第20卷第10期，1978，3)建议一种利用铜球粒的陶瓷球粒格网阵列式模块。授予Braun的US专利5118027建议将焊剂球粒置于准直的船形件中，真空固定球粒，同时将低共熔点焊剂淀积在球粒上，将船形件与在基片上的导电贴片对准，在加热器中重熔，然后移去船形件。授与Bitaillou的欧洲专利文件0263222A建议将焊剂球粒附着到陶瓷基片中的通道中，形成球粒格网阵列式模块。
授与Behun的US专利4914814建议在各贴片上浇铸柱状物，以便形成陶瓷柱状物格网阵列式模块，对石墨板钻孔，使之具有与在芯片载体基片底部上的金属贴片对应的通孔，然后将3/97的Sn/Pb焊剂置入孔中。然后将该板和载体衬底加热，以便熔融该预成形物，将液体焊剂连接到贴片上，然后将该板和载体基片冷却，并将该板由载体移走，剩下浇铸到贴片上的柱形件。
授予Gschwend的US专利4752027建议一种用于附着模块的使印刷电路板形成凸粒的方法，包括孔板漏印焊剂糊料，重熔糊料以便形成凸粒，以及利用滚筒平整焊剂凸粒。授与Bailey的US专利4558812建议采用真空镀覆，以便同时在基片上淀积焊剂球粒的阵列。
在US专利3554877、3791858和3554877中建议制造多层刚性有机材料电路板。在US专利3791858中提出薄膜技术。
在美国专利4681654、5159535以及在序号07/009981的申请中，提出挠性薄膜载体(在本技术领域中称为区域带式自动粘接(ATAB)模块或TBGA模块)。在ATAB中，利用焊剂球粒连接点将挠性电路板芯片载体安装到电路板上。授予Ameen的US专利5057969以及授予Augulas的US专利5133495、5203075和5261155提出利用焊剂球粒将TBGA模块连接到电路板上。
授予Casson的US专利5261593提出在挠性印刷电路板基片(聚酰亚胺)上的多个接触用贴片上提供焊剂糊料；利用倒装式芯片的焊剂凸粒将倒装式芯片置于该基片上，使之与各贴片对准；并加热以重熔糊料，使凸粒电连接到贴片上。按照Casson的建议，形成凸粒的倒装式芯片是非封装的，即指它们没有塑料壳体也没有金属引线。Casson介绍的形成凸粒的芯片(C4)是通过溅射钛/钨以加大对钝化层的粘着力；溅射铜；敷以光敏抗蚀剂并显影；电镀铜然后是3/97到10/90的Sn/Pb或63/35/2的Pb/Sn/Ag焊剂；除去光敏抗蚀剂；以及湿式蚀刻经曝光的铜和钛/钨，以便形成9密耳直径大约4.5密耳高(60立方密耳)的凸粒。他还提出制造挠性的Novaclad(由E.I Du Pont de Nuemers提出的带有溅射的铜的聚酰亚胺薄膜)电路板基片；将镂空模板与衬底按光学方式对准；利用90型硬度计的圆形刮板按照每秒1.5英寸、以22磅/平方英寸的压力使63/67的Sn/Pb焊剂糊料，通过具有14密耳开孔的4密耳的镂空模板，以便在挠性基片的贴片上形成6E-7立方英寸的淀积物；利用蒸汽加热或IR(红外)或对流加热器在重熔加热的过程自动对准；以及环氧树脂芯片封装。
US专利3781596提出在聚酰亚胺薄膜(例如由E.I.Du Pont de Numers制造的KAPTONTM)上的金属导体的单层相互连接结构。US专利3868724提出夹在聚酰亚胺薄膜之间通过该薄膜伸出的金属导体。授予Swisher的US专利5112462提出制造非粘性的聚酰亚胺薄膜的挠性基片以及溅射铜和电镀铜到该薄膜上。
已经提出以氟聚合物为基的薄膜，用于挠性电路板，例如填充有陶瓷或玻璃颗粒或纤维例如纺织的玻璃纤维的PTFE以及Kevlar(由Chemfab公司制)。Gore公司制造用于浸渍树脂的纺织的PTFE织物，以便形成挠性的绝缘基片。此外，已经将模注的热熔性塑料用于挠性的单面和双面的电路板。
由McBride在“用于IC封装的多功能插接”(IBM技术公开快报第21卷，1979年2月，第3594-3595页)中公开了将各种元件直接连接到单层挠性电路板的一侧上。在芯片底部上的I/O端接点被焊到在薄聚酰亚胺挠性转印图案的顶面上的贴片上。此外，在散热片盖板中的凹处粘接到芯片的顶面上。将较低功率的芯片连接到多层挠性电路板的底侧，将高功率芯片连接到挠性电路板的顶侧，以便将高功率芯片连接到模块盖罩上，这是由McBride提出的，“多层挠性薄膜模块”(IBM技术公开快报第26卷，1984，5第6637页)所建议的。在该文中，I/O针将挠性薄膜连接到金属化的陶瓷基片上，较小的针将薄膜的各层相互连接。Schrottke的“来自直接芯片附着线路的热量的排除”(32卷，1989，9第346-348页)介绍了具有两排通过可控塌陷(倒装)式电路连接件(C4)附着的直接芯片附着(DCA)型芯片的挠性电路板。围绕铜-因瓦合金-铜(因瓦合金是用于镍铁合金的Creusot-Loire的商标)的刚性的散热件，折曲该挠性电路板，通过改变镍与铁的比率以及通过改变电镀的金属(例如铜)的涂层的厚度可以控制INVAR(因瓦合金)的热膨胀系数(CTE)。
授予Legg的US专利4967950提出利用低共熔点焊剂金属使接触用贴片变薄以及利用C4凸粒将倒装式芯片定位在贴片上的焊剂上。
授予Behun的US专利5147084提出使用与LMP(低熔点)焊剂相关连的(高熔点)HMT的焊剂球粒。“元件10被连接到板11上。元件10具有内部的金属结构14，它在粘接贴片12处端接在该表面上。把LMP焊剂加到粘接贴片12上。HMP焊剂球粒18的位置与LMP焊剂16相接触，并且该组件被加热，以便重熔LMP焊剂，然后，浸润到未熔融的HMP焊剂球粒上。还要用内部金属结构15来说明板11，它端接在表面粘接贴片17。组装的元件10与具有贴片17和LMP焊剂13的元件11相接触，并且两者被加热到足以重熔LMP焊剂但不足以重熔HMP溶剂球粒的温度。附着到粘接芯片17(在电路板11上)的LMP焊剂13将要浸润HMP球粒并实现连接”。
焊剂的熔点范围从固相温度扩展到液相温度，在这个范围内它们具有一糊状稠度，它在该范围内分别随由固态到液态的温度变化。在环氧树脂和包含溶剂的热塑性材料的情况下，熔融是指充分加热到浸润另一种材料或固化到另一种材料上。
授予Auvert的US专利4825034提出微激光束加工机械，用于作用于特别是积成电路的材料薄层上。用于形成镂空模板的激光切割和焊接机可由MesserchmittBolkow Blchm，Norther plant，7312 Kirchheim/Teck Nobern得到。
由Isaace等人提出的“球粒格网阵列式模块焊剂镂空模板”(在IBM技术公开快报第37卷第06B期1994.6第225页)提出一种模板或隔片，支承一镂空模板，以便漏印焊剂糊料到远端的球粒格网阵列上的球粒以及柱形物格网阵列上的柱形物，用于再处理。
由Nilsen等人提出的“用于精细间距表面安装技术的元件的焊剂预成形物技术”(在IBM技术公开快报第36卷第2期，1993，2第397页)提出焊剂载体，即用于将焊剂淀积到基片上的一定颗粒大小的SMT部件。该焊剂孔板漏印到在该载体中的腔(盲孔)中，然后将该载体放置在PC卡上。
在一个实施例中，该载体由3个部分组成，包括漏印孔板，它具有的通孔与在载体板中的以及实芯后衬板中的孔对准。漏印孔板移开，载体板放在该卡上，后衬板移开，将元件放在载体板上，并且重熔焊剂糊料。在利用同样3个部分的第二实施例中，后衬板移开，将载体板放在卡上，重熔焊剂，漏印孔板移开，将元件放在载体板上并再次重熔焊剂。在利用同样3个部分的第三实施例中，重熔焊剂，然后移开后衬板，将载体板放在该卡上，再次重熔焊剂，移开漏印孔板，将元件放在载体板上，第三次重熔焊剂。
在最后实施例中，该载体是一个具有腔孔的板，按腔孔向下的方式将该板放在PC卡上并重熔焊剂糊料，将焊剂沉积到卡上，然后按机械方式移开该板或者利用溶剂溶解。然后将元件放在该位置并重熔焊剂。
授予Nishiguchi的US专利5196726提出具有包含涂敷焊剂的电极端接点(直径100微米)的凹槽的封装基片，该端接点通过利用熔点低于凸粒的焊剂进行真空淀积来涂敷(该焊剂例如Au/20％，Sn或Pb/40％Sn)。IC芯片的凸粒(直径80微米以及30微米高)适合于凹槽。
授予Altman的US专利5024372提出通过向陶瓷、聚酰亚胺、或电路板基片数以至少10密耳最好15密耳厚的可用光确定边界的阻焊剂层；选择性地除去阻焊剂，以便在基片的格网阵列中的金属贴片范围内形成凹坑；利用刮板将焊剂糊料敷到凹坑中；重熔焊剂；以及除去阻焊剂。还提出，通过在与焊剂凸粒对应的图案中在基片上的贴片范围内形成用焊剂糊料(熔点低于焊剂凸粒)填充的凹坑，将具有焊剂凸粒的元件连接到基片上；使该元件定位在基片上，令各凸粒沉降到焊剂糊料中；进行重熔加热，以便熔融焊剂糊料但不熔融焊剂凸粒，以便浸润金属贴片并与焊剂凸粒相融合。
授予Trbucco的US专利5388327提出将液体焊剂注入通过可溶性的薄膜载体形成的孔落到在球粒格网阵列式模块的接触用贴片上，以便形成焊剂球粒。该薄膜可以溶于水、丙酮、或可溶于助溶剂的溶剂，如CFC(氯氟碳化合物)或松节油(turpene)。
授予Watanabe的JP-4-263433提出利用滑动刮板使在表面中的凹坑填充金属糊料，然后利用加热头加热到230℃，以便熔融糊料形成金属球粒。然后将IC芯片的电极贴片加压固定到在凹槽中的球粒上，以便形成电连接触点。
授予Lim的US专利4311267提出：将引线(锡制)连接到SIP或DIP封装件上是通过：在氧化铝陶瓷基片上形成相互连接用的导片贴片(0.5×1.0英寸)，利用厚膜技术以及包括引线贴片(70×80密耳)以及元件用贴片(70密耳正方形)；在引线贴片处将引线(10×20密耳)夹紧到基片边沿；以及经过镂空模板将焊剂糊料漏印到引线、引线贴片和元件用贴片上。该文建议，通过涂敷光敏抗蚀剂从两侧用化学方式蚀刻黄铜镂空模块；对两侧敷以线路图负片；通过线路图进行曝光；显影并清洗除去未被曝光的抗蚀剂；以及由两侧进行蚀刻。然后在镂空模板上电镀形成一密耳的镍层。以便通过提高表面硬度改进耐磨性。该文建议了用于漏印焊剂糊料的孔板漏印印刷机的几种来源并介绍了它们的操作情况。
授予Degani的US专利5211764和5346118提出通过具有矩形开孔的21密耳(最高可达30密耳)厚度的镂空模板漏印Sn/Pb/Bi 43/43/14的焊剂，该开孔沿竖直方向从窄的顶部开孔(60密耳)到较宽的底部开孔(64密耳)，带有角度为5-10°(小于45°)的锥度，各开口指向在100密耳的中心距的大约33密耳的贴片的一个(10×10)的格网阵列(与在60密耳中心距的30密耳贴片一样低)，以便在晶片上的IC电路上产生凸粒(已经证实最大可达30密耳高)。底部开孔面积高达6倍于贴片面积，以及可以采用双重漏印(即漏印和重熔，然后再次漏印和重熔)以便增加糊料量。糊料包括特殊的助溶剂和添加剂，以便形成低粘度，并且通过使用两种不同大小的功率增加金属装载量，使其高达80％。采用具有高金属量的比率的糊料使塌落最少，使得(孔底直径/镂空厚度)可以低到1.5，但优选2.5，并且使(孔底直径)/(贴片间隔)可以低到0.75。
授予Johary的US专利4722470提出，按照与在PLCC上的J形引线的图案相匹配的图案，在实芯块或钛板(对焊剂为非浸润型材料)中形成两排矩形的不可重新进入的腔的一个阵列，利用叶片或刮板迫使糊料进入腔内，通过在板表面上涂抹焊剂糊料，用焊剂糊料填充各腔；利用阻焊剂覆盖除了J引线的端部以外的所有部分，使J引线与各腔对准，每一J引线的外露部分与糊料相接触，以及，重熔糊料，以便在每个J引线的端部上形成熔融的焊剂块。Johary建议，“引线到引线一般相隔0.050英寸，更近的间隔例如0.025英寸则是预期的”；此外，表面安装技术被用来固定种类很宽的元件或器件”以及“本发明还适用于其它引线结构，例如向外伸展的海鸥翼式的引线，向下延伸的I引线，以及其它引线或各种类型的金属化处理”。
上面引证的的全部公开文件均可结合本申请作为参考。
本发明的一个目的是提供一种用于使倒装式芯片形成凸粒和用于使载体模块形成凸粒的方法，该方法较为简单，较为安全、更为精确和较为低廉。
本发明的一个目的是通过在晶片或倒装式芯片的平直金属贴片上提供高熔点(HMT)的焊剂，在倒装式芯片上形成很小的凸粒，用于将倒装式芯片附着到陶瓷基片上，以及提供经济可靠的焊剂，以及高成品率的焊剂。
另一个目的是在倒装式芯片的HMT焊剂的小的凸粒(C4凸粒)上提供少量的低接合温度(LJT)焊剂，用于随后附着到有机材料载体基片上，比在特别是用于重新处理的附着表面上孔板漏印焊剂的普通方法更经济，可靠并产生更大的附着力。
另一个目的是通过在晶片或倒装式芯片的平坦底部侧贴片上直接提供LJT焊剂，在倒装式芯片上形成很小的LJT凸粒，用于随后附着到挠性有机材料基片上，或者附着到具有与芯片大约相同的CTE的基底的有机材料涂敷的基片上，或者用于随后附着到用于适中温度变化范围的场合的其它基片上。
本发明的再一个目的是在基片上提供HMT或LJT材料的很小的球粒，用于将未形成有凸粒的芯片(引线粘接型芯片)面向下与在凸粒上的芯片表面上的平直贴片相附着。
再一个目的是在陶瓷载体基片上提供较大的(大于0.2毫米)的HMT焊剂球粒，用于制备随后连接到有机材料基片上的球粒格网阵列式模块。
再一个目的是将LJT焊剂的小的凸粒敷到挠性基片上的贴片上；或敷到刚性基片上，例如带有和芯片相似的CTE的、以因瓦合金的为基的、有机材料涂敷的基片上；或用在低温度变化的场合的刚性有机材料基片上；用于将在未形成凸粒的芯片表面上的平直贴片附着到该基片上。
再一个目的是提供用于将针式连接板附着到有机材料基片的焊剂。
再一个目的是提供在具有贯通基片并与连接件连通的导电通道的基片的连接件上的焊剂。
本发明的再一个目的是将LJT焊剂的较大凸粒敷到在有机材料基片上的贴片上，以便形成塑料球粒格网阵列式模块；或形成周边形成凸粒的模块；或者将另一种基片(例如芯片载体模块)连接到该有机材料基片上。
再一个目的是制备用于将糊料漏印到基片上的镂空模板。
再一个目的是制备具有重新处理的元件的电路板。
再一个目的是制备一种用于提供焊剂的预成形物。
再一个目的是制备一用于偏斜镂空模板使其靠紧基片的工具。
再一个目的是制备一在电路板下方的底板，用于孔板漏印操作以及一种使用该新型底板的方法。
再一个目的是制备一孔板漏印机，用于将焊剂漏印到基片上，使得筛板和基片可以作为一个整体移开，以及使用该机的方法。
本发明的最后一个目的是形成一利用该改进的制造方法的信息管理系统。
在本申请中，“连接件”以及“相互连接件”是指在一元件表面上的导电材料的平直贴片或凸粒。“凸粒”是指这样一些连接件，它由底下的基片开始伸展高于在元件的引线层中的一般引线，或者高于在各种类型元件上通常看到的引线层，这些元件例如倒装式芯片、球粒格网阵列式(BGA)模块、四边形平直封装件、挠性和刚性有机材料基片，陶瓷基片等。凸粒包括离开表面具有较大直径的球粒。凸粒还包括具有圆形载面的焊剂柱形件，它大约垂直地从元件表面延伸，其高度大于凸粒的直径。词“端接件”通常用来包括贴片、凸粒以及引线，例如海鸥翼形引线、J引线和I引线。
术语“格网阵列”用于说明在倒装式芯片底部上C4凸粒的分布、以及在球粒格网阵列式(BGA)式模块的底部上球粒的分布、和在柱形件格网阵列(CGA)型模块底部上的柱形件的分布，其中各连接件通常位于在一方形矩阵上，该矩阵具有相互垂直的行和列，在行和列中的各连接件之间具有规则的间隔(象棋盘的各角)。虽然为了设计方便，没有提出用于这种元件的各连接件的图案需规则的技术要求，但本发明所述的连接件不包括在某些格网位置的连接件以及更不包括随机间隔的格网。因此，在本申请中，术语阵列是指连接的端接件的任意的图案；周边阵列是指呈两排或更多排的两个或更多个端接件，它确定了一个边界(例如由在直线封装件中双排引线所确定的矩形)；区域阵列和格网阵列指规则或不规则的图案，该图案包括周边阵列的端接件以及离开周边端接件的边界向内的明显隔开的其它内部端接件(例如，至少为边界连接件之间的最小间距)。
在本发明的一个实施例中将贯穿转移用基片的孔与元件的连接件对准，然后将连接材料糊料漏印，直接经通孔沉积到连接件上，然后转移用基片和元件被加热，同时偏置在一起并冷却，以便将连接材料转移到连接件上，然后将转移用基片以机械方式移开。这就使得连接材料的凸粒形成在平直的连接贴片上，或者使LJT连接材料淀积在HMT凸粒上或元件的其它端接件上。连接材料糊料可以是LJT焊剂糊料或HMT焊剂糊料或瞬时液态(TLP)糊料或导电粘接糊料。元件可以是带引线的元件，例如方形平直封装件；或形成有凸粒的元件，例如倒装式芯片或BGA或CGA模块或相互连接结构，例如电路板。
在第二实施例中，将连接材料淀积到在转移用元件中的盲孔中(腔)，然后以与连接材料接触的方式将元件与各凸粒对准，并将元件和转移用元件加热然后一起冷却，以便将连接材料转移到凸粒上，然后按机械方式将元件由转移用元件移开。连接材料可以是如上所述的连接材料糊剂，或其它连接材料例如HMT焊剂或LJT焊剂，它们已被注入到孔中。形成凸粒的元件可以是区域阵列式元件，例如形成凸粒的倒装式芯片，CGA模块以及BGA模块。
在第三实施例中，将连接材料淀积在转移用板中的通孔中，然后以与连接材料相接触的方式将元件与各端接件对准，并加热元件和转移用元件，然后一起冷却，以便将连接材料转移到端接件上。可以使用一后衬板，以便于将材料淀积到通孔，该板在加热过程中和冷却过程中，可以移去或者保留。
参照附图，下面将更详细地介绍本发明。
图1表示用于制备带凸粒的芯片的本发明的方法。
图2表示本发明用于利用带凸粒的芯片制成模块的方法。
图3表示本发明用于制造凸粒阵列芯片载体的方法。
图4表示本发明用于制备凸粒阵列式模块的方法。
图5表示本发明用于制备电路板组件的方法。
图6表示本发明用于形成相互连接结构的方法。
图7表示本发明用于构成一针式连接板的方法。
图8表示本发明用于制备具有连接针的电路板的方法。
图9表示本发明用于制备一个具圆形端接件的元件的方法。
图10表示本发明的制备元件的孔板漏印方法。
图11表示本发明用于制备具有通道的元件的方法。
图12表示本发明用于制备一区域阵列式元件的方法的步骤。
图13表示本发明用于形成利用圆形端接件的相互连接的结构的方法。
图14表示本发明用于利用漏印形成相互连接的结构的方法。
图15表示本发明用于利用通道形成相互连接的结构的方法。
图16表示本发明用于利用区域阵列式相互连接的形成相互连接的结构的方法。
图17表示本发明用于制备用于一个元件的连接材料阵列定位件的方法。
图18表示本发明用于形成一涂敷的连接材料定位件的方法。
图19表示本发明用于制备一连接材料孔板的方法。
图20a和20b表示本发明用于形成带有可替换元件的相互连接结构的方法。
图21表示本发明具有在贴片上的凸粒的倒装式芯片。
图22是在图21中芯片的其中一个凸粒的更详细的视图。
图23表示在图21中的倒装式芯片上的贴片分布。
图24到26表示图21中的倒装式芯片的凸粒的另外的实施例。
图27表示本发明的另一种倒装式芯片，包括未经固化的连接材料的圆形或矩形截面的凸粒。
图28-29表示图27的倒装式芯片的另外的特定实施例。
图30表示本发明的倒装式芯片，用于随后附着到电路板上的相互连接件上，面上的凸粒用于芯片固定。
图31表示图30中的模块的一个凸粒的放大图。
图32表示本发明的一个模块，通过连接材料的连接来附着一个倒装式芯片。
图33表示在图32的倒装式芯片和模块之间的一个连接点的详细视图。
图34-37表示图33的连接点的另外的实施例。
图38a表示本发明的载体周边的各凸粒顺序置于相互连接的结构上。
图38b表示图38a的凸粒的另外一种实施例。
图39表示图38a的载体的底视图。
图40表示本发明的带凸粒的载体的另一特定实施例，与图38a相似，但具有多排凸粒并采用底部芯片附着。
图41表示图40的特定实施例的底部引线层的分布以及底部贴片的分布。
图42-45表示图40的载体底部上的连接件的各种特定实施例。
图46表示本发明的带凸粒的模块。
图47表示沿图40和46的载体或模块的底面的每个侧边的周边一排连接件。
图48表示在图40和46的载体或模块的底面上的连接件的填充式栅格阵列。
图49表示本发明的针式连接板。
图50表示图49中的针式连接板的针头部的另一实施例，其中该针头部是圆柱形的。
图51表示本发明的一种相互连接结构，其中芯片载体模块连接到电路板上。
图52表示图51的相互连接结构的断面，在模块和电路板间连接有连接点。
图53表示图52所示的在模块和电路板之间的一个连接点的另一实施例。
图54表示图51所示结构的另一替换实施例，其中该模块是一多芯片的多层陶瓷模块，以及相互连接结构是带有二个金属层的挠性有机基片。
图55表示本发明的相互连接结构，引线层包括在基板上的HMT金属贴片。
图56表示本发明的相互连接组件的一特定实施例。
图57表示本发明的信息管理系统，其中一个或多个分支点可以相互连接在网络中。
图58表示本发明的连接材料定位件的一特定实施例。
图59、60和61表示图58中的定位件的孔的一些替换实施例。
图62和63表示图58中的定位件的圆形或矩形断面的孔。
图64表示在本发明的另一特定实施例中的分层的粘接材料定位件，它包括前基片和后基片。
图65表示图64中的分层的定位件的另一替换实施例。
图66表示本发明的孔板的一个实施例，孔分布在元件的各接触件上。
图67表示图66中的孔板中的孔的另外的实施例，其中的各孔从漏印的表面向外朝向转移用表面形成锥度。
图68表示本发明的一漏印机，用于将偏斜镂空模板的装置靠紧该元件。
图69表示本发明的弯曲的镂空模板，当靠紧平直元件表面时该模板利用弹力被偏斜靠紧该元件。
图70表示本发明的定位夹具，当糊料被加热并由孔板向元件转移时，该夹具将用于偏斜孔板使其靠紧元件的一个装置固定。
图71表示图68中的用于将镂空模板偏斜靠紧元件的装置的另一实施例。
图72表示图68中的装置的另一实施例，其中各磁铁将一磁性镂空模块偏置靠紧该元件。
图73表示用于制备本发明的倒装式芯片的设备的特定实施例。
图74表示本发明用于利用刚性有机载体基片制备模块的设备的特定实施例。
图75表示本发明的利用陶瓷基片制备模块的设备的特定实施例。
图1表示本发明用于制备倒装式芯片的方法的特定实施例。在图1中的步骤100，形成一具有一附着表面的硅晶片附着基片。例如，将硅的晶种加入到熔融硅的熔炉中。当熔炉绕一圆柱形的轴线旋转时，利用一电动机相对该圆柱体拉制大约呈圆柱形的单晶硅。利用一带锯或盘锯锯开该晶体，或利用激光将其切成薄的晶片，在机械抛光机中进行抛光，形成基片和进行检查。
在步骤102，在该基片的表面上形成电子器件。采用与下文介绍的相似的照像方法，来控制按干式淀积法(例如真空汽化法)或最好通过溅射的掺杂剂的添加，从而在晶片的表面上形成各种电子器件，例如晶体管、二极管、三极管等等。将这些器件组合为存储器件、寄存器、以及逻辑门。
在步骤104，形成一个或多个引线层，该引线层包括在附着表面上的引线贴片和将贴片连接到电子器件上的引线。引线层通常包括一多晶硅引线层以及一个或多个通常为铝的金属引线层。各引线层由通常为二氧化硅的绝缘质隔离开。顶部引线层包括各引线贴片，它们形成一用于将引线层电连接到芯片载体上的阵列。引线层的形成是以照像方式进行的：干式淀积光敏抗蚀剂、利用激光或通过一布线掩膜对电磁射线曝光、经干式或湿式蚀刻以便选择性地除去光敏抗蚀剂、以及干式淀积金属。当光敏抗蚀剂被除去时，可以将金属选择性地淀积在原光敏抗蚀剂的分布范围内，以便形成引线层。另外，也可以将按一图案的光敏抗蚀剂形成在金属上，然后对已曝光的金属按干式或湿式蚀刻，选择性地除去金属，从而形成引线层。然后如果需要可以从晶片上剥离光敏抗蚀剂。引线层包括由引线层的引线导体和层间的导电通路电连接到电子器件上的引线贴片。
在步骤106，将通常为二氧化硅、玻璃和/或聚酰亚胺的钝化层干式淀积在引线层和引线贴片的上方，并且在步骤108，在引线贴片处经过钝化层形成一些窗口。通过将光敏抗蚀剂用作钝化层或将该层淀积在随后将被除去的光敏抗蚀剂上使步骤108可以在步骤106之后进行，或者可以将光敏抗蚀剂淀积在该钝化层上，显影，使被曝光的钝化层蚀刻掉，接着除去抗蚀剂，或者可以采用形成芯片钝化层的任何已知的过程。
用于倒装式芯片的引线贴片通常包括确定一矩形边界的贴片的周边阵列以及在边界内部的内部贴片，该内部贴片明显地由边界朝着矩形的中心向内隔开，最好，各贴片位于在两组直线(每组具有二条或多条均匀隔开的直线)的交点上，每组直线垂直于另一组直线，从而形成一方形网格阵列(像普通的图纸)。最好，各贴片确定至少三个同心的矩形，最好约为正方形。引线连接芯片的引线连接贴片仅形成周边的阵列，并且连接贴片以及窗口的面积通常远大于用于区域阵列式倒装式芯片的引线贴片的面积。
在步骤110，对于倒装式芯片，平直的连接件贴片形成在钝化膜层上。在钝化膜上淀积一层铬、钛和钨，以改进对连接件的粘接力。这些导电连接件设在钝化膜表面上。由于铜是高导电的、价廉的，并且用于淀积铜的方法简单，价廉并且公知，故可淀积铜用于导电。然后，当使用铜并且焊剂被重熔以与贴片相接触时，可以淀积铝层，以保护铜不会溶解在焊剂中。在该表面上显影光敏抗蚀剂图案，然后该层被选择性地蚀刻，以便形成在钝化膜层上从窗口向外延伸的连接件贴片。
在步骤112，它是个可选的步骤，可以将HMT凸粒提供到贴片连接件上，以便形成凸粒连接件。HMT材料可以是干式淀积的铝的厚层，或者优选的是通过电镀形成厚的铜层，或者更为优选的是提供HMT焊剂。可以利用于式淀积在形成图案的光敏抗蚀剂范围内敷以HMT焊剂，然后除去光敏抗蚀剂。另外，可以采用干式淀积薄的内蒸层，使光敏抗蚀剂层形成图案，然后按照该图案电镀另外的焊剂，接着通过剥离和蚀刻除去被曝光的内蒸层。然后可以重熔淀积的焊剂，以便形成半球形的凸粒或焊剂球粒。更优选的是通过如下介绍的重熔由转移用基片使HMT焊剂转移。这种HMT焊剂可以作为糊料或作为液态焊剂提供在转移用基片中。此外，HMT材料可以作为预成形物置于连接件上，然后通过熔融HMT焊剂、或通过熔融在连接件贴片和预成形物之间的LJT连接材料进行重熔附着。在重熔过程中，HMT预成形物最好与助溶剂相连通，以便除去在预成形物上覆盖的氧化物。该助溶剂可以在定位以后喷射到预成形物和连接件贴片上，或者例如甲酸的助溶剂可以在重熔过程中配合在一种气体中并由喷嘴输送，不过最好预成形物涂敷助溶剂是通过在定位以前进行浸渍、喷射或沸腾飞溅，以及最为优选的是在预成形物定位以保持预成形物就位以前，附着表面和连接件贴片通过浸渍、喷射或沸腾飞溅涂敷粘性助溶剂。假如使用LJT糊料将HMT预成形物重熔连接到连接件贴片上，该糊料可以包含助焊剂。
普通HMT焊剂的熔点范围为从230℃到320℃。优选的是，HMT焊剂为一种高Pb焊剂合金，例如含3％-15％的Sn，或更优选的是Sn约小于10％，最为优选的是约为6/94％Sn/Pb。含有3％到10％Sn的Pb焊剂的软化温度(固相线)约300℃。其它可使用的HMT焊剂，例如对于90/5/5的Pb/In/Ag的固相线温度为290℃，对于95/5的Pb/In为135℃，以及对于95/5Sn/Sb为236℃。在不会损坏基片、电子器件、引线或钝化膜层的温度下，HMT焊剂应是可重熔的。
凸粒最好具有足够的焊剂，以便从附着表面向外延伸达到连接件贴片的直径的10％-300％，更优选的是，凸粒延伸到贴片直径的40％-200％，最为优选的是为贴片直径的80％-160％。连接件贴片越大并且凸粒相对于最大尺寸的贴片延伸得越远，则热疲劳程度越低，但是能够可靠形成和不会引起焊剂桥接的情况下重熔的贴片的尺寸受到连接贴片之间的中心间距以及在贴片边缘之间能可靠防止焊剂桥接(这种桥接还取决于贴片边缘的位置精度)所需要的间距的限制。贴片间隔和位置精度限制了重熔球粒的尺寸，从而可防止在重熔过程中在球粒间产生桥接。
在重熔后，可以利用气动平整器通过将基准平台压靠在附着表面的连接件上的HMT连接材料的凸粒来平整HMT材料。另外，可以使用滚筒来平整凸粒。当元件要置于在另一基片上的半球端部的凸粒上时，平整操作是特别有利的，这是由于相关的半球形凸粒在定位和为了偏移元件使其离开位置而随它进行振动的过程中有相互影响的趋势。
在步骤114，制备具有转移用表面的转移用基片，以及在步骤116，在转移用表面中按照与在附着基片上的连接件的图案成镜像图案分布的方式形成很多孔洞。孔洞的壁(以及最好还有该转移用表面)必须基本上不与连接材料相粘接，以便连接材料可以成功地由该孔转移到在附着表面上的连接件上。该孔的形成可以通过机械钻或激光钻(脉冲式YAG激光器)、或利用与上面介绍相似的光刻设备以化学方式来实现。利用机械钻形成的盲孔(腔)通常具有圆形的开口，圆柱形的侧壁、以及圆锥形的底壁，但是通过机加工或特殊的钻机可以形成平底的腔，以及还可以使用特殊的钻机来产生其它形状例如方形孔。通过提供一具有通孔的转移用基片和提供一后板也可以形成盲孔。最好，偏斜后板使其靠紧转移基片(例如利用粘接层)，以便防止连接材料在各孔间传输。利用通过一掩膜的化学蚀刻、或通过特殊钻或其它机加工、或利用激光，可以形成带一锥度的壁的通孔。最好，该孔大约垂直于转移用表面。
转移用基片可以由实心的板或其它形状的材料制备，连接材料本来不会大量地粘附到该材料上，或者，孔壁以及最好还有转移用表面可以涂敷一种连接材料不会明显粘附的材料。此外可处理该表面(孔的表面和附着表面)，以便通过涂以润滑剂或者例如在浇铸和模压金属、陶瓷、和有机材料时所用的那些脱模材料，或者更优选的是利用显微蚀刻，来减少粘着力。对于HMT焊剂的连接材料，转移用基片的基本原料可以是钛、钼或镍(在升高的温度下已被氧化)，不锈钢，或者更优选的是高铬不锈钢或陶瓷，例如SiC或AIN，熔融的焊剂不会浸润这些原料的连接材料。另外，涂敷的基片可以与基本材料铁、因瓦合金、Cu-因瓦合金-Cu一起使用，或者用于转移到硅附着表面，更为优选的是使用硅转移表面。这些材料可以用另一种金属或陶瓷来涂敷，焊剂不明显浸润这种金属或陶瓷，以及这些金属或陶瓷最好通过干式淀积(最好是溅射)能可靠地淀积到该基本原料上。这些材料包括钼、铬、钛、钨、镍(随后已被氧化)、以及它们的组合，并且优选的是陶瓷，例如氮化钛。作为一个实施例或优选实施例，对于在转移用基片中的通孔，该基片最好是一种磁性材料(最好为磁性不锈钢或涂敷的磁钢)，用于在孔板漏印过程中和/或在重熔加热的过程中以及可能还有冷却过程中利用磁性偏斜转移用表面使其靠紧附着表面。对于LJT材料，可以采用例如导电粘接剂或低共熔点Sn/Pb焊剂，或TLP复合物、有机材料基片，例如用纺织的玻璃纤维填充的环氧树脂或聚酰亚胺基片。此外，对于LJT材料，在用作这种LJT材料的金属或有机基质之上可以使用有机材料涂层，例如有机阻焊剂。最好，有机材料是不为液体焊剂浸润的，以便用作反浸润剂。一种示例材料是PRIBIMER(Ciba-Geigy Corp)。
对于某些场合，可能需要两个转移用基片。第一基片具有用于HMT连接材料的孔，以便形成如在上述步骤112中的凸粒连接件，用于当附着表面被连接到另一基片上时维持隔离。第二转移用基片具有用于LJT材料的孔，用于在形成凸粒的连接件和在另一基片表面上的相互连接件之间进行连接。在这种情况下，重熔后的LJT材料的体积应当为重熔后的HMT材料的体积的10％-70％。
假设用于将BGA模块附着到电路板贴片上的贴片和球粒直径相同，假如将HMT球粒连接到贴片的重熔的低共熔点焊剂的体积下降到低于球粒量的10％，则应为开始急剧增加。但是假如LJT焊剂的重熔的体积超过球粒量的25％则低其熔点焊剂将流到在载体基片和球粒之间的连接点，以及假如低共熔点焊剂的体积超过球粒体积的50％，则球粒将开始膨胀。某些导电连接材料例如液体焊剂，在连接之后和在涂覆过程中具有相同的体积，但是另外一些连接材料例如导电粘接剂和焊剂糊料固化后的体积显著变小。例如，重熔的焊剂糊料的体积通常仅为它们涂覆时的体积的40％到60％。因此，例如提供的第二种焊剂为在第一基片的孔中注入HMT液体焊剂形成的第一种焊剂球粒体积的50％，并且然后使用体积收缩到孔板漏印后的体积的40％的第二种焊剂LJT焊剂糊料，在第二种板中的孔的容积最好为在第一种板中的孔的容积的125％。
对于在转移用基片中通过光刻方式形成的小孔，该转移用表面用光敏抗蚀剂涂层涂敷，通过在辐照源和转移用表面之间定位一掩膜、或者通过定向辐照(例如激光)、或通过粒子束流，使光敏抗蚀剂选择性地曝光于电磁射线。然后将受到辐照或未受到辐照(取决于光敏抗蚀剂的类型)部分利用溶剂或水清洗或利用湿式或干式蚀刻除去。然后在选择性的曝光位置，在该板中蚀刻成孔。假如这些孔是通孔，可以从板的两侧同时蚀刻形成孔。虽然矩形孔对于相同宽度的圆形孔来说可保持较多的连接材料，但矩形孔通常更容易制作，并且圆形孔或至少圆形角更易于漏掉连接材料。
孔间的壁应当足够厚，以便根据各种厚度公差能够可靠地形成该壁，并且能防止在孔板漏印和重熔过程中损坏该壁，从而防止大量的焊剂在孔间移动。目前我们优选宽度，对圆形孔为至少0.025毫米，对于矩形孔至少为0.050毫米，更为严格。最好孔与中心距一样宽，以使得重熔的凸粒能达到接触连接件。因此，对于矩形孔最好孔大于0.2毫米，圆形孔最好小于0.2毫米。
选择孔的形状结构，以便保证在每个连接贴片处提供所需的连接材料的量。优选的是，选择孔的尺寸，使凸粒的高度为连接贴片直径的10％-200％；更优选的是，凸粒高度为贴片宽度的40％-180％；最为优选的是凸粒高度为贴片宽度的80-160％。假如重熔直接附着在贴片上的HMT焊接球粒，则焊剂球粒的直径要稍大于球粒的直径。例如焊剂球粒高度为贴片直径的150％，球粒直径为贴片直径的167％。对于倒装式芯片，孔应当约为0.1毫米-1毫米宽，对于形成凸粒的芯片载体，孔应当从0.5-3.54毫米宽。最好，焊剂凸粒直径小于孔直径，以便防止在冷却过程中损坏该结构，并且当将附着表面与置换用表面移动分离时，使凸粒和孔壁之间的粘着力降至最低。孔的深度应当0.1-10倍于它们的宽度。更优选的是0.3-3倍于它们的宽度。最为优选的是0.5-0.9倍于它们的宽度。对于盲孔，腔的深度最好小于凸粒的高度，以使凸粒能由该孔向上明显延伸。
例如，倒装式芯片通常在0.23毫米的中心距时直径0.13毫米，并且最好球粒直径稍大于贴片直径(例如0.18毫米)，需要大于0.00305立方毫米的焊剂，对于在重熔过程中体积收缩50％的焊剂糊料，需要0.0061立方毫米。因此，对于0.2毫米直径的圆柱形孔，孔需要大约0.19毫米深，以及对于具有带曲线形底部的蚀刻腔，该孔需在中心处稍微更深一些。更优选的是腔为0.18毫米的方孔，0.18毫米深。
步骤114-116与制备转移用基片有关，可以与制备附着基片的步骤110-112的同时，或在其前、或在其后实施。
在步骤118将连接材料提供到孔中，该材料可以是：HMT材料，以便形成在连接贴片上的连接凸粒；或者LJT材料，以便形成这些连接凸粒或用于覆盖先前形成的HMT材料的凸粒，以便将凸粒和在另一基片上的连接件接合起来。通常HMT材料的连接温度对于与有机材料基片一起使用是过高的。LJT材料对于与有关的有机材料一起使用，连接温度则明显低，通常范围低于230℃，不会引起明显的损坏。当使用LJT焊剂，以防止在重熔过程中干扰影响HMT焊剂，LJF焊剂的液相线温度应当充分地低于HMT焊剂的固相线温度，例如至少差50℃，更优选的是差100℃。例如，6/94％的Sn/Pb的固相线温度的316℃，低共熔点的63/37 Sn/Pb焊剂的液相线温度为183℃，42/58的Sn/Bi为138℃，Sn/Pb/Bi43/43/14约为181℃，以及In/Sn 52/48为117℃。可以定位用作液体焊剂金属的连接材料，使其在孔中直接形成金属预成形物。另外，该材料可以是瞬时液相(TLP)的连接复合物，例如Sn和Pb、Cu、Ag或Au颗粒的混合物，或覆盖Pb、Cu、Ag或Au的Sn颗粒，或者覆盖Sn颗粒的Pb、Cu、Ag或Au，或其它在液体载体中的TLP金属复合物，用于形成糊料，或者将它们放在环氧树脂载体中，或者将它们放在具有溶剂的导电粘接剂载体中。最好，连接材料是在例如一种液体(水或乙醇)中的金属颗粒(合金颗粒或纯金属颗粒的混合物或者是它们的组合)的焊剂糊料，它在重熔过程中形成熔融焊剂合金。最好，该糊料是一种水-清洗型糊料，包括一种助溶剂，在重熔以后它的残留物是水溶性的或可以经过水冲洗除去。或更优选的是非清洗型糊料，包含非清洗型助溶剂例如己二酸或柠檬酸，它们只留下很少量的基本上呈惰性的残留物。
由于使用非清洗型助溶剂，所以残留物是可识别的。该材料可以通过将液体焊剂金属注入到孔中而置入孔中，用以地模压成预成形物，或者该材料可以由一注射器(可预先装入焊剂糊料)来分配。最好，糊料涂敷通过将糊料例如焊剂或TLP糊料撒布到转移用表面上并且在该表面上滑动-有机材料或金属叶片例如橡胶刮板，以迫使糊料进入孔中。
另外，如果该孔大于预成形物，可以将HMT材料预成形球粒和LJT材料的预成形物都置入孔中，假如孔比预成形物要深，则预成形物可以置入孔中，并且利用镂空模板将糊料散布在预成形物范围内，不过最好首先利用镂空模板散布焊剂或者在预成形物就位之前和之后都进行散布。假如HMT材料包含一种可溶于被加热的LJT材料中的结构(例如在95/5 Pb/Sn HMT焊剂中的Pb可溶于37/63 Pb/SnLJT焊剂)，最好加热到某一最低温度并持续一最短时间，以便将HMT预成形物连接到在一个台阶中的连接件上而不会熔化该预成形物，并且进行强迫冷却以将熔化降至最少。
在步骤120，利用多个与对应的多个孔对准的连接件，使附着表面和转移用表面一起相对移动。最好，按照光学的方式将转移用表面与附着表面对准，例如通过使用机械式观察系统例如CCD摄像机和带有观察识别程序的计算机系统。最好在各基片一起移动时先确定基片的水平位置。对于有很多腔的情况，要将附着表面定位在转移用表面之上。对于在转移用表面中有很多通孔的情况，将转移用表面定位在附着表面之上。
在转移用板具有通孔的情况下，将转移用表面和附着表面一起移动的步骤120可以在将连接材料提供到孔中的步骤180之前先进行。在这种情况下在步骤120之前进行步骤118，使得转移用基片能够用作在漏印机中的镂空模板，以便将进入孔中的连接材料直接经孔板漏印到连接件上。在孔板漏印和其后的加热过程中，最好使转移用基片偏斜靠紧附着表面，以防止在各连接件间形成导电桥。最好，通过提供磁性材料的转移用表面，并在附着表面下方的底板中设置永久磁铁，以便将转移用表面向下吸引到附着表面，从而使各表面保持在一起。在另一优选实施例中，底板稍呈弧形，附着基片和转移用基片被拉长扣紧，稍微弯曲靠近底板，以便将它们保持在一起。在另一替换实施例中，转移用基片是一弯曲板，在底板上被固定成平直，因此将各板偏置在一起。假如需要可以将这些方面组合在一起。
在步骤122，连接材料和连接件被加热，以便将连接材料粘接到在附着表面上的连接件上，然后在步骤124，连接材料和连接件被冷却。利用加热头或定向的热空气可以进行加热更优选的是利用红外线(IR)重熔加热器、蒸汽加热室或对流式重熔加热器。最好，将晶片由孔板漏印机移出并将其放在导带或传输皮带上，并经过对流式重烷加热器传输。
最好，对于转移用基片和附着表面的几何特征和加热冷却方法要能保证在加热和冷却过程中能一起同步膨胀然后同步收缩，使得它们保持充分对准，准确地转移连接材料，以及在冷却过程中不干扰连接材料。最好，选择具有大约相同的CTE的材料作为转移用基片和附着基片，更优选的是使用相同的材料。此外，最好根据它们的相关材料的热容量和加热的方法，选择转移用基片和附着基片的厚度，使得在加热以及其后的冷却过程中，各基片一起被加热和冷却同时保持对准。对于硅晶片，最好，附着基片也是一种每单位面积具有大约相同质量的硅晶片，并且承受大约相同的加热条件，使得在加热和冷却的过程中在各个晶片中的连接件和孔大约维持对准。可以对硅转移用基片进行涂敷，以防止为连接材料所浸润。
由连接材料和被连接的元件因加热可能引起损害的电阻，来确定加热温度和加热的断面。导电粘接连接材料固化所需加热温度相对较低。
在步骤126，使转移用表面和附着表面相对运动，彼此分开。转移用表面和附着表面可以在冷却前分开(即在步骤124之前的步骤126)，形成的形状不具有孔壁的凹槽，并且假如转移用基片和附着表面分离，不会由于在连接材料和孔壁之间的力的作用使连接材料断开脱离连接件。假如腔比所形成的焊剂凸粒浅，则凸粒的端部将具有腔的底部的形状。有利的是，假如，在重熔过程中该底部比半球要更平，该凸粒将成球形并在定位之后伸出不连接；并且假如大约平坦，凸粒将不会有助于偏置元件与所碰到的半球的连接件凸粒的阵列脱离对准。
对于焊剂连接材料，在重熔之后，可以利用-气动平整器，通过将基准平面压靠在附着表面的连接件上的凸粒，使焊剂凸粒平整。当将元件放在另一基片上的半球形端部的凸粒上时，平整化是特别有利的，这是因为在就位的过程中，以及为了偏置元件相对于这种半球形凸粒脱离对准而随后进行振动的过程中，非平整的凸粒是互相影响的。
在步骤128中，将晶片切片，形成多个集成的计算机(IC)芯片。这一步骤可以在该过程的任一位置处进行，但是最好在这时进行，使得整个晶片能够同时按照本发明的方法处理。
图2表示利用带凸粒的芯片制备本发明的模块的方法，在步骤140，形成具有一绝缘表面的相互连接的芯片载体基片。该基片可以包括有机材料，例如热固性的(环氧树脂)、聚酰亚胺、PTFE、或热塑性材料。刚性有机材料基片最好用绝缘颗粒(例如陶瓷或玻璃)来填充，或者更优选的是沿轴向填充刚性的绝缘纤维，最优选的是纺成玻璃纤维布的纤维(例如G-10或FR-4)或PTFE纤维布。另外，该基片可以包括陶瓷基质，例如氧化铍或氮化铝，以及最好是氧化铝。此外，该基片可以包括金属材料基质，例如因瓦合金、Cu-因瓦合金-Cu，或者涂敷绝缘材料的Cu。有机材料的、陶瓷的、和金属的基片可以涂有有机绝缘材料，例如聚酰亚胺、热固性的、热塑性的材料，最好使用普通的阻焊剂。陶瓷和金属基片也可以涂有绝缘陶瓷，最好是SiC或AIN，例如通过溅射来实现。
在步骤142，在绝缘表面上形成引线层，它包括多个加热时粘接到连接材料上的相互连接件。相互连接件可以是用于一个芯片的一个图案，或者最好是用于多个芯片的多种图案。贴片最好与在芯片上的贴片大约具有相同的尺寸。引线层的材料可是蚀刻的铜箔，或者可以是干式淀积的铜、或者是用化学方法和/或电加工淀积的铜，用于挠性层压的板或刚性有机材料板。引线材料可以是孔板漏印到陶瓷上的导电涂料，或通过掩膜溅射到陶瓷上的金属。引线层可以仅由这样的相互连接件组成，该相互连接件可以仅是延伸通过绝缘层的通道，或者可以包括环绕这些通道的岛状区，但是优选的相互连接件是铜的平直的贴片或凸粒，并且引线层包括连接到该相互连接件上的导体，该导体可以在相互连接件和导电通道、或者用于半导体元件的其它连接件、用于其它元件的其它相互连接件、或用于从引线层向另外的相互连接件基片连接的相互连接件之间连接。该相互连接件可以利用热空气焊剂均涂技术(HASL)涂以薄的焊剂层，或涂以有机材料，例如苯并三唑(它与焊接过程相容)，以防止相互连接件被氧化。另外，HMT焊剂凸粒可以形成在陶瓷或金属基片上，或者作为一预成形球粒置于有机基片上。此外步骤120-126可以在载体基片上实施而不在晶片上实施，以便未带凸粒的芯片的平直导电贴片可以连接到在相互连接结构上的连接材料凸粒上。
引线层可以形成在具有贴片的相互连接用基片的两个相反的绝缘表面上，用于将计算机芯片连接到两个表面上。
在步骤144，制备倒装式芯片。步骤144包括上面参照图1介绍的步骤100-112。在步骤146，制备连接材料的附着凸粒。步骤146可以包括上面参照图1介绍的步骤112-128。另外，连接材料的凸粒可以形成在相互连接用基片的绝缘表面上的相互连接件上，而不在如在上述步骤112-128中在倒装式芯片上的附着基片的附着表面上的连接件上。此外，高温凸粒可以形成在连接件和相互连接件的一方上，低温连接材料淀积在另一方上。步骤144和146可以在实施上述步骤140和142以前，之时或之后实施。
如下的步骤148-154必须在步骤146之后实施。在步骤148，附着表面和绝缘表面利用与相互连接件对准的连接件一起移动。假如有多个芯片位置，则最好顺序放置芯片，最好是在任一芯片被重熔之前的一个处理步骤中进行。相互连接用基片以光字的方式例如利用上述机械式观察系统与附着基片对准。最好敷以助溶剂，以便在重熔过程中能将任何氧化物从连接件和相互连接件上清除。助溶剂可以是水清洗型的助溶剂，它形成能够在重熔之后用水清洗掉的残留物。最好，助溶剂是一种非清洗型的，它留下的惰性残留物可以作为非清洗型残留物被识别。
在步骤150，附着基片和相互连接用基片一起被维持在大约相对固定的位置上，并通过定向的强迫流动的热空气、与加热头相接触、定向的红外(IR)辐照、蒸汽加热室、或者最好是利用对流式和/或传导式重熔加热器进行加热。最好，在重熔过程中，使附着基片浮置在连接件和相互连接件之间的连接材料上，并且利用作用在连接件和相互连接件上的由连接材料的表面张力产生的力使之移动进入精确对准的位置。
在步骤152，附着基片和相互连接用基片一起冷却，使它们附着在一起。通常它们被移出加热器或移走热源，由于与环境空气相互作用使该封装件冷却，在连接件和相互连接件间形成紧密的连接。
在步骤154，封装件围绕连接点分布在半导体表面和绝缘表面之间的容积内。在芯片上的连接贴片和在附着表面上的相互连接贴片之间的低共熔点焊剂形成基本从贴片上隆起的连接点。倘若利用相同体积的焊剂提供HMT溶剂的凸粒分散得越多，则隆起得越少。最好，该封装是一种有机材料(最好是环氧树脂)，并且最好填充玻璃颗粒，以便在半导体基质材料和互相连接用基片之间形成CTE中介物。
步骤156是任选的，因为模块可以是可能不需要进一步与其它基片连接的电路板组件，或者可以是一种芯片载体，需要将芯片载体模块连接到电路板上的连接件。在步骤156，提供端接件，以便将模块连接到另一基片例如电路板上。端接件可以是周边引线，例如海鸥翼形的引线、J形引线、I形引线，间距为0.3、0.4、0.635或1.27毫米(或一种中间的间隔)，它们夹紧在基片的边缘。另外，端接件可以是延伸通过附着基片的针，用于形成导电通道。另外，端接件可以是凸粒，例如附着到转移用基片的表面上的焊剂球粒。例如，在将LJT焊剂糊料孔板漏印到在平直的1.0毫米的连接件贴片上以后(间隔为1.27毫米，更优选的是约0.635毫米的间隔)，则可以将1.1毫米直径的HMT焊剂的预成形球置于糊料上，并且重熔该糊料，将球粒与端接的贴片相连接。
例如，在顶表面上具有干式淀积的铜引线层的陶瓷基片上，海鸥翼形引线沿着所有四个侧边按照0.3毫米的中心距夹紧在基片的贴片上。将一镂空模板定位在陶瓷基片的顶表面上，将HMT焊剂糊料淀积在周边的贴片上以及用于引线连接芯片的一矩形阵列的连接贴片上。将组件置于-红外加热器中并重熔，然后由加热器中取出以便冷却。取下镂空模板，并将具有平直的周边引线连接贴片的引线连接芯片置于陶瓷基片重熔的HMT焊剂凸粒上。然后将组件再次重熔，以便将HMT焊剂直接连接到引线连接芯片贴片上。然后利用封装材料填充在芯片和陶瓷表面之间的围绕连接件的容积。
图3表示用于制备凸粒阵列式芯片载体的本发明的方法。在步骤170，形成具有附着表面和载体表面的附着基片。这一步骤与在图2中所示的形成芯片载体基片的步骤140相似。附着表面和载体表面可以在附着基片的相反的一侧上，或者在该基片相同的一侧上。假如在同一侧上，载体表面最好用附着表面的对称边界来包围。
在步骤172中，在载体表面上形成连接贴片，用于将芯片和附着基片连接。对于多组芯片可以设有多组连接贴片，该贴片可以是用于倒装式芯片的平直贴片，或用于未带凸粒的芯片或如图2中的步骤142中所述的引线连接芯片。另外，贴片可以是用于连接在连接贴片和导线连接芯片之间的引线的平直贴片。
在步骤174，多个连接件形成在附着表面上，用于将该载体连接到基片(例如电路板)上。连接件可以是平直的连接件贴片，或者凸粒可以形成在平直连接贴片上。可以使用相同的HMT材料，以便形成如在上述步骤112中用于倒装式芯片上的HMT凸粒的凸粒。在不损坏附着基片或引线层的一个温度下，HMT材料应能连接到贴片上。例如，可以将HMT焊剂选择性地敷到连接件贴片上，并重熔以就地形成凸粒(球粒)。可以通过干式淀积，或者干式淀积一薄层，在其上再电镀另外的焊剂层，从而在形成图案的光敏抗蚀剂范围内涂以HMT焊剂。更优选的是通过如下所述的重熔从转移用基片将HMT焊剂转移。然后将淀积的焊剂重熔，以便形成焊剂凸粒或球粒。另外，可以将LJT材料孔板漏印到平直连接件贴片上，并可将预成形的HMT焊剂置于贴片上，然后加热LJT焊剂以便将预成形物连接到贴片上，形成连接件。另一种替换方案是将粘性的助溶剂淀积到连接件贴片上，然后将预成形物置于贴片上，再加热，将预成形物连接到贴片上。
最好，连接件0.3-2.0毫米宽，排间的中心距1.1-3倍于它们的宽度，更优选的是，连接件0.35-1.1毫米宽，间距小于它们宽度的2倍。最好，重熔的凸粒具有足够多的焊剂，以便从基片向外延伸大约超过连接件贴片直径的10％，更优选的是它们延伸超出贴片直径的大约40％～180％，最优选的是延伸超出80％-150％。另外，可以将HMT焊剂的预形成球置于在贴片上的粘性的助溶剂上，在高的温度下重熔或熔焊到贴片上。另外的替换方案是将LJT材料(焊剂、导电粘接剂、TLP材料)孔板漏印到连接件贴片上，将球粒置于贴片上，然后加热，以便将球粒粘接到贴片上。连接件贴片越大、凸粒延伸得越远，热疲劳程度就越低，但能够可靠地形成和重熔而不会引起焊剂桥接的贴片和球粒的尺寸是受连接件贴片之间的间距限制的。在重熔之后，可以利用一气动平整机，将一基准平台压靠附着表面，以便在球粒的远端上产生一平坦区，使焊剂被平整。当将附着基片放在相互连接用基片上的具有半球形端部的凸粒上时，进行平整是特别有利的，这是因为碰到的未平整过的凸粒易于相互影响，偏置芯片载体易位。
在步骤176，导体形成在连接贴片和连接件之间。在连接贴片和连接件位于单一引线层内部的地方，该导体最好是引线层内部的引线，该导体还可以这样走向，通过导电通道到另一层，特别是多个引线层专用于某些方向的地方，或是由附着基片的不同侧面不是从连接件接近连接贴片的地方。
在步骤178，利用转移用表面来制备转移用基片，并且在步骤180，在转移用表面上以与多个连接件成镜像分布配置的方式形成多个孔，孔壁对于连接材料比连接件有少得多的粘接力。对关于形成具有转移用表面的转移用基片和以按连接件的镜像方式形成孔的步骤114和116的上述讨论可分别适用于步骤178和180。
在转移用基片中的孔的尺寸取决于连接材料的类型和所需要的连接材料的体积以及孔间的间距。例如，对于具有0.8毫米(宽)的周边的连接贴片并且中心距为1.27毫米的塑料球粒格网阵列，1立方毫米的LJT焊剂糊料在重熔过程中体积收缩50％，可以利用0，8毫米厚的镂空模板(具有1.1毫米方孔)来淀积该糊料。将该基片和镂空模板置于对流式加热器中并进行重熔，以便形成1.0毫米直径的在贴片上的LJT焊剂的球粒。
对于图1中的步骤118-126的上述讨论总体上适用于步骤182-190。在步骤182，将连接材料提供在孔中；在步骤184，利用与孔对准的连接件将附着和转移面表面一起相对地移动并且就位，以与连接材料相接触；在步骤186，将连接件加热，实现与连接材料接触；在步骤188，连接件和粘接的连接材料被冷却；以及在步骤190，转移用基片和附着基片相对移动与基本上所有附着到连接件的连接材料分开。
图4表示用于制备本发明的凸粒阵列列模块的方法。在步骤200，形成具有附着表面和载体表面的附着基片。这一步骤与形成芯片载体基片的图2中的步骤140相似。像在图3中的步骤170一样，附着和载体表面可以形成在附着基片的相同或相反的侧面上。
在步骤202，形成在载体表面上的连接贴片，用于将芯片连接到附着基片上。这一步骤与上述的图3中的步骤172和图2中的步骤142相似。
在步骤204，将一计算机芯片连接到连接贴片上。为了将芯片面朝下安装，这一步骤可以与上述的图2中的步骤144-152相同。另外，可以采用用于带有凸粒的芯片或连接贴片的其它方法。例如，通过将粘性的助溶剂置于贴片上，将预形成的连接材料置于贴片上，加热以便在贴片上形成凸粒、和假如需要对凸粒进行平整，可以构成凸粒。例如将助溶剂和HMT焊剂置于倒装式芯片的正面贴片上，重熔焊剂，以便在正面贴片上形成凸粒，将助溶剂和LJT焊剂预成形物置于连接贴片上，重熔以形成凸粒并进行平整。然后将倒装式芯片置于具有在经平整的LJT焊剂上的半球形HMT基片焊剂凸粒上，然后重熔以便将芯片连接到基片上。还可以利用引线连接设备来制备凸粒，即通过在引线连接贴片的端部处形成一个凸粒、将凸粒压接到贴片上、并在凸粒处断开引线。对于引线连接芯片，利用粘接剂(例如环氧树脂)将芯片的背面粘接在由各连接贴片组成的矩形的中心，然后将铝或金引线从芯片上的连接贴片粘接到载体表面上的连接贴片。
对图3中的步骤174-180的上述讨论总体上适用于如下的步骤206-212。在步骤206，在附着表面上形成多个连接件，用于将模块连接到另一基片例如电路板。在步骤208，在连接贴片和连接件之间形成导体。在步骤210，制备具有转移用表面的转移用基片，以及在步骤212，按与多个连接件呈镜像分布的方式在转移用表面上形成多个孔，与连接件相比，孔壁对于连接材料的粘着力明显下降。
对图1中的步骤118-126的上述讨论总体上适用于如下的步骤214-222。在步骤214，在孔中提供连接材料；在步骤216，附着表面和转移用表面一起相对移动，使连接件与孔对准并就位，以接触连接材料；在步骤218，将连接件加热，实现与连接材料接触；在步骤220，使连接件和粘接的连接材料冷却，以及在步骤222，转移用基片和附着基片相对移动，与粘接到连接件上的基本上所有的连接材料相分离。
图5表示用于制备电路板组件的本发明的方法。在步骤240，形成具有连接表面的电路极基片。
该基片可以是涂以金属例如因瓦合金、Cu-因瓦合金-Cu、或Cu的绝缘材料。最好该基片是一种有机材料，例如热固性材料(例如FR-10、G-10)、聚酰亚胺、PTFE、或热塑性材料。这些有机材料最好填充陶瓷或玻璃的绝缘颗粒，或者更优选的是绝缘纤维，最为优选的是编织的PTFE或玻璃纤维布。有机和金属基片可以涂有有机绝缘材料，例如聚酰亚胺、热塑性材料、热固性材料，最好使用通用的阻焊剂。由于价高，易碎、较重，陶瓷基片很少用于附着模块。
在步骤242，在包括多个连接贴片的连接表面上形成引线层，当加热时该贴片粘接到第一连接材料上。该贴片最好具有与模块上的贴片相同的尺寸。引线层的材料可以是蚀刻的铜箔，或者可以是干式淀积或化学和/或电加工淀积的铜，用于挠性的层压板或刚性有机材料板。引线层可以仅由相互连接件构成，该相互连接件可以仅是延伸通过绝缘层的通道，或可以包括环绕这些通道的岛状件，但是最好该相互连接件是铜的平直贴片或凸粒，以及引线层包括连接到相互连接件上的导体，该导体可以在相互连接件和导电通道、用于半导体元件的相互连接件，用于其它元件的其它相互连接件，或用于从引线层到另一相互连接用基片相连的相互连接件之间进行连接。最好，相互连接件是铜制的。相互连接件可以涂有焊剂或有机材料(例如###，可与焊接过程相容)，以防止相互连接件的氧化。另外，可以将HMT焊剂的凸粒作为一预成形球置于有机材料基片上。第二连接材料可以是与在图2中制备带凸粒的芯片模块所用相同的材料，不过最好具有比带凸粒的芯片模块的连接材料的熔融温度更低的连接温度。相互连接件通常包括多个用于多个表面安装元件的图案。
在步骤244，像在对图2介绍的一样，制备带凸粒的芯片模块。
在步骤246，使附着表面和绝缘表面一起移动，使连接件对准相互连接件。假如有多个元件位置，则最好在任一元件重熔以前的一个处理步骤中最好顺序地放置各元件。最好，相互连接基片以光学方式例如利用上述机械式观察系统与附着基片对准。
在步骤248，将附着或相互连接用基片一起维持在大致固定的相对位置，并利用定向的强迫热空气气流，与加热头接触、定向的红外(IR)辐照、蒸汽加热室、或者最好利用对流式和/或传导式重熔加热器进行加热。最好使附着基片浮置在连接件和相互连接件之间的连接材料中，并且利用作用在连接件和相互连接件上的连接材料的表面张力使之略微移动以精确对准。
在步骤250，附着和相互连接用基片一起冷却，将它附着在一起。通常将它们移出加热器或移走热源，并且由于与环境空气相互作用使封装件冷却，在连接件和相互连接件之间形成紧密的连接。
在步骤252，封装件围绕连接点分布在附着表面和绝缘表面之间的容积内。在芯片上的连接贴片和在附着表面上的相互连接贴片之间的低共熔点焊剂形成该基本上由贴片隆起的连接点。并提供HMT焊剂的凸粒，产生的分离越远，使用相同体积的焊剂形成的隆起就越小。最好，封装件是一种有机材料(最好是环氧树脂)，并且最好填充固体材料颗粒，以便在模块的基质材料和相互连接用基片之间形成CTE中介物。
图6表示本发明的用于制备相互连接结构的方法。在步骤260，形成具有绝缘表面的电路板基片。在步骤262，在包含多个当加热时粘接到连接材料上的相互连接件的相互连接表面上形成引线层。对于图5中的步骤240和242的基片和引线层的上述讨论总体上适用于步骤260和262。
在步骤264，像在对图4中的步骤210-214的上述介绍一样，制备一个模块。在步骤266，形成连接材料的凸粒，用于将模块和相互连接用基片相互连接。步骤266可以包括参照图4上面介绍的步骤216-222。另外，在步骤266，以与对图4上面介绍的步骤216-222相似的方式，在附着基片上形成连接材料凸粒。
在步骤268，使附着表面和绝缘表面一起移动，让连接件对准相互连接件。
在步骤270，使附着表面和相互连接用表面维持在大致固定的相对位置，并加热。
在步骤272，附着表面和相互连接用表面冷却接触在一起，使它们附着在一起。在步骤274，使封装件围绕该连接点分布在附着表面和绝缘表面之间的容积内。对于图5中进行移动、加热、冷却和封装的步骤248和244的上述介绍总体上适用于步骤268-274。
图7表示本发明的用于制备针式连接板的方法。在步骤290，形成带有附着表面的附着基片。用于模块的基片已在对图2中的步骤140上面讨论过。最好，该基片是绝缘的有机材料或陶瓷，能防止在针之间形成不需要的连接。
在步骤292，装设多个金属针，它们从在附着表面处连接件端开始通过附着基片朝远端向外延伸。最好，针至少构成一排，并且两排最好，以便提供更多数量的连接件。当通过放入各针模压形成基片以制备半成品板、迫使针进入半成品板、或迫使针通过未经固化的B阶段的玻璃纤维预成形物时，可以再次实施这一步骤，另外，可以将针置入孔中，例如通过压配合将针压入孔中，或者将针弯曲或挤压针以便将针保持在孔中。孔可以在形成基板时形成，例如通过模压已经使孔就位的基片，或者对半成品板冲孔，或者在基片形成之后利用激光或机械钻孔或冲孔形成各孔。最好，该针是良导电金属，例如铝或优选为铜，以及更优选的是至少在针的远端用不氧化的材料例如镍、铬、银或优选为金来涂敷，以便改进电接触。由于材料昂贵，该层应尽可能地薄，同时要能可靠地防止氧化以及在产品的使用寿命范围内保证良好的电接触。连接件端部可以包括靠紧附着表面形成的平直头部或者与附着表面相隔开的平直头部。
对于图1中的步骤114-118的上述讨论总体上适用于步骤294-306。在步骤294，形成具有转移用表面的转移用基片。在步骤296，形成与针的连接端成镜像分布的在转移用表面上的多个孔，该孔壁与粘接到连接材料的针的连接端相比，对连接材料的粘着力要小得多。在步骤298，将连接材料提供到孔中。在步骤300，使附着表面和转移用表面一起相对移动，让多个连接件与对应孔对准并就位在对应的孔中以接触连接材料。在步骤302，连接材料和连接件端部被加热，用于使该材料和针粘接。在步骤304，使连接材料和连接件端部冷却。在步骤308，转移用基片和附着基片相对移动，与维持在连接件端部上的基本上所有的连接材料分开。
图8表示本发明的用于制备具有连接针的电路板的方法，对于图5中的步骤240和242的基片和引线层的上述介绍总体上适用于步骤320和322。在步骤320，形成具有绝缘表面的电路板基片，在步骤322，在绝缘表面上形成包括若干粘接到连接材料上的相互连接件的引线层。
在步骤324，形成针式连接板基片；在步骤326，装设各针，使其由连接件端部延伸通过针式连接板基片并伸到远端。对图7中的步骤290-292的上述介绍适用于步骤324-326。
对图1中的步骤114-118的上述讨论总体上适用于步骤328-338。在步骤328，形成具有转移用表面的转移用基片。在步骤330，在转移用表面上按与针的连接端部成镜像分布的方式形成多个孔，该孔壁与粘接到连接材料上的针的连接端部相比，对连接材料的粘着力要小得多。在步骤332，将连接材料提供到孔中。在步骤334，使附着表面和转移用表面一起相对移动，让多个连接件与对应的孔对准并就位在孔中以便接触连接材料。在步骤336，连接材料和连接件端部被加热，使该材料粘接到针上。在步骤338，连接材料和连接件端部被冷却。在步骤340，转移用基片和附着基片相对移动，与维持在连接件端部上的基本上所有的连接材料分离。
在步骤340，使附着表面和绝缘表面一起相对移动，使多个连接件端部和多个相关的相互连接件与连接材料对准和连通。在步骤342，连接件端部和相互连接件与连接材料一起被加热，以便将连接材料粘接在连接件端部和相互连接件之间。在步骤344，连接件端部、相互连接件和连接材料冷却，以便将连接件端部附着到相互连接件上。
图9表示本发明用于制备具有圆形端接件的方法。在步骤350形成具有一附着表面的元件；在步骤352，将具有圆形断面的多个端接件附着到该元件上。该元件可以是倒装式芯片或引线连接式芯片，该芯片具有附着表面上形成的圆形连接件，其形成方式与对图1中的步骤100-110的上述的方式相似；或该元件是一芯片载体基片，其形成方式与图2中的步骤140和142相似，并具有如在步骤154中形成的具有圆形截面的端接件；或者该元件可以是形成有如对在图6中的步骤260和262的上述讨论中的相互连接件的电路板基片；或者该元件可以是一针式连接板，如与对图7中的步骤290-294的上述讨论中的一样，具有圆形针；或者是具有圆形端接件的其它元件。如下的步骤354-356可以在步骤350-352之前、之中或在后实施。
在步骤354，提供具有转移用表面的转移元件；在步骤356，在转移用表面上以与元件的多个端接件成镜像分布的方式形成多个孔。对于步骤114和116的上述讨论，总体上适用于步骤354和356。在步骤358，将连接材料提供到孔中。对图1中的步骤118的上述讨论总体上适用于步骤358。
在步骤360，使附着表面和转移用表面一起相对转移，将端接件与孔对准并就位接触连接材料。步骤360可以在转移用基片具有通孔从而形成一镂空模板的情况下先于步骤358进行。在步骤362，加热与连接材料相接触的端接件；在步骤364，端接件和粘接的连接材料冷却；在步骤366，转移用基片和附着基片相对转移，与附着到端接件上的基本上所有的连接材料分离。
图10表示本发明的用于孔板漏印的方法，以便制备各种元件。在步骤370，提供一转移基片，它具有转移用表面和在基板的反面上的多孔漏印表面，以及在步骤372，形成各孔，该孔由转移用表面开始，贯通转移用基片、并到达多孔漏印表面。对图1中的步骤114和116的讨论总体上在步骤370和372相关。在步骤374，制备带有附着表面的元件。在步骤376，将很多端接件附着到元件上，该端接件是金属的，它比转移用基片的孔壁对于多孔漏印的材料明显具有更强的粘接力，端接件的位置以与在转移用基片中的通孔成镜像分布的方式分布。按照下述，多孔漏印材料的凸粒顺序地形成在端接件上。该元件可以是具有用于附着到载体上的凸粒状的连接件的半导体基片，它是按照对图1中的步骤100-112中的上述讨论构成的；或者该基片可以是一种芯片载体，具有用于附着带凸粒或不带凸粒的芯片的带有凸粒的连接件，如在对图2中的步骤140-142的上面讨论的一样；或者该基片可以是一种芯片载体或者为带有用于附着到电路板上的带凸粒的连接件的模块，如对图3中的步骤170-174和对图4中的步骤200-208的上面讨论的一样；或者该元件可以是一针式连接板，对如图7中的步骤290-294的上面讨论的一样；或者该元件可以是具有海鸥翼形引线、I形引线、J形引线的带引线元件；或者该元件可以是具有用于将表面安装元件与带凸粒或不带凸粒的端接件相连的带凸粒的连接件的电路板，正如对图6中的步骤240-242的上面讨论的一样。步骤374和376可以在步骤372和374的实施以前、之后或之中实施，以及如下的步骤378-386在步骤370-374实施之后实施。
在步骤378，使转移用表面和附着表面一起相对移动，使与通孔成镜像分布的多个连接针与多个相关通孔相对准。最好通过将转移用基片放在元件上方，将元件和附着基片水平定位。在步骤380，将孔板漏印的材料提供在孔板漏印的表面并且利用叶片迫使其进入孔中和连接件的顶面上。最好该叶片是一刮板。对于图1中的步骤118的连接材料的上述讨论，总体上适用于在步骤380中的孔板漏印材料。
在步骤382，将转移用基片和元件加热，同时维持它们一起对准的位置，以便将漏印的材料粘接到连接件。然后，在步骤384，使转移和孔板漏印的材料冷却。在步骤386，相对移动元件和转移用基片，与维持附着在元件的连接件上的基片上所有的孔板漏印的材料分离。元件和转移用基片可以在孔板漏印的材料冷却之前移开，这取决于材料，但最好它们一起冷却。
图11表示本发明的用于制备带有通道的元件的方法。在步骤390，制备一个具有附着表面和一远端平面的元件。在步骤392，形成通道孔，它们至少部分地通过该元件，用于在附着表面和远端平面之间进行连通，并在步骤394，使该通道成为导电的。在步骤396，在附着表面上形成与通道相连通的引线层，包括多个与通道连通的连接件。在步骤398，在远端平面中形成与通道连通的远端引线层。该元件可以是一半导体基片，它具有的通道通过在引线层之间的二氧化硅、或通过在引线层和表面连接件之间的钝化层，该表面连接件用于附着到一载体上，形成的方式如在对图1中的步骤100-112的上述讨论的一样；或者该基片可以是一芯片载体，它具有在底表面上的连接件和在顶表面上的带凸粒的连接件(用于附着带凸粒或不带凸粒的芯片)，如在对图2中的步骤140-142的上面讨论的一样；或者该元件可以是一芯片载体或模块，它具有在顶表面上的连接件，用于连接带凸粒的或引线连接式芯片，以及在底表面上的带凸粒的连接件，用于附着到电路板上，如对图3中的步骤170-174和对图4中的步骤200-208的上面讨论的一样；或者该元件可以是“针在孔中”式元件，其中的连接件在顶部引线层上，并且针的端部是远端层；或者该元件可以是引线式元件(具有海鸥翼式引线、I形引线、J形引线)，利用引线连接到两个或更多个引线层中的一层；或者该元件可以是多层电路板，具有用于将表面安装元件和带有凸粒或不带凸粒的端接件相连的带凸粒连接件，如对图5中的步骤240-242的上面讨论的一样。
在步骤400，提供具有转移用表面的转移元件；以步骤402，在转移用表面上按与在附着表面上的连接件成镜像分布的方式形成多个孔。当加热时，连接材料较少地附着在孔壁和转移用表面，而较多地附着在附着表面的连接件上。对于步骤114和116的上面讨论总体上适用于步骤400和402。在步骤404，将连接材料提供在孔中。对于图1中的步骤118的讨论总体上适用于步骤404。步骤400和404可以在步骤390和398的实施之前、之后或之中实施，而如下的步骤406-412在步骤390-404实施之后再实施。
在步骤406，使转移用表面和附着表面一起相对移动，使与孔按镜像分布的多个连接件与对应的多个相关的孔对准。
在步骤408，转移用基片和元件被加热，同时维持它们在一起对准的位置，以便将连接材料粘接到连接件上。然后，在步骤410，连接件和连接材料被冷却。在步骤412，元件和转移用基片相对移动，与维持附着在元件的连接件上的基本上全部的连接材料分离。元件和转移用基片可以在孔板漏印的材料冷却之前移开，这取决于材料，但最好，它们在一起冷却。
图12表示本发明的用于制备区域阵列式元件的方法的步骤。在步骤420，制备一个具有附着表面的元件。在步骤422，形成确定周边边界的边界端接件，在步骤424，形成在边界内部的内部连接件，它们在朝内向着边界区域的中心明显隔开。最好，内部连接件中的一或多个连接件向内隔开至少为沿着边界的各连接件间的最小间隔。该端接件例如可以是：多层海鸥翼形引线、或海鸥翼形引线、或在每个元件侧边的J形引线、或最好端接件是在元件底部上的凸粒，用于附着到电路板上。最好，各凸粒构成多个同心的边界，边界是由确定等间距的矩形周边的各排形成的。
在步骤426，制备具有转移用表面的转移元件；在步骤428，在转移用表面上形成按与附着表面上的连接件成镜像分布方式分布的多个孔。当加热时，与对附着表面的连接件相比，连接材料对孔壁和转移用表面的粘着力要小。对于步骤114和116的上面讨论总体上适用于步骤426和428。在步骤430，将连接材料提供到孔中。对于图1中的步骤118的讨论总体上适用于步骤430。步骤426-430可以在步骤420-424实施之前、之后或之中进行实施，而如下的步骤432-438则在步骤420-428实施之后再实施。
在步骤432，将转移用表面和附着表面一起相对移动，使与孔成镜像分布的多个连接件与多个各自对应的孔对准。步骤430可以在步骤432以后实施，用于带有通孔的转移元件。
在步骤432，将转移用基片和元件加热，同时维持它们一起对准的位置，以便将连接材料粘接到连接件上。然后在步骤436，将连接件和连接材料冷却。在步骤438，将元件和转移用基片相对转移，与维持附着在元件的连接件上的基本上所有的连接材料分离。元件和转移用基片可以在孔板漏印材料冷却之前移开，这取决于该材料，但是最好它们一起冷却。
图13表示本发明的用于制备通过圆形端接件相互连接的结构。在步骤440，形成具有绝缘表面的相互连接用基片，它与图5中的步骤240中的基片相似。在步骤442，制备一具有附着基片的元件，在步骤444，形成多个具有圆形截面的端接件。对于有关具有圆形截面的端接件的步骤350和352的以上讨论也适合于步骤440和442。
在步骤146，转移用基片用于在圆形截面的连接件上淀积连接材料的凸粒。这一步骤对应于上述的图9中的步骤354-356。在步骤448，在绝缘表面上形成引线层，它包含其上粘接有连接材料的多个相互连接件。对于在图5中的步骤242中在基片上形成引线层的以上讨论总体上适合于步骤448。在步骤450，使附着表面和绝缘表面一起相对运动，让圆形端接件与相互连接件对准，并且使对应的多个相互连接件就位，用于接触在端接件上的连接材料。在步骤452，将相互连接件和具有连接材料的圆形端接件加热以便将连接材料粘接到相互连接件上，在步骤454，端接件，相互连接件、和连接材料被冷却，以便形成带有由圆形端接件相连的元件的相互连接结构。
图14表示本发明的用于制备利用孔板漏印形成的相互连接结构的方法。在步骤460，形成具有绝缘表面的相互连接用的基片，如对图5中的步骤240的以上介绍一样。在步骤462，利用孔板漏印和热转移来淀积连接材料到元件的端接件上。这一步骤462对应于图10中的步骤370-386。在步骤463，在绝缘表面上形成引线层，它包含当加热时粘接到连接材料上的多个相互连接件，多个相互连接件与对应的多个端接件成镜像分布。对于图5中的步骤242中形成在基片上的引线层的以上讨论总体适合于步骤463。在步骤464，制备转移用基片，并在转移用基片中形成通孔，然后将转移用基片定位在模块上方，使该孔对准端接件，并将转移用基片用作一孔板，以便将在孔中的连接材料淀积到端接件上。对于图1的步骤114-118关于孔板漏印的讨论总体上适用于步骤464。在步骤466，在孔中的连接材料被加热，以便将连接材料粘接到端接件上，以及在步骤468，将处于接触状态的连接材料和端接件冷却，以便将连接材料淀积到端接件上。在步骤470，将附着表面和绝缘表面一起相对移动，让端接件与相互连接件对准，并且让对应的多个相互连接件就位，以便接触在端接件上的连接材料。在步骤472，将相互连接件和具有连接材料的圆形端接件一起加热，以便将连接材料粘接到相互连接件上，在步骤474，端接件、相互连接件和连接材料被冷却，以便形成带有用孔板漏印的连接材料连接到端接件上的元件的相互连接结构。
图15表示本发明的用于制备利用通道相互连接的结构的方法。在步骤480，形成具有绝缘表面的相互连接用基片，如对图5中的步骤240的以上讨论的一样。在步骤482，形成具有经过导电通道连通的端接件的元件。步骤482对应于在图11中的各步骤。在步骤484，将连接材料热转移到端接件的远端。在步骤486，在绝缘表面上形成引线层，它包括当加热时粘接到连接材料上的多个相互连接件，多个相互连接件与对应的多个端接件成镜像分布。对于图5中的步骤242关于在基片上形成引线层的以上讨论总体上适合于步骤486。在步骤488，使附着表面和绝缘表面一起相对移动，让端接件与相互连接件对准，并让对应的多个相互连接件就位，用以接触在端接件上的连接材料。
在步骤490，相互连接件和带有连接材料的圆形端接件一起加热，以便将连接材料粘接到相互连接件上，在步骤492，端接件、相互连接件和连接材料被冷却；以便形成带有利用孔板漏印的连接材料连接到端接件的元件的相互连接的结构。
图16表示本发明的用于制备利用区域阵列相互连接的相互连接结构的方法。在步骤510，形成具有绝缘表面的相互连接用基片，如对图5中的步骤240的以上讨论的一样，在步骤512，形成具有绝缘附着表面的元件。在步骤514，在基片的周边形成边界端接件。在步骤516，在边界内部形成内部端接件。对于步骤420-426的以上讨论总体上分别适用于步骤510-516。在步骤518，在绝缘表面上形成引线层它包括当加热时能粘接到连接材料上的多个相互连接件，使多个相互连接件与对应的多个端接件成镜像分布。对图5中的步骤242中在基片上形成引线层的以上讨论总体上适合于步骤518。在步骤520，将连接材料热转移，从孔热转移到端接件或相互连接件上。在步骤522，将附着表面和绝缘表面一起相对移动，让端接件和相互连接件对准，并让对应的多个相互连接件就位，以便接触在端接件上的连接材料。
在步骤524，将相互连接件、圆形端接件与连接材料一起加热，以便将连接材料粘接到相互连接件上，在步骤526，端接件、相互连接件和连接材料被冷却，以便形成带有利用孔板漏印的连接材料连接到端接件上的元件的相互连接结构。
图17表示本发明用于制备一个用于元件的连接材料阵列定位件的方法。在步骤530，利用一种材料形成该定位件基体，该材料在连接材料的连接温度下维持刚性。在步骤532，在基体上形成一转移用表面，当加热连接材料时，连接材料不会明显粘着到该表面上。对在步骤114中形成具有附着表面的转移用表面的以上讨论总体上适合于步骤530和532。在步骤534，在转移用表面中形成边界孔，孔的中心距决定了简单几何形状(例如三角形、菱形、平行四边形)的面积区域的边界。在步骤536，在边界内部形成内部孔，具有明显远离边界朝着该区域的中心向内方向隔开的内部孔。最好，内部孔中的一个或多个孔距边界的间距至少大约为沿着边界在边界孔之间的最小距离。当对连接材料加热达到连接温度时，连接材料不明显粘接到边界孔和内部孔的孔壁上，并且，孔的阵列图案与元件的引线成镜像分布，用于将连接材料转移到元件的引线上。对步骤114和116的以上讨论总体上适合于这一附图。
图18表示本发明的用于提供涂敷的连接材料定位件的方法。在步骤540，利用一种在连接材料的连接温度下能维持刚性的材料形成定位件基体。在步骤542，在该基体上形成转移用表面。在步骤544，在转移用表面中形成各孔，该孔用于将连接材料转移到元件的引线上，各孔按照与元件的引线成按镜像分布。在步骤546，使用一种材料来涂覆孔壁，对照转移用表面的材料，当加热到连接温度时，连接材料明显不粘着该涂覆材料。最好，也涂覆转移用表面。对于步骤114和116的以上讨论，也总体上适用于图18。
图19表示本发明的用于制备连接材料漏印孔板的方法。在步骤550，利用一种在连接材料的连接温度下能维持刚性的材料形成一定位件基片。在步骤552，在基片的一侧上形成转移用表面，当加热时，该表面明显不粘着于连接材料。在步骤554，在转移用表面中形成贯通该基片的孔，当加热时，连接材料明显不粘着该孔壁，各孔相对元件的端接件的分布图案成镜像图案分布。在步骤556，在定位件基片的与转移用表面相反的一侧上形成孔板漏印的表面。最好，当加热时，该孔板漏印表面不会明显粘接到连接材料。步骤558是可选步骤。在步骤558，在孔板漏印表面上提供一后衬板，它在定位件基片的转移用表面的反面上，从而形成腔。假如没有实施步骤558，则连接材料定位件可以定位在元件上方，使孔与元件的端接件对准，并且在孔板漏印表面上的连接材料可以直接穿过通孔漏印到元件端接件上。另一方面，假如实施了步骤558，则定位件基片可以用于漏印材料，使其进入腔到后衬板上，然后通过将端接件定位，使其接触在各个腔中的糊料，可以将元件定位。在两种情况下，都可以在定位件基片中加热连接材料，然后冷却，以便使连接材料附着到端接件上。最好，该定位件基片包括多个孔的分布图案，以便为多个元件同时使用，更优选的是定位件基片具有孔的分布图案，以便与具有多个芯片图案的晶片结合使用。
图20表示本发明的用于制备具有可替换元件的相互连接结构的方法。在步骤560，形成具有绝缘表面的相互连接用基片。在步骤562，在绝缘表面上形成多个相互连接件。在步骤564，形成具有多个端接件的第一表面安装元件，该多个端接件与多个相互连接件的分布成镜像关系。在步骤566，提供第一连接材料，在步骤568，将表面安装元件和相互连接用基片一起相对移动，使多个端接件与对应的多个相互连接件对准。在步骤570，端接件、相互连接件和连接材料共同加热。在步骤572，端接件、相互连接件和连接材料被冷却，以便将第一表面安装元件附着到相互连接用基片上。在步骤574(它是可选择的及通常仅适用于倒装式芯片和球粒格网阵列式元件)，围绕连接点封装在元件底部和相互连接结构之间的容积。在步骤576，确定第一表面安装元件是否需要代换。根据对电路板和元件的测试结果或工程变更的结果，可能要进行代换。根据这一决定，假如需要代替，实施如下步骤578-594。
在步骤578，第一表面安装元件、相互连接件、和第一连接材料被加热，使第一连接材料软化。在步骤580，拉出第一表面安装元件，使之脱离相互连接基片，由相互连接基片除去剩余的连接材料，或者使剩余的连接材料在相互连接件上被中和。例如通过利用烧结的铜颗粒的料块、或通过将一镂空模板放在热连接材料上方并且擦去多余的材料，都可除去焊剂。另外，在步骤578，对于凸粒连接式元件，可以除去该元件(如利用机械研磨)，留下凸粒，以及在步骤580，封装和凸粒被平整(例如通过研磨)，以便使相互连接件形成平坦表面，用于其后的处理。对于带凸粒的元件(例如倒装式芯片和SMC)这种研磨和平整处理是特别有利的，这种带凸粒的元件在先前已经围绕凸粒利用热固性的环氧树脂封装剂进行了封装。在步骤582，制备具有转移用表面的转移元件。在步骤584，在转移用表面中形成多个孔。在步骤586，将第二连接材料提供到孔中。
在步骤158，提供具有多个端接件的第二表面安装元件。在步骤590，将连接材料加热并冷却，以便将连接材料由孔中流出转移。在步骤592，将元件和绝缘表面一起相对移动，让多个端接件与对应的多个相互连接件对准，相互连接件就位，以便接触在端接件上的第二连接材料。在步骤594，相互连接件和第二元件的端接件与第二连接材料一起被加热，以便将连接材料粘接在相互连接件和第二元件的连接件之间。在步骤596，第二元件的端接件和相互连接件一起冷却，以便将它们附着在一起。最后，在步骤598，封装在第二元件和接口板之间的容积。
图21表示本发明的倒装式芯片600，而图22表示该芯片的一部分的更详细的视图。在图22中，基片602(最好是切成片的硅金属矩形芯片)具有最好为抛光的硅半导体表面604(见在图1中步骤100中的上述讨论)。在半导体表面上的各电子器件606(例如掺杂的硅区形成的晶体管)利用一个或多个其间由二氧化硅绝缘层610填充和隔离的引线层608(例如多晶硅和多个带图案的铝层)相互连接。最好，所有各层都具有干式淀积的结构。各引线层连接到由包括HMT金属的圆形引线贴片614的金属连接件612的阵列。最好，对于区域阵列式倒装式芯片，引线贴片宽度小于0.1毫米，由铝金属构成，并具有干式淀积的结构。另外，各连接件也可以仅包括周边的贴片，贴片能够用于引线连接，以及为了倒装式芯片连接形成凸粒，在这种情况下它们的宽度约0.5毫米。
钝化膜层616(例如二氧化硅，玻璃、或最好为旋转涂敷的聚酰亚胺)覆盖引线层并包括通道孔或窗口618，它们延伸通过钝化膜在引线贴片处并围绕圆柱形侧壁带有锥度。
对于区域阵列式芯片，通过在孔中淀积金属使该各通道是导电的。最好，它们由包括干式淀积的金属的金属填充。最好，连接件612还包括最好为圆形的由HMT材料构成的外贴片622，它们由形成在钝化膜上的窗口向外环绕该窗口扩展，如图所示。外贴片可以包括一个或多个金属层(最好呈现干式淀积层的金相特性)，它可以包括：至少一个铬、钛或钨层624；铜层626(它可包括具有干式淀积金相特性的各层以及电镀金相特性的各层)；和铝层628。
圆形截面的凸粒630可以形成在贴片622上。凸粒630可以包括由第二种不同的导电HMT金属构成的凸粒632，它可以附着到贴片上，如图所示。凸粒的HMT金属可以是干式淀积的铝或干式淀积的和/或电镀的铜，不过最好该HMT材料是HMT焊剂合金。最好该HMT凸粒呈现重熔焊剂糊料的金相特性。最好，HMT金属是一种焊剂，最好为铅以及2-15％的锡，更为优选的是3-10％的锡。另外，焊剂可以是90/5/5的Pb/In/Ag，或95/5的Pb/In。或95/5的Sn/Sb，或为固相线温度在230℃到330℃之间的另一种焊剂。最好，凸粒632的熔点充分低于贴片614和622的熔点并且充分低于钝化膜和电子元件会受到损坏的温度，以便重熔该HMT凸粒。此外该HMT金属最好具有足够大的表面张力，以便在重熔过程中形成半球形，如图所示。最好，凸粒的直径大于外贴片的直径。凸粒可以由外贴片向外扩展，增加量为贴片的直径的10％-300％，优选的是凸粒向外扩展范围为贴片直径的40-200％，更为优选的是为贴片直径的80-160％。
凸粒630最好由LJT连接材料634(最好呈现重熔LJT焊剂糊料的金相特性)来构成或覆盖。最好，LJT材料的熔点充分低于HMT凸粒630的熔点，以便形成不会明显影响HMT凸粒或损坏载体的LJT覆盖的凸粒，并且熔融的LJT凸粒具有足够大的表面张力，以便形成如图所示的半球形表面。最好，LJT连接材料是一种金属合金焊剂。最好，HMT焊剂凸粒是可重熔的，以便形成半球形，然后淀积LJT焊剂，并使其重熔，但不会熔化HMT凸粒，从而完全包封HMT凸粒，其中LJT凸粒的中心636高于HMT凸粒的中心638，并且中心636和中心638都在垂直于半导体表面604的平面的一条直线上。这种LJT焊剂凸粒的厚度从在640(在该处HMT凸粒碰到阻焊剂)处的大约为零到LJT凸粒远端642处的最厚的断面。最好，LJT焊剂是含40％到85％Sn和Pb的合金，较为优选的是含50％-75％Sn，更为优选的是低共熔点附近的焊剂合金，最为优选的是约含37/63％Pb/Sn。最好LJP凸粒的熔点(液相线)在110℃到230℃之间，以及比HMT凸粒的熔点(固相线)低20℃到120℃。对于通过重熔形成的焊剂凸粒，一种非清洗型助溶剂的惰性残留物可能包含在HMT凸粒中。或在HMT凸粒的外表面上，或者在覆盖的LJT材料中，或在LJT材料的外表面上。
该助溶剂644可以在将芯片置于在载体640的连接件646上之前，涂敷到凸粒600上或整个芯片上。最好，该助溶剂是一种非清洗型的助溶剂，它可取消在连接之后为清除残留物的清洗步骤。最好该助溶剂是粘性的，以便在定位和重熔之间将芯片保持在连接件上。
图23表示在倒装式芯片上的各贴片的分布。贴片最好按照区域阵列方式分布，该阵列包括周边贴片650和内部贴片654，周边贴片650确定具有简单几何形状(例如矩形)的边界652，内部贴片654从边界朝向在656处所示形状的中心向内明显隔开(最好在周边各排中各贴片之间的距离最小)。最好，各贴片确定多个围绕边界652的中心660的同心的矩形652、656、658。最好，贴片的直径为贴片中心间的间隔的30-98％，更为优选的是70-80％，最为优选的是大到可以可靠连接而不会引起搭接的范围。尽管只表示了91个贴片的区域，但优选的是，贴片数目，大于约200，更为优选的是大于400，最为优选的是大于800。虽然，所示的各贴片按完整的网格阵列分布，但可以跳过略去某些网格上的贴片，并且最好网格中心是空白的，以便更易于向芯片引线，使向芯片的引线可以更加任意的非对称，甚至随机出现的图形结构也是实际上可能的。
图24表示倒装式芯片的另一实施例的很小的部分，其中球形预成形料662已经附着在贴片612上。该预成形物可以通过热触接、焊接、预成形物的重熔或者更优选地通过LJT焊剂664附着到贴片上。在重熔之后，通过冷却凸粒可以在666处使HMT凸粒662的外部改形，使之与未粘附连接材料的一个腔的平直底表面相接触。另外，可以进行如下面讨论的平整处理。在重熔之后，通过进行冷却也能使LJT材料668的外部改形，使之与一腔孔的带锥度底部或侧壁接触。
图25表示倒装式芯片的另一替换实施例，其中HMT凸粒和LJT凸粒的形状利用一基准平台670已被平整处理。在载体上的连接件为半球形的情况下，或者凸粒的远端不是足够平直的情况下，这样做是特别有利的，并且假如在载体上的连接件不是充分平直的情况下这样做是有用的，这是由于由HMT球粒引起的如在图24和25中所示的HMT凸粒的被平整的表面与载体隔开得更远，以及由凸粒引起的如图25中所示的LJT凸粒的被平整的形状，在重熔的过程中向外延伸，从而将凸粒的远端连接到先前与凸粒隔开的连接件上。
图26表示另一实施例，其中球形预成形物672浮在凸粒630内部。HMT球形预成形物在就位过程中可能已经包括在LJT连接材料中，或者该球粒可能已经与LJT连接材料相附着并在重熔的过程中脱落。
图27表示本发明的另一倒装式芯片680，它包括未固化的连接材料的圆形或矩形截面的凸粒682。图28表示倒装式芯片680的一特定实施例的一部分，它具有圆锥形或棱锥形断面。正如参照图22上面介绍的，倒装式芯片包括具有形成电子器件606的半导体表面604的基片602；两个或多个连接到器件上且由绝缘层610隔开的引线层608，并在该表面上包括高熔点的多个导电金属贴片612；以及覆盖该表面的且在各贴片处具有窗口618的钝化层616。未经固化的糊料凸粒682的粘接温度充分低于贴片的熔点，低于电子器件和钝化层的最高(允许)温度，用于当焊剂重熔附着时，不会熔化贴片或损坏芯片。
凸粒682可以是金属颗粒和载体的瞬时液态(TLP)粘接复合物。这种TLP复合物包括通常在焊剂合金中使用的各种金属颗粒，例如基本上纯Pb、Cu、Ag或Au或者其它贵金属的颗粒，并用很少百分数的基本上纯Sn覆盖，或者与按重量计很少百分数的基本上纯的Sn的颗粒相混合，该Sn颗粒最好小于贵金属颗粒。在不同材料的汇合地点，材料的共低熔点混合物在各颗粒之间生长并逐渐形成连接点。用于TLP复合物的载体可以是液体(例如水或乙醇)或是一种未经固化的有机材料例如热固性的(优选环氧树脂)或热塑性的(最好是粘接剂)糊料，该糊料填充以一种导电金属例如Ag、Au或Cu的导电颗粒，以使糊料是导电的。另外，凸粒可以是一种未固化的导电粘接糊料，该糊料包含一种溶剂，最好是有机溶剂，最好通过将温度升高到明显超过环境温度可使该溶剂挥发掉。
最好，该未固化的连接材料是一种在一种载体例如一种液体(水或乙醇)中的金属颗粒(合金颗粒或纯金属颗粒的混合物或它们的组合物)的焊剂糊料，并且其中通常还有其它成分，它们在重熔过程中形成一种熔融焊剂合金。对于陶瓷载体，优选使用HMT焊接糊料，它含有金属元素Pb和2％-15％Sn(按重量计)，最优选的为含3％-10％Sn。对于有机基片，最好使用LJT焊剂糊料，所含元素为Pb及按重量计40-90％的Sn，更优选的是含60-80％的Sn，最优选的是含约67％的Sn。最好，该焊剂糊料包括一种助溶剂，它能在重熔之后形成一种用水就能除去的残留物(即被称为水清洗的糊料)，或者更为优选的糊料包含一种例如为己二酸或柠檬酸的助溶剂，其在重熔之后仅剩下很少量的基本上惰性的无需除去的残留物(即被称为非清洗的糊料)。
图29表示凸粒682的一个实施例，它包含一由未固化的LJT连接材料覆盖的HMT金属核心684。该核心可以是一种HMT焊剂的预成形物或如以上对凸粒632所述形成的HMT凸粒。未固化的材料可以部分地固化，以便简化操作处理或允许与漏印镂空模板分离而不使连接材料掉下。
图30表示本发明的用于随后附着到电路板694的相互连接件692上的倒装式芯片690。载体基片696包括一基体698，它可用绝缘层700覆盖。该基体可以是金属性的，例如因瓦合金、Cu-因瓦合金-Cu、Al或Cu，在形成引线层以前必须用绝缘质涂敷。该绝缘质可以是一种陶瓷例如SiC或AIN的涂层，最好具有干式淀积的显微结构；或者是一种有机物，例如热固性的、热塑性的；或者最好是一种湿式纺成(Spun)或干式分层的聚酰亚胺薄膜。最好，该基体是一种陶瓷，例如氧化铍，或最好是氮化铝，或者更优选的是氧化铝；或者该基体是一种刚性或柔性的有机基片，包括热固性的、热塑性的、PTFE或者聚酰亚胺材料。刚性有机基片通常填加绝缘纤维，例如陶瓷、玻璃、或PTFE，最好是纺织过的，以便形成用有机树脂涂敷的布。柔性的有机基片包括例如为聚酰亚胺的绝缘薄膜的分层结构，它可以最好通过溅射涂敷金属；或者它们可以是形成在铜膜上的绝缘薄膜；或者它们可以是铜箔和绝缘薄膜的交替各层的分层结构，最好有一个粘接剂层夹在绝缘薄膜和箔的层之间。
图31表示图30中的模块的一个小的断面部分。该基片包括一具有引线层706的绝缘芯片连接表面702，该引线层可以是具有由干式淀积形成的显微结构的金属层，例如在陶瓷上的铝层，或在陶瓷或有机物质上的铜层，最好引线由在铜箔中蚀刻的或淀积在表面702上的图案构成。引线图案包括芯片联接件708形成的阵列。该联接件最好包括优选为铜的引线层706的平直金属贴片710；以及HMT金属的凸粒712，最好为具有3％-10％Sn的Pb焊剂。最好，HMT凸粒的显微结构表明它是由HMT焊剂糊料形成的并且在HMT凸粒中或在它的表面上包括有微量的非清洗型焊剂残留物。联接件最好还包括在贴片上扩展的LJT连接材料的凸粒714，或者可能形成在HMT凸粒上。LJT材料最好是一种金属焊剂，最好是含40％-85％Sn的Pb焊剂。
在图30中，端接件720由载体基片延伸，用以连接到另一基片694的相互连接件692上，并且可具有夹紧件722，用于将端接件固定在载体上，同时施加连接材料724，以便将夹紧件连接到载体的贴片726上。
图32表示本发明的倒装式芯片的模块730，它包括与参照图31和3上面介绍的690相似的载体732；以及与图21-26中的芯片600和图27-29的芯片680相似的倒装式芯片734。连接件735延伸在载体732和倒装式芯片734之间。倒装式芯片具有连接件736，它包括平直的露出的贴片738，所示情况为贴片738静置在联接件708的HMT凸粒712上。最好在有机载体的情况下，LJT连接材料740附着在连接件和联接件之间，以便将芯片和载体在电气上和机械上相互连接，LJT材料与对图22中所示的材料634所作上述介绍相同。最好，非清洗型助溶剂的残留物742包含在重熔的焊剂糊料中或在芯片底表面上，或者在载体的顶部，或在该LJT焊剂上。
芯片最好利用一种有机材料744封装，该有机材料最好为填加所选择的例如为陶瓷或玻璃的绝缘颗粒746的环氧树脂，以便降低在连接件735中的疲劳效应。
图33表示在图32中所示的倒装式芯片和倒装式芯片模块之间的一个连接件735的详细视图。
图34表示连接件735的另一实施例，其中连接件636包括在平直贴片738上的HMT凸粒750，并利用少量的固化的LJT连接材料740连接到联接件708的平直贴片710上。图35表示利用HMT凸粒712和750的连接件(点)735的另一实施例，凸粒712和750分别连接到芯片的连接件贴片738上和载体的连接贴片712上。最好，对在联接件贴片上的或者在载体(如图所示)上的凸粒进行平整处理，以便在重熔之前降低曲线表面使芯片偏移离位的趋势。各凸粒利用LJT材料740连接在一起。最好，各HMT凸粒中的一个或两个呈现固化的连接材料的显微结构，以及LJT连接材料呈现固化的连接材料的显微结构。图36表示连接点735的另一实施例，固化的HMT或LJT连接材料752从芯片的平直连接贴片738延伸到载体的平直联接贴片710。对于一种陶瓷基片或利用陶瓷涂敷的金属基片，连接材料752最好是一种HMT焊剂；对于一种有机基片或用有机物质涂敷的金属基片，连接材料最好是一种LJT焊剂。图37表示连接点735的另一实施例，连接点735包括最好为球形的HMT金属(例如为Cu)的预成形物754、或由HMT焊剂涂敷的Cu的预成形物754，或最好为HMT焊剂的预成形物754。固化的LJT焊剂756和758将该预成形物分别连接到连接件贴片738和联接贴片710上。最好，连接材料756、758具有大约相同的重熔温度，以及更为优选的是具有相同的成分。最好连接材料756和758同时熔化，以便使球浮置在大约与贴片710、738平行的一个平面内，中心位置在贴片710和738之间，从而形成对称连接，降低疲劳效应。
图38表示一带凸粒的载体780，用于随后定位到一相互连接的结构上。附着基片782包括的芯片连接表面784具有一包括一或多个用于各个芯片的芯片联接件788、790阵列的连接引线层786。附着基片可以是基于有机物质、陶瓷、或金属的基片，正如前面对于基片基体698进行讨论的一样。该载体还包括附着表面792，该表面具有的附着引线层794包括从附着表面向远端798延伸的金属连接件726。连接件包括铜的平直贴片800，并且对于陶瓷基片或金属涂敷陶瓷的金属基片最好包括HMT凸粒802。连接件可以具有矩形断面或圆形断面。LJT连接材料804在连接件的远端上延伸。
芯片连接表面和附着表面可以在附着基片的同一侧、或者在相反的一侧，如图所示。在它们处在相反侧面的情况下，通道806是贯通基片并充填导电材料的孔，它电连接在连接引线层786和附着引线层794之间。
在带凸粒的载体的一个特定实施例中，如在图39中所示，分布有矩形断面的联接器的阵列，它最好是电路板上用于方形平直封装的表面安装连接的相互连接件的图形结构的镜像分布的阵列。最好，通过提供最好通过实验确定的在贴片上的LJT焊剂的临界数量，在贴片800的中部附近形成LJT焊剂的长方形的凸粒808。
图40表示本发明的带凸粒的载体809的另一特殊实施例，它具有有机薄膜的挠性基片810以及包括在绝缘薄膜的连接表面816上的连接贴片814以及在绝缘薄膜的连接表面820上的连接贴片818的金属薄膜812。金属薄膜可以通过干式淀积形成在有机薄膜(例如通过溅射)上，或者可以是直接或者利用粘接层822将形成图案的金属箔层叠层到有机薄膜上。最好，金属箔是铜箔，以及绝缘层是聚酰亚胺的干式层，它们与固定粘接用的粘接剂的干式层层叠在一起。联接件824包括贴片814，LJT焊剂828的半球形凸粒828，并且还可以包括球形的预成形物830。与之相似，连接件826包括贴片818、LJT焊剂的半球形凸粒832，以及可以包括球形的预成形物834。一个例如铜(可以镀镍)或铝的金属框836可以利用阳极氧化或铬酸盐转换进行涂敷，将该金属框836在连接表面处层叠到绝缘薄膜上，以便将连接件826固定在一平坦的平面中。假如为了层叠需要，可以提供最好为干式粘接剂的粘接剂层838。
图41表示仅具有少数在所示贴片814和816之间相互连接的引线840的引线层812的底部贴片814和818的分布。
图42-45表示连接件826的各种不同的特定实施例。图42表示利用焊剂842连接到贴片818上的预成形物834。最好焊剂842的熔点介于在预成形物的焊剂834和焊剂832之间，最好实现这一点是通过提供低共熔点的Pb/Sn焊剂用作842，高熔点Pb焊剂用作球粒834，以及在重熔过程中为了将该球粒连接到贴片上，将温度保持在一高的温度，以便将额外的Pb扩散到焊剂842中，从而提高它的熔点(液相线)。连接件通过将一硬金属板压靠该连接件进行平整处理，在连接件的远端处形成大致平坦的区域844。图43表示一种变形方案，其中的预成形球粒自由浮置在LJT材料中。图44表示没有HMT预成形物的连接件，它具有LJT的外部部分，它的形状是通过与一转移用基片的孔的圆锥形或棱锥形侧壁相接触进行冷却而确定的。图45表示经重熔或焊接或热接触连接到贴片818上的HMT预成形物以及具有平坦底部的LJT材料832，该平坦底部是通过与转移用基片中的一个孔的平坦底壁相接触进行冷却而形成的。
图46表示本发明的带凸粒的模块860。这种模块包括分别如图38和40所示的带凸粒的载体780和809，具有一个或多个倒装式芯片862和/或一个或多个连接到载体的引线连接芯片864。
可以利用干式淀积的、预成形的、注入的或电镀的焊剂来连接倒装式芯片，或者通过使压入在附着表面上覆盖的光敏抗蚀剂中的孔中的焊剂重熔来连接；或者更为优选的是通过本发明的热转移法，该方法可形成重熔焊剂糊料的连接显微结构以及微量的非清洗型残留物，如前所述。
引线连接芯片864包括周边各排的引线连接贴片866，它们与在图22中所示的铝引线贴片614相似，除了通常更大一些以外。连接引线868(例如铝)在芯片的每个引线连接贴片和在附着基片874的连接表面872上的对应的引线连接贴片870之间延伸。最好，引线连接芯片、连接引线、和连接贴片用一种有机材料876来封装。
图47和48表示在本发明的载体或模块上的底表面上的连接件878的分布的另外实施例。联接件可以是在图38、40或42-45中所示的实施例中的任何一种或者是这些实施例的综合。图47表示沿着载体或模块底表面的每一边缘的周边一排连接件，图48表示在载体或模块的底表面上的填满网格阵列的连接件。
图49表示本发明的针式连接板900。最好是陶瓷或刚性有机物质的基片具有最好为圆形的通孔904。最好为圆形铜线且已经过热或冷挤压在一连接端908形成连接板的针906延伸通过孔，并且从基片伸出到针的远端910由基片伸出。一半球状连接材料连接到针的连接端。连接材料可以是未固化的材料，包括部分固化的材料，以便使镂空模板能够移去，不会有损淀积物。未固化的材料可以是焊剂糊料，特别是Pb/Sn低共熔点焊剂。最好，连接材料是重熔的LJT焊剂，更为优选的是含35-85％Sn的Pb焊剂，最为优选的是含55-75％Sn的焊剂。最好，非清洗型助溶剂的残留物912包括在重熔的焊剂糊料之上或之中，或者在基片的底表面上；以及连接材料的显微结构表明它是由重熔焊剂糊料形成的。
图50表示图49中所示的针式连接板的连接针的另一实施例，其中的连接针是圆柱形的。在这一实施例中的针具有加粗的部分914，以便将针固定就位，使得针不必粘接或强力压配合进入孔904中。
图51表示本发明的一种相互连接结构900，其中将芯片载体模块902连接到电路板904上。图52表示具有连接在模块和电路板之间的连接部分906的相互连接结构的一部分断面。该模块包括具有带图案的铜箔二层908和910的挠性载体基片，它利用干式粘接剂薄膜层914和916层叠到聚酰亚胺薄膜层912上。金属箔的外部和露出的粘接剂通过湿式涂敷例如为阻焊剂的绝缘层918和920来涂敷。另外，铜层908、909中的一层或二层在不用任何粘接剂的条件下被干式淀积到聚酰亚胺层912上，或者其中一铜层淀积到聚酰亚胺层912上以及另一铜层(通过热压)层叠到另一干式聚酰亚胺层上，该聚酰亚胺层取代湿式涂敷的绝缘层918、920中的一层。此外，干式聚酰亚胺薄膜可以用于替代用作层918、920中的一层或两层的湿式涂敷的聚酰亚胺。引线层918包括用于将芯片924用引线连接到载体上以便形成模块902的连接贴片922(最好为铜制的)。最好为铝的引线连接用的引线926连接在贴片922和芯片引线连接贴片928之间。框930利用粘接剂932层叠到载体基片上，并将各连接贴片固定在一水平平面内。对图40中的框836和粘接剂838的讨论总体适用于框930。利用粘接剂936将散热片934粘到该框上。利用粘接剂938将芯片连接到挠性基片上。导热件940延伸在散热件934和保护芯片的电子元件的钝化层942之间。
相互连接结构904包括至少一个或更多个(最好是两个或更多个)引线层944、946、948和950，每对相邻的引线层由绝缘层952、954和956分别隔开。相互连接基片904可以是一种刚性或挠性的有机基片，并可以包括热固性的、热塑性的、PTFE或聚酰亚胺的绝缘层。柔性的有机基片的实施例可以是可用金属最好通过溅射涂敷的例如为聚酰亚胺的一个或更多个绝缘膜的叠层结构，或者它们可以是形成在铜箔上的绝缘涂层；或者它们可以是铜箔和干式绝缘薄膜的交替各层形成的层叠件，最好在该薄膜层和铜箔之间使用一层粘接剂。如图所示，刚性有机基片包括各层带图案的铜箔或者由刚性绝缘层隔开的淀积的铜层，该绝缘层填加有绝缘加强纤维，例如陶瓷、玻璃、或PTFF，最好是经纺织的，以便形成用有机树脂涂敷的布。相互连接基片无论是刚性的还是柔性的，可以包括多个金属引线层。
连接部分906包括引线层916的贴片950以及引线层944的贴片952。HMT金属的球形预成形物954与贴片隔开预定的距离，LJT连接材料956、958的淀积层使该预成形物在电气上和机械上与贴片950、952分别相连接。
图53表示连接部分906的另一实施例，其中连接材料960延伸在贴片950和952之间。假如载体基片或相互连接用基片是有机物质或用有机物质涂敷的金属，则连接材料最好是一种LJT材料。否则材料960最好是一HMT金属。
图54表示另一替换实施例，其中的模块902是一多芯片多层陶瓷模块，以及相互连接用基片904是具有两层金属的挠性有机基片。在这种情况下，连接部分可以包括在贴片950上的半球形重熔的HMT焊剂凸粒962。LJT连接材料964延伸在凸粒962和贴片952之间。
图55表示本发明的相互连接结构970，引线层971包括在基片974上的HMT金属贴片972。对于相互连接用基片904的讨论总体适用于基片974。特别优选的是基片974包括填充有热固性物质例如环氧树脂的纺织的玻璃纤维。多个贴片976(最好铜制的)由最好是已经重熔的焊剂糊料的LJT连接材料凸粒所覆盖。最好凸粒是低共熔点约为37％/63％的Pb/Sn的焊剂合金，并且最好非清洗型的助溶剂的残留物在焊剂中、或在凸粒上、或在电路板978的表面上，或在覆盖引线层971的阻焊剂-980的并且对贴片972具有窗口的涂层上。在基片974的反面上的第二引线层982用第二阻焊剂层984覆盖。导电通道986延伸在引线层之间，在贴片和第二引线层之间进行连接。
图56表示本发明的相互连接组件990的一个特定实施例。模块992和/或994连接到相互连接用基片970上，从而构成该组件。该基片与对图52中所示的基片相似。一个或更多个模块包括连接到载体上的倒装式芯片，如对模块730上面讨论的一样。在倒装式芯片和模块之间的连接件包括一种焊剂，它的显微结构表明该焊剂是一种重熔的焊剂糊料。非清洗型助溶剂可能存在在倒装式芯片的底部、模块的顶部、在连接部分的内部或其上。
图57表示本发明的信息管理系统1000，其中在网络中一个或多个节点1002、1004可以是相互连接的。多个节点中的一个包括一中央处理器(CPU)1006，它与用于指示CPU处理的RAM1008通讯联系并和输入-输出处理器(I/O)1010通讯联系。各系统节点之间的通讯联系可以用缆线1012(电缆或光缆)或者通过声音或广播的电磁波实现。该CPU还与本发明的相互连接的组件990通讯联系，以形成高可靠性的高速系统。
图58表示本发明的连接材料定位件1020的一个特定实施例。定位件基体1022的材料在连接材料1024的连接温度下维持刚性。HMT材料的连接温度对于一般在230℃以上的普通有机材料是太高的。对于HMT连接材料，金属或陶瓷基体是优选的。对于LJT连接材料，该基体可以包括有机材料。孔1026形成在材料定位件的一侧的转移用表面1028中。当加热到连接温度时，连接材料并不显著地粘接到孔的壁上，并且最好也不粘接到转移用表面上，或到孔1028或转移用表面中的孔壁上。对应于用于将连接材料转移到元件的端接件上的元件1032的端接件1030，各孔成镜像分布。
基体可以是连接材料本来不会明显粘接到其上的材料或是孔壁材料，并且最好转移用表面还具有连接材料并不会明显粘接上的一个材料涂层1034。此外，通过涂敷润滑剂或脱模材料，可以处理该表面(孔洞表面以及附着表面)以降低粘性，该脱模材料例如为在各有关材料的浇铸和模压中使用的脱模材料。此外，这些表面可通过显微蚀刻来处理。
对于HMT焊剂的连接材料，转移用表面的基本材料优选的是：钛、钼或镍(已被氧化)、不锈钢，或者更优选的是高铬不锈钢、或陶瓷，例如SiC或AIN，对于这些材料。熔融的焊剂不浸润该连接材料。另外，有涂敷层的基片可以结合铁、因瓦合金、Cu-因瓦合金-Cu使用，或者为了转移到一种硅附着基片，更优选的是硅转移用基片。可以用另一种金属或陶瓷涂敷这些材料，焊剂不会明浸润该另一种金属或陶瓷上，并且最好通过干式淀积(最好是溅射)将这些金属或陶瓷可靠地淀积到该基本材料上。这些材料包括铬、钼、钛、钨、镍(随后已被氧化)、以及它们的组合物，并且最好是陶瓷，例如氮化钛。
对于LJT材料，例如导电粘接剂或低共熔点Sn/Pb焊剂、或TLP复合物、有机基片例如环氧树脂填充有纺织的玻璃纤维，或优选为聚酰亚胺基片。此外，对于LJT材料，在作为这种LJT材料的金属或有机基质的上面可以使用有机涂层，例如有机阻焊剂。例如，为了将LJT材料涂敷到倒装式芯片上，可以用聚酰亚胺涂敷硅基体，并通过光刻或激光钻孔形成各孔。
图59、60和61表示孔洞1026的另外的实施例，孔洞可以具有圆形或矩形断面，如图62和63所示。最好，矩形孔之间的壁至少0.05毫米厚，圆形孔之间的壁至少0.025毫米厚。最好，各孔包括确定矩形边界的边界孔1036；以及在该矩形内部的内部孔1038，使得多个内部孔与边界孔洞明显隔开，最好，与边界隔开的距离至少约为沿边界在边界各孔之间的最小距离。
图64表示在本发明的另一特定实施例中的分层的粘接材料定位件1040，它包括前基片1042和后基片1044。转移用表面1046在前基片的前侧上，前基片的后表面1048的位置与后基片的后表面1050相对，以便形成盲孔1052。对于基片1022和表面1028的材料的讨论总体上适用于基片1042和1044以及表面1046和1050。在前基片中的通孔是元件端接件的镜像，向前基片转移连接材料。
图65表示分层的定位件1040的另一实施例，其中各孔的形状像截头锥体或圆锥形。最好，如果当冷却时固化的连接材料靠紧孔的侧壁壁带有足够大的锥度，以便易于分离，最好与孔的中心轴线成5°到45°的角，更优选的是对轴线呈10°到20°的角。
最好通过弹簧的机械作用力或磁力，或者通过在圆形后板上拉伸前板，或利用真空或其它方式使前板受到偏斜靠紧后板，以便在进行热转移的过程中防止各板分离太大，在冷却之后从一孔到另一孔在各板之间维持形成导电桥。施加磁力要通过提供一磁性材料(例如磁铁或磁性不锈钢)的前板和在后板中或在其之下提供一隔开的磁铁或磁化的不锈钢板，以便将前板朝后板吸引。
图66表示孔板1060，它具有靠紧在元件1066上的绝缘涂层1064的转移用表面1062。在孔板中的孔1068与在涂层中的窗口1070对准。每个窗口都包含例如为铜的HMT材料的贴片1072，将从漏印表面1074移到孔中的连接材料(未表示)淀积到该贴片上。镂空模板1060与在图64和65中的前板1042相似，以及对于图58、62和63的转移板以及图64和65的前板的上述讨论总体上适用于该孔板。
图67表示图66的孔洞1066的另一种实施例，其中各孔从漏印表面1074向外朝着转移表面1062带有角度约为5°-45°之间的锥度，更优越的是约在10°-25°之间。每个孔包含HMT金属的球形预成形物1074和LJT焊剂糊料1076。孔壁可以用一薄的材料层覆盖，重熔的焊剂糊料不会明显地粘到该材料层上，使得镂空模板可以在冷却之前或之后从重熔的糊料分离，基本上所有的焊剂维持在元件上。
图68表示本发明的漏印机1100，元件1102或后板利用底板1104和由底板延伸的螺钉或销钉1106保持在与该机相关的一个固定位置上。利用销钉最好是螺钉1110将孔板1108或转移板保持就位在元件的顶部。利用销钉或螺钉1114将底板固定在漏印机的框1112中。元件和孔板作为一个可以装入重熔加热器中的整体装置一起从机上取下。该机还可以包括一最好为一硬橡胶刮板的叶片1118，利用电动机1120和螺杆1122(一起形成为一直线电动机)迫使叶片1118沿孔板滑动。叶片将连接材料糊料1124淀积到在孔板中的孔1126中。
最好，镂空模板是弯曲的如图69中所示，使得当对元件旋进时，由于弹性力该镂空模板被偏置靠紧该元件。在漏印过程中，重力和叶片还使镂空模板紧靠元件。当该装置取走时，弹性力则继续使孔板靠紧元件，以防止在加热过程中进行转移连接材料时，在镂空模板和元件间形成孔间的连接材料桥。
另一方面，后衬板1102或底板1104是一磁体，并且前板或镂空模板1108是由磁性材料制成的，磁性材料被吸引，从而偏置该镂空模板，使其靠紧元件。
图70表示一固定件1130，它在糊料1124被加热和转移时使装置1116和偏置孔板1108靠紧元件1102。固定件包括用于施加作用力偏置孔板靠紧元件的机械弹簧1132。这些弹簧由螺栓1134预先调整，螺栓1134迫使两个弹簧支承板1136靠在一起。
图71表示用于使镂空模板1108偏置靠紧元件1102的装置1116的另一实施例。这种装置还包括弯曲的底板1104以及可调弹簧1138，它拉紧镂空模板，使其偏置靠紧元件。当元件1102是一种刚性有机材料电路板(可足够大挠曲)时可以应用这一实施例，并且当元件是一种挠性电路板时，该实施例就特别有用。通常这种方法对于陶瓷元件不常用，这些元件非常刚硬，或者是当元件1102是一后衬板，并且区域阵列型的元件需要放置在前板1108的顶部时，也不常用。
最好，后衬板是一种刚性有机材料或陶瓷，而不是金属，以便降低热容量，能快速加热和冷却装置1116。
图72表示装置1116的另一实施例。这种装置包括的底板1104包含置入底板内的分立的磁体1140，用于吸引磁性镂空模板1108使其压靠后板1102。最好，各磁体尽可能接近镂空模板，更优选的是磁体位置紧靠后衬板，并且后衬板也是一种磁性材料或者取消后衬板。
图73表示用于制造本发明的倒装式芯片的设备的特定实施例。在图73a中，陶瓷熔锅1200(包含液体硅金属1202)位于由电动机1206驱动的转台1204上。电动机械1206缓慢地由熔锅拉拔晶种1210，以形成圆柱形的结晶硅1212。在图73b，当硅结晶1226利用电动机1230在台1228上移动时由电动机1224围绕皮带轮1222驱动一带锯1220或EMD电锯，以便切成硅晶片1232。在图73c，利用透镜1234使来自光源1236的光定向通过掩膜1238，对在晶片1232上的光敏抗蚀剂层1240曝光。在图73d带有经曝光的光敏抗蚀剂的晶片1232由利用泵1244经过喷头1246提供的液体1242冲洗或腐蚀，以便除去经曝光或未经曝光的光敏抗蚀剂，在晶片上形成光敏抗蚀剂的图形。在图73e，掺杂剂1250在真空室1254中利用加热丝1252加热蒸发并由曝光的晶片1232的表面1256所吸收，然后利用设备(73d中)除去带图案的光敏抗蚀剂。该室还包括真空泵1258和阀1260。重复使用图73c-73e中的设备以便形成在晶片上的各种电子器件(未表示)。图73c和73d中的设备还用于形成溅射用的光敏抗蚀剂图案。在图73f中，阴极1262在真空室1264中充电，以释放离子，使之淀积在晶片1232的经曝光的表面1256上。重复使用设备73c、73d和73f，以便形成铝引线层、具有分开引线层的通道的二氧化硅层、具有窗口的钝化膜层，以及形成在窗口处的钝化膜层上的由铬、铜、和铝构成的贴片(见上面对图21和22的讨论)。在图73g，激光器1300产生的光束通过光缆1302达到由机械手1306定位的光头1304，以便形成贯通板1308的孔，因而形成镂空模板1310或前板。另外，镂空模板或前板可以利用图73c和73d的设备以光刻的方式形成。
将晶片和镂空模板或前板一起定位在固定件上，如对图68所作的介绍一样，漏印连接材料糊料，以便填充在镂空模板中的孔内，如图68所示。然后在图73f中，利用在对图68-72进行介绍的设备之一将镂空模板1310固定，使其靠紧晶片1232，并将它们一起放在传送带1320上并由电动机1322移动进入加热炉1324，在这里红外元件1326将连接材料加热，使之足以将这种材料转移到晶片上的贴片上。可利用相同的带锯或EMD锯(图73b中所示的，用于制备晶片)对晶片切片，形成芯片。
图74表示用于制备具有刚性有机载体基片的模块的设备的特定实施例。在图74a中，玻璃纤维布1340移动通过未固化的液体环氧树脂的容器1342，并由加热器1344部分固化，利用刀1346切断，形成半固化片1352。在图74b，具有加热元件1352的液压机械1350将半固化片1348和铜箔1354层压在一起形成基片1356。在图74c中，电动机1360操作多个钻孔机1362以便形成贯通基片1356的通孔，液压罐、泵和控制阀系统1364都低于钻孔机1362。另外，可以利用图73g中的激光装置形成各孔。在图74d中，经钻孔的基片1356放到无电极式电液槽1366中，在其表面上和孔中淀积一个铜闪蒸层。利用图73c和73d中的设备在闪蒸层上按一图案形成光敏抗蚀剂层，以形成引线层。在图74e，将覆铜的基片1356置于电镀槽1368中，铜被镀到孔中和表面上，以便形成引线层。利用图73d中的设备除去光敏抗蚀剂，并腐蚀掉曝光的闪蒸层，以便形成载体基片1370。
在图74f，基片1370放置在与在图99中介绍的相似的并具有盲孔1382的转移基板1380上，盲孔1382是由图74c中的机械式钻孔机钻孔形成的，并用图68中的漏印机填充低共熔点Pb/Sn焊剂糊料。利用图73g的激光打孔机或图73c和73d的光刻装置制备一由磁性材料制成并具有通孔1386并填充低共熔点焊剂糊料的镂空模板基片1384，并将其放在载体基片的顶面上。在转移用表面中的磁体1388使镂空模板偏置靠紧载体基片。将组件移动通过重熔加热器(图73f)，以便形成在载体基片顶部和底面上的焊剂凸粒。在图74g中，液压凸粒平整器1390首先迫使基准平台1392靠紧在载体顶面上的低共熔点凸粒，使其平整，如图所示，然后利用加热器(图73f)将倒装式芯片连接到在载体顶面上的平整的凸粒上。
在图74h中，拾取和放置用机械1394利用真空探头1396和由电动机1400移动的机械手1398来拾取倒装式芯片，观察系统1402用于将芯片非常精确地置于载体基片上。由泵1404形成真空。计算机控制器1406连接到电磁阀1408，控制在探头处的真空，以便放置芯片，控制器1406还连接到观察系统，以便接收信号并连接到电动机，以便控制芯片的定位。在图74i中，一砂轮机或铣床1420将大的片切成多个载体模块。图74中的设备还用于制造安装芯片载体模块的电路板。
图73和74中所示的各设备还用于制备挠性载体基片或挠性电路板。图74b中的液压机可以用于层压聚酰亚胺片和预先形成图案的铜箔以形成挠性基片。与图74c中相似的穿孔机可以用于在挠性基片中形成通孔。然后，对于挠性的基片，可以按与图74d-74h的刚性基片相似的方式进行处理。
图75表示用于制备陶瓷基片的设备，包括：图75a中用于形成半成品片的干式压力机1440，图75b中用于形成贯通片的通道的穿孔机1442，以及图75c中用于焙烧半成品片以便制备陶瓷基片的炉1444。在陶瓷基片形成之后，图73c-73f中的设备可用于以对晶片上面介绍的相似的方式制备本发明的陶瓷模块。阀1446和压力活塞1448将干燥粉末由料斗1450通过软管传输进入模压室1452。压力活塞1454和1456将粉末压成半成品片1458，重力活塞1456与压力活塞1448一起工作，以便由压力机中排出半成品片。

Claims (75)

1.一种制造倒装式芯片的方法，包含的步骤是：
形成具有附着表面的半导体附着基片；
在附着表面上形成电子器件；
在附着表面上形成一个或多个包括导电贴片的引线层以及将贴片和电子器件连接的引线；
在附着表面上形成覆盖电子器件的绝缘材料的钝化层；
在多个贴片处形成窗口；
在贴片处的附着表面上形成多个连接件；
制备具有转移用表面的转移用基片；
在转移用表面中形成多个转移用孔，该孔的壁与连接件相比对于连接材料的粘着力显著减小，各孔以对应于多个连接件按镜像分布；
在孔中提供连接材料；
为使多个连接件与对应的孔对准并就位，以便与在对应孔中的连接材料相接触，使附着和转移用表面一起相对移动；
加热与连接材料相接触的连接件，将连接材料粘接到连接件上；以及
冷却连接件和粘接的连接材料；以及
相对移动转移用表面和附着表面使它们分离开，使基本上所有的连接材料维持粘接在连接件上。
2.如权利要求1所述的方法，其特征在于：
形成附着表面的步骤包括锯开硅金属晶体的步骤，以形成一晶片；
形成导电贴片的步骤包括形成利用铝引线连接到半导体器件上的铝贴片；
形成钝化层的步骤包括在引线层上形成二氧化硅层；
形成钝化层的步骤包括在引线层上形成聚酰亚胺层；
形成连接件的步骤包括在窗口处形成在钝化表面的一部分上伸展的铬、铜和铝层的步骤；
形成转移用表面的步骤，包括形成金属片的步骤；
形成金属片的步骤，包括形成包含金属硅的一个片的步骤；
    形成孔的步骤包含的步骤是：
    用光敏抗蚀剂涂层覆盖转移用表面；
    经过掩膜使光敏抗蚀剂曝光于电磁辐射；以及
    显影光敏抗蚀剂层中的孔；
形成孔的步骤进一步包含的步骤是：
  在光敏抗蚀剂中的孔处，在被曝光的转移用表面中蚀刻成孔；以及
  除去光敏抗蚀剂；
形成孔的步骤包括选择孔的深度和宽度，以便保证形成直径0.1到0.5毫米以及从连接件扩展出该直径的10-100％的半球形凸粒；
该方法进一步包含的步骤有，将氮化钛干式淀积到转移用表面并深入孔内，以便当加热时降低对连接材料的粘着力；
提供连接材料的步骤，包括提供液体载体和各金属颗粒的糊料，该各金属颗粒被加热时形成高熔点金属合金，对该合金熔融的固相线至少180℃；
提供连接材料的步骤包括的步骤有：提供足够多的连接材料，以便形成从附着表面向外扩展至少其半径的25％的半球形连接件；
提供一种形成熔融金属合金的糊料的步骤包括：形成这样一种熔融金属焊剂合金的糊料，它含3-10％的Sn，其余绝大部分是Pb；
在第二转移用表面中形成孔的步骤包括的步骤有：使形成的孔为在第一转移用表面中的孔的容积的大约20-200％；
提供连接材料的步骤包括的步骤还有：提供这样一种液体载体和金属颗粒的糊料，该糊料被加热时形成高熔点的金属焊剂合金，含40-80％的Sn，其余绝大部分是Pb；
加热的步骤要足以硬化糊剂，形成可重熔的淀积物；
该方法进一步包括：在连接件上的连接材料冷却以后，将附着基片切成许多计算机芯片。
3.一种制造带凸粒的芯片模块的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
在绝缘表面上形成包括多个相互连接件的引线层，这些相互连接件按阵列分布，当加热时粘接到连接材料上，用以将倒装式芯片连接到相互连接用基片上；
形成具有附着表面的半导体附着基片；
在附着表面上形成电子器件；
在附着表面上形成相互连接到电子器件上的导电贴片；
在覆盖电子器件的附着表面上形成绝缘材料的钝化层，在多个贴片处具有贯通该钝化层的窗口；
在附着表面上在对应多个相互连接件按镜像分布的各贴片处形成各连接件；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应多个连接件按镜像分布的多个孔，孔的壁与连接件相比，加热时对连接材料的粘着力显著减少；
在孔中提供连接材料；
加热和冷却，用于堆积由孔中流出的连接材料；
为使多个连接件与对应的多个相互连接件对准并且就位以便连接连接件和相互连接件，将附着和绝缘表面一起相对移动；
将附着和相互连接用基片与连接材料一起加热，以便将连接件附着在相互连接件上；
冷却附着和相互连接用基片与连接材料，以便形成相互连接的结构。
4.如权利要求3所述的方法，其特征在于，
在转移用表面中对应于在附着表面上的连接件按镜像分布形成各个孔，以及进行加热和冷却、用以淀积从孔中流出的连接材料的步骤，包含的步骤有：
为使多个连接件与对应的孔对准并且就位以便与在对应孔中的连接材料相接触，将附着和转移用表面一起相对移动；
加热，以便使连接材料粘接到连接件上；
相对移动转移用和附着表面，使它们分离，基本上所有的连接材料维持粘接到连接件上；
在孔中提供连接材料的步骤包括：利用叶片迫使连接材料进入孔中；
一起移动附着和转移用表面的步骤包括：使转移用和附着表面水平放置并将转移用基片放在附着基片上方的步骤，以及提供连接材料的步骤是在一起移动附着和转移用表面的步骤之后实施的；
形成相互连接用基片的步骤包括的步骤有：
形成绝缘基片；以及
形成贯通该基片与相互连接件连通的导电通道；
形成相互连接用基片的步骤包括：形成在引线层和另外基片之间进行连接的许多端接件的步骤；
形成端接件的步骤包括形成圆形截面端接件的步骤；
形成端接件的步骤包括在相互连接用基片的表面上形成各凸粒的步骤；
形成各凸粒的步骤包括形成确定边界的凸粒和形成在边界内部的并与边界明显隔开的内部凸粒的步骤；
形成相互连接用基片的步骤包括形成用于附着多个倒装式芯片的多个阵列，每个阵列包括多个相互连接件；
形成绝缘表面的步骤包括：利用用于相互连接件的带有窗口的阻焊剂涂敷该表面；
形成包括相互连接件的引线层的步骤包括形成多个包括一铜层的导电金属贴片的步骤；
加热与连接材料接触的连接件的步骤要提供足够多的热，以便在连接件上形成熔融金属焊剂合金；
加热附着和相互连接用基片以及连接材料的步骤要提供足够多的热，以便重熔金属焊剂合金，使连接件附着到相互连接件上；
该方法还包括的步骤有：分配有机封装剂，以便填充在附着和绝缘表面之间的容积。
5.一种制造表面对表面安装的芯片载体的方法，包含的步骤有：
形成具有附着表面和载体表面的附着基片；
在载体表面上形成连接贴片，用于将计算机芯片连接到载体上；
在附着表面上形成多个端接件，用于将载体连接到另一基片上；
形成在连接贴片和端接件之间的导体；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于多个端接件按镜像分布的多个孔，与该端接件相比，加热时孔的壁对于连接材料的粘着力显著减少；
在孔中提供连接材料；
为使多个端接件与对应孔对准并且就位，以便与对应孔中的连接材料相接触，将附着和转移用表面一起相对移动；
加热，使连接材料粘接到端接件上；以及
冷却端接件和连接材料；以及
相对移动转移用和附着表面使它们分离，使基本上所有的连接材料维持粘接到端接件上。
6.如权利要求5所述的方法，其特征在于：
形成附着基片的步骤包括的步骤有：
  形成绝缘基片；以及
  形成贯通该基片并与端接件相连通的导电通道；
形成绝缘基片的步骤包括提供有机材料的步骤；
提供绝缘基片的步骤包括提供加强用的绝缘纤维的步骤；
提供绝缘纤维的步骤包括提供纺织的玻璃纤维布的步骤，以及提供有机材料的步骤包括提供涂敷玻璃纤维布的环氧树脂；
形成连接贴片的步骤包括形成矩形图案的各排引线连接贴片，用于连接引线连接式芯片；
形成端接件的步骤包括形成宽度约为0.3-2.0毫米以及间隔约为其宽度的1.1-3倍的连接件；
选择孔的尺寸，以保证形成宽度为0.3-2.0毫米以及从附着表面向外扩展约为该宽度的25-80％的半球形连接材料；
提供连接材料的步骤包括液体载体和金属颗粒的糊料，加热时，该糊料形成熔融金属焊剂合金；
提供糊料的步骤包括提供这样一种糊料，它形成的焊剂合金含40-80％的Sn其余的绝大部分为Pb；
加热的步骤包括提供足够多的热以使糊剂中的金属颗粒熔融，形成熔融的金属焊剂合金；
该方法另外包含的步骤有：
  将粘接剂置入矩形的引线连接贴片内部；
  将引线连接芯片放到粘接剂上；
  对在引线连接式芯片和在连接表面上的贴片之间的连接引线进行线粘接；
  利用有机覆盖材料覆盖引线连接式芯片和在载体表面上的线粘接式引线。
7.一种制造表面对表面安装的模块的方法，包含的步骤有：
形成具有附着表面和载体表面的附着用基片；
形成在载体表面上的连接贴片，用于将计算机芯片连接到载体上；
将计算机芯片连接到连接贴片上；
在附着表面上形成多个端接件，用于将该模块连接到另一基片上；
形成在附着贴片和端接件之间的导体；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于多个端接件按镜像分布的多个孔，孔的壁与端接件相比，加热时对连接材料的粘着力显著减少；
在孔中提供连接材料；
为使多个端接件与对应孔对准并且就位，以便与对应孔中的连接材料相接触，将附着和转移用表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便使连接材料粘接到端接件上；以及
冷却二基片和连接材料；以及
相对移动转移用和附着表面使它们分离，基本上所有的连接材料维持附着在端接件上。
8.如权利要求7所述的方法，其特征在于：
提供附着基片的步骤包括提供加强用绝缘纤维的步骤；
提供绝缘纤维的步骤包括提供纺织的玻璃纤维布，以及提供有机材料的步骤包括提供涂敷玻璃纤维布的环氧树脂；
形成连接贴片的步骤包括形成按矩形图案分布的各排引线粘接贴片，用于引线粘接式芯片的连接；
形成端接件的步骤包括形成宽度为0.3-2.0毫米以及间距大约为其宽度1.1-3倍的连接件；
选择孔的尺寸以保证形成宽度为0.3-2.0毫米并且从附着用表面向外扩展为宽度的25-80％的半球形连接材料；
提供连接材料的步骤包括提供液体载体和金属颗粒的糊料，加热时，该糊料形成熔融金属焊剂合金；
提供糊料的步骤包括提供这样一种糊料，其形成的焊剂合金含40-80％的Sn，其余的绝大部分为Pn；
该方法另外包含的步骤有：
  将粘接剂置于矩形的引线粘接贴片内部；
  将引线粘接式芯片置于粘接剂上；
  对在引线粘接式芯片上的贴片和在连接表面上的贴片之间的粘接引线上进行线粘接；
  用有机覆盖材料覆盖引线粘接式芯片和在载体表面上的引线粘接式引线。
9.一种制造电路板组件的方法，包含的步骤有：
形成具有组装表面的电路板基片；
形成具有绝缘表面的相互连接用基片；
形成具有附着表面的半导体附着用基片；
在附着表面上形成电子器件；
在附着表面上形成相互连接到电子器件上的导电贴片；
在覆盖电子器件的附着表面上形成绝缘材料的钝化层，在多个贴片处具有贯穿该钝化层的窗口；
在附着表面上各贴片处形成对应于多个相互连接件按镜像分布的各连接件；
在绝缘表面上形成包括按阵列分布的多个相互连接件的引线层，该相互连接件当加热时粘接到第一连接材料上，用于将倒装式芯片连接到相互连接用基片上；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于多个连接件按镜像分布的多个孔，孔的壁与连接件相比，当加热时对第一连接材料的粘着力显著减小；
在转移用基片的孔中提供第一连接材料；
加热和冷却，以便沉积由孔中流出的第一连接材料；
为使多个连接件与对应的相互连接件对准，并且使第一连接材料就位，以使连接件和相互连接件连接，将附着和绝缘表面一起相对移动；
将附着和相互连接用基片与第一连接材料一起进行加热，以便将连接件连接到相互连接件；
冷却附着和相互连接用基片和连接材料；
将端接件附着到相互连接用基片；
在组装用表面上形成包括加热时粘接到第二连接材料的多个联接件的引线层；
提供第二连接材料；
为使多个端接件与对应的多个联接件对准，并且为使第二连接材料就位以便和端接件以及联接件连通，将相互连接用基片和绝缘基片一起相对移动；
将附着和转移用基片与第二连接材料一起加热，以便将端接件连接到联接件；
冷却端接件、联接件和第二连接材料，以便形成电路板组件。
10.如权利要求9所述的方法，其特征在于：
形成电路板基片的步骤包括形成一种有机材料基片；
形成电路板基片的步骤包括提供加强用绝缘纤维的步骤；
提供绝缘纤维的步骤包括提供纺织的玻璃纤维布，以及提供有机材料的步骤包括提供涂敷玻璃纤维布的环氧树脂；
形成相互连接件的步骤包括形成铜的相互连接件。
11.一种制造相互连接结构的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
在绝缘表面上形成包括多个加热时粘接到连接材料上的相互连接件的引线层；
形成具有附着表面和载体表面的附着用基片；
在载体表面上形成连接贴片，用于将计算机芯片连接到附着基片上；
在附着表面上形成对应于多个相互连接件按镜像分布的各连接件；
形成在贴片和连接件之间相连的导体；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于多个连接件按镜像分布的多个孔，孔的壁与连接件相比，加热时对连接材料的粘着力显著减小；
在孔中提供连接材料；
为使多个第二连接件与对应孔对准并且大体与在对应孔中的连接材料相接触，将附着用和转移用表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便使连接材料粘接到连接件上；
冷却附着和转移用基片以及连接材料；以及
相对移动附着和转移用表面使它们分离，基本上所有的连接材料都维持附着在连接件上；
为使多个连接件与对应的多个相互连接件对准，并且为使相互连接件就位以便与在连接件上的连接材料接触，将附着和绝缘表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便将连接件附着到相互连接件上；
冷却附着和相互连接用基片以及连接材料，以便形成相互连接结构。
12.一种制备针式连接板的方法，包含的步骤有：
形成具有附着表面的附着基片，该基片具有延伸贯通该附着用基片的孔；
设置多个带有连接件端部的金属针，这些针从在附着表面处的连接件延伸、通过该孔、并由附着基片向外延伸到远端；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于在附着表面处的多个连接件按镜像分布的多个孔，孔的壁与连接件相比，加热时对连接材料的粘着力显著减小；
在孔中提供连接材料；
为使多个连接件与对应的孔对准并且就位以便连接到对应孔中的连接材料，将附着用表面和转移用表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便将连接材料粘接到连接件上；以及
冷却二基片和连接材料；以及
相对移动转移用和附着表面使它们分离，以基本上全部的连接材料维持附着在连接件上。
13.如权利要求12所述的方法，其特征在于：
形成附着基片的步骤包括提供绝缘材料基片；
提供绝缘材料基片的步骤包括提供有机材料基片；
提供有机材料基片的步骤包括提供用轴向上刚硬的加强用的绝缘纤维填充的有机材料；
  提供有机材料基片的步骤包括的步骤有：
  提供纺织的玻璃纤维布；
  用环氧树脂覆盖该布；
  固化环氧树脂，以形成刚性的平片；及
  穿过该片机械式钻孔；
设置针的步骤包括提供铜针；
设置针的步骤包括设置镀有薄层的金的针；
设置针的步骤包括设置两排或更多排贯通附着用基片的针。
14.一种制备具有连接针的电路板的方法，包括的步骤有：
形成具有绝缘表面的相互连接用基片；
形成具有附着表面的附着用基片，该基片具有延伸贯穿该附着基片的孔；
设置多个带有连接件端部的金属针，这些针由在附着表面处的连接件延伸、穿过该孔、由附着基片向外延伸到远端；
制备具有转移用表面的转移用基片；
在转移用表面上形成对应于在附着表面处的多个连接件按镜像分布的多个孔，孔的壁与连接件相比，当加热时对连接材料的粘着力显著减小；
在绝缘表面上形成包括加热时粘接到连接材料上的多个相互连接件的引线层；
在孔中提供连接材料；
进行加热和冷却，淀积流出孔的连接材料；
为使多个连接件与对应的多个相互连接件对准，及为使连接材料就位以便与连接件和相互连接件接触，将附着用和绝缘表面一起相对移动；
将附着和相互连接用基片与连接材料一起加热，以便将连接件附着到相互连接件上；
冷却附着和相互连接用基片及连接材料，形成相互连接结构。
15.如权利要求14所述的方法，其特征在于：
在转移用表面上形成对应于在附着表面上的连接件按镜像分布的各个孔，并且，进行加热和冷却以淀积从孔中流出的连接材料的步骤包括的步骤有：
为使多个连接件与对应的孔对准并且就位以便连接到在对应孔中的连接材料上，将附着表面和转移用表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便将连接材料粘接到连接件上；以及
冷却附着和转移用基片以及连接材料；以及
相对移动转移用和附着表面，使它们分离，使基本上所有的连接材料维持附着在连接件上；
形成相互连接用基片的步骤包括形成有机材料基片的步骤；
形成引线层的步骤包括在相互连接用基片上淀积铜；
形成附着基片的步骤，包括用有机阻焊剂覆盖引线层的步骤。
16.一种制造一种元件的方法，包含的步骤有：
制备一具有附着表面的元件；
设置很多由元件延伸的圆形截面的端接件；
制备具有转移用表面的转移用基片；
在转移用表面中形成对应于多个端接件按镜像分布的很多孔，在转移用表面上的多个孔呈阵列状，与连接材料对连接件的粘接力相比，当加热时形成接触连接材料对孔的壁的粘接力显著减小；
在孔中提供连接材料；
为使各端接件与对应的孔对准并且就位以便与在孔中的连接材料接触，将该元件和转移用表面一起相对移动；
加热端接件和连接材料，以便将连接材料粘接到端接件上；以及
冷却端接件和连接材料；以及
由附着表面相对移动该基片，使基片上所有的连接材料维持附着在端接件上。
17.如权利要求16所述的方法，其特征在于：
设置圆形端接件的步骤包括在附着表面上形成圆形截面的凸粒；
制备转移用基片的步骤包括：提供包括用于转移用表面的金属片在内的多层结构，其厚度大于孔的深度，该金属当加热时本来就与连接材料不相粘接；
提供用于产生转移用基片的金属片的步骤包括提供不锈钢片的步骤；
提供不锈钢片的步骤包括提供磁性不锈钢片的步骤；
提供用于产生转移用基片的不锈钢片的步骤包括提供高铬不锈钢片的步骤；
形成孔的步骤包括形成部分贯入基片的盲孔的步骤；
形成盲孔的步骤包括形成大致与基片表面垂直的圆形盲孔的步骤；
形成盲孔的步骤包括利用机械钻孔形成具有圆形开口，圆柱形侧壁以及圆锥形底壁的盲孔的步骤；
形成孔的步骤包括显微蚀刻孔壁的步骤，以便最大程度地降低对于连接材料的粘着力；
形成孔的步骤包括使形成的孔的直径大于端接件的宽度；
形成孔的步骤包括选择孔的深度和宽度，以便在加热和随后的冷却之后，在端接件上形成大约0.0005到大约0.5立方毫米的连接材料；
形成孔的步骤包括将孔的宽度选择为从大约0.1到大约1.0毫米，以及选择孔的深度为从大约0.2到大约2.0倍宽度；
提供连接材料的步骤包括提供当加热时可形成焊剂金属合金的焊剂材料的步骤；
提供焊剂材料的步骤包括提供Sn和Pb的混合物的步骤；
提供Sn和Pb混合物的步骤包括提供这样一种混合物的步骤，该混合物在加热步骤的过程中形成含3-15％Sn并且其余绝大部分为Pb的熔融焊剂金属合金；
提供焊剂材料的步骤包括提供液体载体和金属颗粒的糊料的步骤；
提供连接材料的步骤包括的步骤有：将连接材料置于转移用表面上，沿该表面移动一硬刮板，以便用连接材料填充该孔；
形成附着表面的步骤包括提供在一侧上具有附着表面的附着用基片的步骤；
提供附着基片的步骤包括提供倒装式芯片；
该方法另外包含用一种材料涂敷附着表面的步骤，当加热时，该材料作为附着表面上的基体层的材料明显不受连接材料的浸润；
该方法另外包含选择转移用表面的基体和附着表面的基体，使它们在加热和冷却过程中具有大约相同的动态热膨胀和收缩；
选择大约相同的动态热膨胀的步骤包括选择用作转移用表面的基体和附着表面的基体的材料的步骤，以使它们具有大约相等的热膨胀系数；
选择大约相同动态热膨胀的步骤包括对转移用表面基体和附着表面基体选择具有相同厚度的步骤；
选择转移用和附着表面的基体材料使它们具有大约相同的热膨胀系数的步骤包括选择硅-金属作为转移用表面和附着表面的基体的步骤；
形成端接件的步骤包括在附着表面上形成凸粒的步骤，该凸粒从附着表面向外充分扩展接触在孔中的连接材料；
形成凸粒的步骤包括形成从附着表面向外扩展至少为其宽度的大约25％的凸粒的步骤；
形成凸粒的步骤包括形成半球形凸粒的步骤；
形成端接件的步骤包括的步骤有：形成确定矩形边界的端接件；以及在矩形内部形成内部端接件，多个内部端接件与边界端接件离开的间距至少大约为沿着边界在边界端接件之间的最小距离；
提供端接件的步骤另外包括由焊剂合金形成凸粒的步骤，该合金的熔点显著高于连接材料的熔点；
形成端接件的步骤包括提供这样一种端接件的步骤，该端接件可为在其整个表面上的加热的连接材料所浸润，使得连接材料形成覆盖整个端接件的涂层；
该方法另外包含的步骤有：形成附着表面远端元件的引线层；形成在附着表面和远端引线层之间的多个导电通道；该多个通道连接到多个端接件；
一起移动转移用表面和附着表面的步骤包括的步骤有：使转移用表面大致水平定位并面向上；并使附着表面平行于转移用表面并面向下定位在转移用表面顶面上；
该方法另外包含的步骤是按光学方式将孔或糊料与端接件对准；
该方法另外包含的步骤是使转移用表面充分夹紧、压靠附着表面，保持二表面紧密接触在一起，足以防止连接材料在二表面间迁移；
该方法另外包含的步骤是提供一种与端接件相连通的助熔剂，以保证当焊剂金属合金熔融时浸润端接件；
提供助熔剂的步骤包括在提供连接材料前将助熔剂混合到焊剂糊料中的步骤；
提供助熔剂的步骤包括选择这样一种助熔剂的步骤，该助熔剂在重熔过程中产生一种惰性残留物，无需从端接件清除；
提供焊剂金属合金和相应加热步骤包括的步骤有：提供端接件的金属组分，使之当熔融时可彻底溶于焊剂中，以及按照能可靠转移焊剂并使溶解程度最低的要求以最低温度和最短时间进行加热；以及
冷却步骤在将基片从附着表面移开步骤之前实施；以及形成孔的步骤包括形成这样的孔，即孔的壁或底部表面的结构决定了冷却的连接材料的状况；
该方法另外包含的步骤有：
  形成带有第二转移用表面的第二转移用基片；
  在第二转移用表面中形成多个对应于多个端接件按镜像分布的多个孔，孔的壁与端接件相比，当加热时对粘接材料的粘着力显著减小；
  在孔中提供粘接材料，其粘接温度显著低于用以将该粘接材料粘接到端接件上的连接材料的连接温度，不会对在同一端接件上的连接材料产生不利的影响；
  为使多个端接件与对应的孔对准并且就位以便与对应孔中的粘接材料相接触，将附着和第二转移用表面一起相对移动；
  加热与粘接材料相接触的端接件，以便将粘接材料粘接到端接件上；
  冷却端接件和粘接材料；以及
  相对移动第二转移用和附着表面使它们分离，让基本上所有的粘接材料维持附着在端接件上。
18.如权利要求16所述的方法，其特征在于：
形成孔的步骤包括形成贯通转移用基片的孔的步骤；
该方法另外包含利用一种加热时不为连接材料浸润的材料涂敷转移用表面或孔壁的步骤；
涂敷该表面或孔的步骤包括将氮化钛干式淀积到该表面或孔的步骤；
提供连接材料的步骤在一起移动转移用基片和平坦表面的步骤之后实施；
相对移动分离转移用和附着表面的步骤在冷却附着和转移用表面以及连接材料的步骤之前的实施；
提供连接材料的步骤包括提供一种在加热步骤过程中形成熔融金属焊剂合金的混合物的步骤，该混合物含20-80％的Sn，其余绝大部分是Pb；
制备附着表面的步骤包括提供一种本来不会为加热的连接材料浸润的用作表面的基体层的材料的步骤；
提供一种用作附着表面上基体层的材料的步骤包括提供一种陶瓷材料的步骤；
形成端接件的步骤包括形成这样一种连接件的步骤，该连接件由附着表面向外扩展至少其宽度的大约40％；
形成端接件的步骤包括由附着表面垂直向远端垂直延伸的圆柱形柱的步骤；
形成柱的步骤包括形成大约平坦的远端的步骤；
将转移用表面和附着表面一起定位的步骤包括的步骤有：将附着表面大约水平和面向上定位；以及将转移用表面平行于附着表面和面向下定位在附着表面顶面上；
该方法进一步包含提供一种与端接件相连通的助熔剂、在重熔的过程中该助熔剂产生水溶性残留物的步骤；
该方法另外包含在冷却后平整连接材料。
19.如权利要求16所述的方法，其特征在于：
形成的孔的步骤包括的步骤是：形成贯穿转移用基片的孔；以及将一衬片附着到转移用基片的后表面上，以便在转移用表面中形成盲孔；
该方法另外包含用铬涂敷转移用表面或孔壁，以减少当加热时与连接材料的粘着力的步骤；
提供连接材料的步骤包括提供导电的热塑性粘接剂；
提供导电热塑性粘接剂的步骤包括用铜、银金或瞬时液态的粘接复合物填入热塑性粘接剂；
该端接件是在附着表面上的平整的连接件，以及该方法另外包含选择孔的深度和直径的步骤，以便在重熔之后在连接件上形成焊剂凸粒，其直径从大约毫米到大约1.5毫米，从而构成一球粒格网阵列式元件的附着表面；
制备附着表面的步骤包括提供有机材料的转移用基片；
提供转移用的有机材料基片的步骤包括提供加强用纤维材料和提供有机填料的步骤；
提供加强用纤维的步骤包括提供玻璃纤维布，以及提供有机填料的步骤包括提供环氧树脂；以及
加热步骤包括加热到足以固化导电粘接剂。
20.如权利要求16所述的方法，其特征在于：
该方法另外包含按电泳涂敷法利用聚四氟乙烯涂敷转移用表面和孔壁的步骤；以及
提供连接材料的步骤包括向孔中注入熔融焊剂合金的步骤。
21.如权利要求16所述的方法，其特征在于：
该方法另外包含利用有机阻焊剂涂敷转移用表面和孔壁的步骤；以及
提供连接材料的步骤包括提供一种糊料，它包括一种载体以及一或多种不含铅的焊剂合金。
22.如权利要求16所述的方法，其特征在于：
提供转移用基片的步骤包括形成钛片的步骤，以便当加热时，将连接材料对孔的粘着力降至最小。
23.如权利要求16所述的方法，其特征在于：
提供连接材料的步骤包括提供载体和金属颗粒的焊剂糊料的步骤；以及
加热步骤包括将焊剂糊料加热，固化连接材料，因此当将转移用基片由附着基片移开时降低了材料塌陷。
24.一种孔板漏印连接材料的方法，包含的步骤有：
制备具有转移用表面的转移用基片；
在转移用表面中形成很多贯通转移用基片的孔；
制备一种具有附着表面的元件；
在该元件上设置很多对应于多个通孔按镜像分布的金属端接件，该端接件与该孔的壁相比，当加热时对于连接材料能够浸润得更多；
为使多个端接件与对应通孔对准并且就位，以便与在有关通孔中的对应连接材料相接触，将该元件和附着表面一起相对移动；
对连接材料进行孔板漏印，使其穿过通孔到端接件上；
在将转移用基片和元件定位在一起的同时，对它们进行加热，以便将连接材料粘接到端接件上；
冷却二基片和连接材料；
相对移动转移用和附着基片使它们分离，让基本上所有的连接材料维持在端接件上。
25.如权利要求24所述的方法，其特征在于：
形成元件的步骤包括形成矩形芯片载体的步骤；
形成端接件的步骤包括沿着元件的侧边形成向外延伸的二或四排金属引线的步骤；
形成引线的步骤包括形成海鸥翼式引线的步骤；以及
形成引线的步骤包括沿侧边形成间隔小于0.5毫米引线的步骤；
一起移动转移用基片和元件的步骤包括的步骤有：定位元件以使各端接件的端部向上和形成一近于水平的平面；以及邻近并平行于该平面、且在元件上方定位该转移用基片；
提供连接材料的步骤在一起移动转移用基片和元件的步骤之后实施；以及
提供焊剂材料的步骤包括的步骤有：在转移用基片的顶面上提供金属颗粒和液体载体的糊料；以及沿着该表面移动硬刮板；将糊料填入孔中，与元件的连接件相接触。
26.一种制备具有导电通道的元件的方法，包含的步骤有：
制备一附着基片；
制备附着基片的第一引线层；
制备转移用基片的远端引线层；它与该第一层由一绝缘层分隔开；
提供多个连接到第一引线层的端接件；
形成由第一引线层到第二引线层的通道孔；
制备在各引线层之间延伸通过该通道的导体，使端接件和远端引线层之间导通；
制备具有转移用表面的转移用基片；
在转移用表面中形成很多孔，它们对应于很多个端接件中的相应的端接件，当加热时，与连接材料对端接件的粘着力相比，该连接材料对于该孔的粘着力显著减小；
在孔中提供连接材料；
为使多个端接件与对应孔对准并且就位以与孔中的连接材料相接触，将端接件的端部和转移用表面一起相对移动；
加热端接件和相接触的连接材料，以便将连接材料粘接到端接件上；
冷却端接件和连接材料；
相对移动该元件和转移用基片使它们分离，让基本上所有的连接材料维持在端接件上。
27.如权利要求26所述的方法，其特征在于：
制备导体步骤包括在通道孔内淀积导电材料；
在元件中形成通道孔的步骤包括钻通元件基片的步骤；
淀积导电材料的步骤包括对孔电镀铜的步骤。
28.一种制备区域阵列式元件的方法，包含的步骤有：
制备一个具有附着表面的元件；
形成多个确定矩形边界的边界端接件；
形成多个在矩形内部的内部端接件，多个内部端接件距边界端接件的间距至少为沿边界在各边界端接件之间的最小距离；
制备一转移用基片；
在转移用基片中形成多个与多个边界和内部端接件的端部位置相对应的孔，当加热时，与连接材料对端接件的粘着力相比，连接材料对孔的粘接力显著减小；
在孔中提供连接材料；
为使多个端接件与对应的孔对准并且定位以与连接材料接触，将转移用表面和元件一起相对移动；
加热与连接材料接触的端接件，以便将连接材料粘接到端接件上；
冷却端接件和连接材料；以及
相对移动转移用和附着基片使它们分离，让基本上所有的连接材料维持在端接件上。
29.如权利要求28所述的方法，其特征在于：
边界是矩形的，并且形成边界端接件的步骤包括沿边界的每个侧边形成三个或多个端接件的步骤；
形成内部端接件的步骤包括形成各个确定第二矩形边界的端接件，其每个侧边离第一边界的对应侧边向内的间距至少为沿该边界各端接件之间的最小间距；
形成内部端接件的步骤包括形成确定3个或更多个同心的矩形边界的各端接件，各矩形边界与第一边界成比例但具有不同的尺寸；
形成端接件的步骤确定一中心的不包含任何端接件的矩形边界，其宽度至少2倍于沿边界在各端接件之间的最小距离；
形成端接件的步骤包括在附着表面上形成确定一规则间隔的方形格网阵列的各连接件。
30.一种制备一种连接结构的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
制备一具有附着表面的元件；
形成多个圆形截面的端接件；当加热时，端接件粘接到接触的连接材料上；
制备具有转移用表面的转移用基片；
在转移用表面中形成多个对应于多个端接件按镜像分布的孔，该多个孔呈阵列状，孔的壁与附着表面上的端接件相比，加热时对连接材料的粘着力显著减小；
在孔中提供连接材料；
为使各端接件与对应的孔对准并且就位以与孔中的连接材料接触，将转移用和附着表面一起相对移动；
加热转移用和附着表面以及连接材料，以便将连接材料连接到端接件上；以及
冷却端接件和连接材料；以及
由附着表面，相对移动该基片使基本上所有的连接材料维持连接在端接件上；
在绝缘表面上形成包括多个加热时粘接到连接材料上的相互连接件；
为使多个圆形端接件与对应的多个相互连接件对准，为使相互连接件就位以与在端接件上的连接材料相接触，将附着和绝缘表面一起相对移动；
将附着和相互连接用基片与连接材料一起加热，以便将端接件附着到相互连接件上；
冷却附着和相互连接用基片以及连接材料以便形成相互连接的结构。
31.如权利要求30所述的方法，其特征在于：
形成相互连接用基片的步骤包括形成有机绝缘层的步骤；
形成有机绝缘层的步骤包括形成聚酰亚胺薄膜的步骤；
形成包括相互连接件的引线层的步骤包括的步骤有：
  用铜层覆盖绝缘层；以及
  选择性地蚀刻铜，形成用于相互连接件的贴片和连接各相互连接件的引线；
用铜层覆盖绝缘层的步骤包括将铜干式淀积到绝缘层上的步骤；
选择性地蚀刻的步骤包括的步骤有：
  用光敏抗蚀剂覆盖铜层；
  通过掩膜使光敏抗蚀剂选择性地曝光于电磁射线以形成图案；以及
  显影，选择性地除去光敏抗蚀剂，露出部分铜层；
  蚀刻，除去露出的铜；以及
  除去至少在相互连接用贴片范围内的光敏抗蚀剂；
形成具有绝缘表面的基片的步骤包括用有机液体覆盖引线层，并进行固化，以便形成具有用于相互连接件的窗口的引线层上方的固态阻焊剂层；
形成包含相互连接件的引线层的步骤包括形成由铜贴片构成的相互连接件的步骤；
形成包含相互连接件的引线层的步骤包括形成导电材料的圆形贴片的步骤；
形成相互连接用基片的步骤包括形成多个引线层，利用至少一层绝缘材料使每一引线层与相邻的引线层相分隔开。
32.如权利要求30所述的方法，其特征在于：
形成相互连接用基片的步骤包括层叠具有图案的铜箔的多个层的步骤，相邻的铜箔层由一聚酰亚胺薄膜分隔开；
层叠步骤包括在每一铜层和相邻的聚酰亚胺薄膜层之间提供粘接剂层。
33.如权利要求30所述的方法，其特征在于：
形成相互连接用基片的步骤包括形成陶瓷绝缘层的步骤；
形成陶瓷绝缘层的步骤包括形成氮化铝层的步骤；
形成陶瓷层的步骤包括的步骤有：
  在半成品片中形成孔；以及
  用导电材料填充孔。
34.如权利要求30所述的方法，其特征在于：
形成相互连接用基片的步骤包括用刚硬的加强用绝缘纤维填充一种有机材料；
形成相互连接用基片的步骤包括的步骤有：
机械钻孔形成贯通基片的通道孔；及
在孔中淀积导电材料；
用纤维填充有机材料的步骤包括用纺织的玻璃纤维布填充环氧树脂以形成基片的步骤。
35.如权利要求30所述的方法，其特征在于：
形成相互连接用基片的步骤包括的步骤有：
  用有机绝缘材料层覆盖金属片；
  用铜层覆盖绝缘层；
  蚀刻铜层，形成相互连接件和连接到各相互连接件的引线。
36.一种制造孔板漏印连接的相互连接结构的方法，包括的步骤有：
形成具有绝缘表面的相互连接用基片；
制备一元件；
提供用于该元件的多个端接件，当加热时连接材料粘接到接触的端接件上；
制备具有转移用表面的转移用基片；
在转移用表面上形成多个对应于多个端接件按镜像分布的孔，该多个孔呈阵列状，孔的壁与附着表面的端接件相比，加热时与接触的连接材料的粘着力显著减小；
为使多个端接件与对应的通孔对准并且就位以与有关的通孔中的各自的连接材料相接触，将转移用表面和端接件的端部一起相对移动；
通过孔板漏印使连接材料穿入通孔送到端接件上；
将端接件和连接材料一起加热，使连接材料粘接到端接件上；
冷却端接件和连接材料；
相对移动转移用基片和端接件使它们分离，让基本上所有的连接材料维持在端接件上；
在绝缘表面上形成包括多个加热时粘接到连接材料的相互连接件的引线层，该多个相互连接件对应于多个端接件按镜像分布；
为使多个端接件与对应的多个相互连接件对准，并为使相互连接件就位以与在端接件上的连接材料相接触，将附着和绝缘表面一起相对移动；
一起加热附着和转移用基片以及连接材料，以便将端接件附着到相互连接件上；
冷却附着和转移用基片以及连接材料；以便形成相互连接结构。
37.一种利用通道将多个基片相互连接的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
提供附着基片；
形成附着基片的第一引线层；
形成转移用基片的远端引线层，它由一绝缘层与附着表面分隔开；
在附着基片中形成多个通道孔；
制备多个延伸通过通道孔的导体，提供多个与第一引线层连通的由附着表面延伸的端接件，该端接件加热时粘接到连接材料上；
使端接件和远端引线层之间导通；
在绝缘表面上形成包括多个相互连接件的引线层，该多个相互连接件对应于多个端接件按镜像分布，当加热时粘接到连接材料上；
制备具有转移用表面的转移用基片；
在转移用表面上形成多个孔，该多个孔对应于多个端接件按镜像分布，与连接材料对端接件的粘着力相比，当加热时，孔对连接材料的粘着力显著减小；
在孔中提供连接材料；
进行加热和冷却，以便淀积由转移用表面的孔中流出的连接材料；
为使多个端接件与对应的多个相互连接件对准，并且为使连接材料就位以将端接件和相互连接件相连接，将附着和绝缘表面一起相对移动；
将附着和转移用基片与连接材料一起加热，以便将端接件连接到相互连接件上；
冷却附着和转移用基片以及连接材料，形成相互连接结构。
38.一种制造区域阵列式相互连接结构的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
制备具有附着表面的一个元件；
形成由该元件向外延伸的多个端接件，当加热时这些端接件粘接到连接材料上，包含的步骤有：
  形成确定一简单封闭几何形状边界的边界端接件；以及
  形成在边界内部的内部端接件，多个内部端接件离开该边界朝着该几何形状的中心向内明显隔开；
制备一转移用基片；
在转移用基片中形成对应于多个端接件按镜像分布的孔，与连接材料对端接件的粘着力相比，多个孔的壁加热时对连接材料的粘着力显著减小；
在孔中提供连接材料；
为使多个端接件与对应的孔对准并且定位以接触连接材料，将转移用表面和元件一起相对移动；
加热与连接材料接触的端接件，以便将连接材料连接到端接件上；
冷却端接件和连接材料；
相对移动转移用和附着基片使它们分离，让基本上所有的连接材料维持在端接件上；
在绝缘表面上形成包括多个相互连接件的引线层，该多个相互连接件对应于多个端接件按镜像分布，当加热时，相互连接件粘接到连接材料上；
为使多个端接件与对应多个相互连接件对准，并为多个相互连接件使就位以接触端接件上的连接材料，将附着和绝缘表面相对移动；
将附着和转移用基片与连接材料一起加热，以便将端接件附着到相互连接件上；
冷却附着和转移用基片和连接材料，以便形成相互连接结构。
39.如权利要求38所述的方法，其特征在于：
该边界确定为矩形；
一或多个内部端接件向内隔开至少约为沿边界在各端接件间的最小距离；
形成边界孔的步骤包括沿矩形边界的每一侧边形成3个或更多个孔的步骤；
形成内部孔的步骤包括形成确定第二矩形边界的各孔，第二矩形边界的每一侧边与对应的第一边界的侧边向内的间隔至少为沿第一边界各孔间最小间距；
形成内部孔的步骤包括形成确定3个或更多个矩形边界的各孔，每个矩形边界具有相同的中心，并与第一边界成比例，但是具有不同的尺寸；
形成各孔的步骤确定没有包含孔的中心矩形边界，其宽度至少两倍于沿边界的各孔间的最小距离；
形成各孔的步骤包括形成确定规则间隔的方形格网的各孔。
40.一种用于制造用于一带有端接件的元件的连接材料阵列定位件的方法，包括的步骤有：
使用一种材料形成定位件基体，该材料在连接材料的连接温度下维持刚性；
在该基体上形成转移用表面，当对连接材料加热时，连接材料明显不粘接到该表面上；
在转移用表面上形成对应于元件上的端接件按镜像分布的各孔，用于将连接材料转移到该元件的端接件上，当对连接材料加热时，连接材料明显不粘着到孔壁上，以及包括形成确定矩形边界的边界孔；和形成在矩形内部的内部孔，多个内部孔明显与边界隔开。
41.如权利要求40所述的方法，其特征在于：
形成定位件基体的步骤包括提供不锈钢片的步骤；
提供不锈钢片的步骤包括提供磁性不锈钢片；
形成孔的步骤包括显微蚀刻孔壁，以便当对连接材料加热到连接温度然后冷却时，降低对连接材料的粘着力；
形成孔的步骤包括形成矩形孔的步骤；
形成孔的步骤包括形成按阵列分布的多个孔的步骤，每个孔的直径大约小于0.1-1.0毫米，深度为直径的25-150％。
形成按阵列分布的多个孔的步骤包括形成这样的孔的步骤，该孔直径约小于0.1-0.5毫米，深度为直径的40-120％；
形成转移用表面的步骤包括在该基体上淀积有机材料层的步骤，以及形成各孔的步骤包括贯通有机材料层的激光钻孔的步骤。
42.一种用于制备经涂敷的连接材料定位件的方法，包含的步骤有：
使用一种材料形成定位件基体，该材料在连接材料的连接温度下维持刚性；
在基体上形成平整的转移用表面；
在转移用表面中形成对应于元件的引线按镜像分布的各孔，用于将连接材料转移到元件的引线上；
使用一种材料涂敷转移用表面或孔壁，与转移用表面的材料的粘着力相比，当加热到连接温度时，该材料对于连接材料的粘着力显著减小。
43.如权利要求42所述的方法，其特征在于：
形成定位件基体的步骤包括提供一种材料用作该基体的步骤，该材料在含大约10％Sn，其余绝大部分为Pb的金属焊剂合金的连接温度下仍维持刚性；
形成金属基体的步骤包括提供一种金属的步骤，该金属在含约3％Sn，其余绝大部分为Pb的金属焊剂合金的连接温度下维持刚性；
涂敷该表面或孔壁的步骤包括在真空室内干式淀积金属的步骤；
涂敷该表面或孔壁的步骤包括将氮化钛溅射到金属转移表面或孔的金属壁上的步骤，以及
形成孔的步骤包括的步骤有：
  在基体上淀积一光敏抗蚀剂层；
  通过掩膜选择性地使光敏抗蚀剂曝光于电磁辐射；
  对掩膜显影，露出所选择的基体部分；及
  进行蚀刻，在基体中形成各孔。
44.一种用于制备连接材料漏印孔板的方法，包含的步骤有：
使用一种在连接材料的连接温度下维持刚性的材料形成一定位件基片；
在基片的一侧上形成转移用表面，当对加热到连接温度时，连接材料明显不粘着到该表面上；
形成对应于元件引线的贯通基片的孔，用于将连接材料转移到元件的引线上，当加热到连接温度时，连接材料明显不粘着于该孔壁。
45.如权利要求44所述的方法，其特征在于：
形成定位体基体的步骤包括形成一种有机材料的基体，该材料在低共熔点Sn/Pb焊剂的连接温度下维持刚性；
形成各孔的步骤包括形成宽度约为0.5-2.0毫米及深度约为宽度的25-150％的各孔；
形成各孔的步骤包括对定位件基体进行机械钻孔；
该方法另外包括：利用有机材料涂敷转移用表面或孔壁；
利用有机材料涂敷转移用表面或孔壁的步骤包括向转移用表面和各孔涂敷液体阻焊剂的步骤；
该方法另外包含形成一包括平的后衬表面的后衬基片的步骤，连接材料明显不粘着于该表面，以及形成定位件基片的后表面，其与后衬板充分一致，使得连接材料不会在定位件基体的后表面和后衬基体的后衬表面之间转移。
46.一种制造具有可代换的表面安装元件的相互连接结构的方法，包含的步骤有：
形成具有绝缘表面的相互连接用基片；
在绝缘表面上形成多个相互连接件；
提供第一表面安装元件，其具有的端接件对应多个相互连接件镜像分布；
提供第一连接材料；
为使端接件对准相互连接件，将表面安装元件和相互连接用基片一起相对移动；
加热端接件和与第一连接材料连通的相互连接件；
冷却端接件、相互连接件和连接材料，以便将第一表面安装元件附着到相互连接用基片；
确定是否第一表面安装元件需要代换；
根据该决定实施的步骤是：
移去第一表面安装元件；
制备具有转移用表面的转移用元件；
在转移用元件中形成多个孔；
在孔中提供第二连接材料；
提供具有端接件的第二表面安装元件；
加热和冷却连接材料，以便使第二连接材料由孔中流出转移；
为使多个端接件与对应的多个相互连接件对准，并且为使第二连接材料与相互连接件和第二元件端接件连通，将第二元件和绝缘表面一起相对移动；
将相互连接件和端接件与第二连接材料一起加热，以便将端接件附着到相互连接件上；
冷却端接件、相互连接件以及第二连接材料，形成相互连接结构。
47.如权利要求46所述的方法，其特征在于：
形成端接件的步骤包括形成圆形端接件的步骤；
形成端接件的步骤包括形成从第二表面安装元件底表面向外延伸的端接件的步骤；
形成端接件的步骤包括形成凸粒的步骤；
形成孔的步骤包括形成延伸通过转移用元件的孔的步骤；
形成端接件的步骤包括的步骤有：
  形成确定一矩形边界的各边界端接件；以及
  形成在矩形内部的内部端接件，多个内部端接件离开边界端接件间距至少约为沿边界的各边界端接件之间的最小距离；
除去第一表面安装元件的步骤包含的步骤有：
  加热第一表面安装元件、相互连接件和第一连接材料；
  拉出第一表面安装元件，使其脱离相互连接用基片；
第二表面安装元件包含连接在端接件和元件顶表面之间的导电通道；
形成相互连接用基片的步骤包括形成有机绝缘层的步骤；
形成有机绝缘层的步骤包括形成聚酰亚胺薄膜；
形成包括相互连接件的引线层的步骤包括的步骤有：
  用铜层覆盖绝缘层；以及
选择性地蚀刻铜层，以便形成用于相互连接件的贴片和连接各相互连接件的引线；
用铜层覆盖绝缘层的步骤包括将铜干式淀积到绝缘层上的步骤；
选择性地蚀刻的步骤包括的步骤有：
  利用光敏抗蚀剂覆盖铜层；
  通过掩膜使光敏抗蚀剂选择性地曝光于电磁射线，形成图案；以及
  显影，选择性地除去光敏抗蚀剂，露出部分铜层；
  蚀刻，除去露出的铜层；以及
  至少在相互连接用贴片范围内除去光敏抗蚀剂；
形成具有绝缘表面的基片的步骤包括用有机液体覆盖引线层，以及固化，以便形成覆盖在具有用于相互连接件的窗口的引线层上的固态阻焊剂；
形成包括相互连接件的引线层的步骤包括形成圆形导电材料的相互连接用贴片的步骤；
形成圆形相互连接用贴片的步骤包括形成铜的相互连接用贴片的步骤；
形成相互连接用基片的步骤包括形成多个引线层，每个引线层与相邻的引线层至少由一层绝缘材料分隔开；
用于将由孔中流出的连接材料转移的加热和冷却步骤包括的步骤有：
  为使各端接件与对应的孔对准并且就位以与在孔中的第二连接材料相接触，将转移用元件和元件一起相对移动；
加热端接件和第二连接材料，以便将第二连接材料粘接到端接件；
冷却端接件和第二连接材料；以及
由端接件相对偏移转移用表面，基本上所有的第二连接材料维持连接在端接件上。
48.一种随后放置到一载体上的倒装式芯片，包括：
一基片，具有的半导体表面形成有电子器件；
二个或三个引线层，连接到电子器件上，由各绝缘层所分隔，并且包括在表面上的高熔点的多个平的导电金属贴片；
覆盖该表面的钝化层，在贴片处具有窗口；
覆盖该贴片的不同的导电的高熔点的金属凸粒；
在高熔点凸粒上的低熔点连接材料的凸粒它的连接温度充分低于高熔点金属的熔点，使得能够连接到载体的连接件上而不会熔化高熔点金属凸粒。
49.如权利要求48所述的倒装式芯片，其特征在于：
该基片由一种硅-金属构成，掺杂区形成晶体管；
各引线层包括多晶硅层以及一个或多个金属层，相邻的引线层由绝缘层分隔开，并且导电通道孔通过每个绝缘层与引线层相互连接；
钝化层包括一聚酰亚胺层；
在钝化层中的窗口横向小于0.13毫米；
金属层是干式淀积的铝，绝缘层是干式淀积的二氧化硅；
贴片包括扩展在部分钝化层上的干式淀积的铬、钛或钨层；
贴片包括干式淀积的一层铜；
铜可溶于高熔点金属凸粒，铜层敷以于式淀积的铝层，以防止溶解铜；
贴片包括：确定简单几何形状的边界的周边贴片；以及在边界内部的内部贴片，由边界向内向着该形状的中心明显地隔开；
多个内部贴片间距至少为沿边界的各边界贴片之间的最小距离；
各贴片形成多排，它们确定了多个同心的矩形贴片；
贴片的直径至少约为贴片间间距的40％；
高熔点凸粒包括利用低连接温度材料附着到贴片上的预成形物；
高熔点金属是第一焊剂合金；
第一熔剂的熔点大约200℃以上；
第一焊剂包含Pb以及约3-15％的Sn；
第一焊剂包含的Sn大约小于10％；
第一焊剂包含Sn和约85-90％的Pb；
第一焊剂包含至少大约10％的Pb；
低连接温度金属是第二焊剂合金；
第二焊剂的熔点在20℃-140℃之间，低于第一焊剂合金的熔点；
在涂敷第二焊剂之前，由于重熔第一焊剂的结果，使第一焊剂成半球形；
高熔点凸粒由贴片向外扩展大约为贴片直径的大约40-200％；
高熔点凸粒由贴片向外扩展大约为贴片直径的大约80-160％；
第二焊剂的熔点大约低于200℃；
非清洗式焊剂糊料的残留物分布在倒装式芯片上或在低熔点焊剂上；
在涂敷第二焊剂之后，在低于第一焊剂熔点的温度下，由于重熔第二焊剂的结果使第二焊剂成半球形；
第二焊剂的半球包住第一焊剂的半球，第二焊剂的半球的半球中心比第一焊剂半球的半球中心距表面更远，并且均在垂直于半球表面的一个平面的一条直线上；
高熔点凸粒的外表面通过加热以后再冷却凸粒而改性，与一高熔点凸粒基本上不粘着的表面相接触；
低熔点凸粒的外表面通过加热之后再冷却凸粒而改性，与一低熔点凸粒基本上不粘着的表面相接触；
通过在第二焊剂凸粒和一硬的平坦表面之间施加作用力，可改变第一和第二凸粒的形状，从而平整凸粒；
第一焊剂由贴片向外扩展大约贴片半径的25-200％；
第二焊剂的最大厚度约为第一焊剂半径的0.5-2.0倍；
第二焊剂是低共熔点的；
第二焊剂包括40％-85％的Sn以及还有Pb；
第二焊剂含大约50％-75％的Sn；
第二焊剂含Sn及大约15-60％的Pb；
第一焊剂含约25％-50％的Pb；
第二焊剂包含在重熔第二熔剂的过程中由第一焊剂中分离出的材料；
在第二焊剂中的Pb的浓度可变化；
第二焊剂中的Pb浓度由明显高于第一焊剂的边界附近的低共熔体浓度变化到接近第二焊剂的外表面处的小于或等于低共熔体浓度；
贴片包括铝质贴片；
贴片包括干式淀积的铬、钛或钨层，它扩展分布在直接粘接到钝化层的一部分绝缘钝化层上；
贴片包括干式淀积的铜层；
该铜层在重熔过程中可溶入高熔点凸粒的材料中，并且贴片包括干式淀积的铝层，以防止该铜溶于高熔点凸粒中；
窗口小于贴片宽度的一半；
贴片宽度小于0.3毫米；
窗口宽度小于0.125毫米；
倒装式芯片包含延伸通过窗口的导电通道，以便从引线贴片连接到高熔点材料的凸粒；
该通道是通过在钝化层上干式淀积铬层而导电的。
50.一种随后安置到载体上的带凸粒的芯片，包含：
基片，它的半导体表面形成有电子器件；
二个或更多个的引线层，连接到电子器件上，由各绝缘层分隔开，并且在表片上包括高熔点的平的导电金属贴片；
涂敷该表面的钝化层，在贴片处有窗口；
在贴片上的未固化的糊料的凸粒，它的连接温度明显低于贴片的熔点，以便焊剂重熔附着而不会熔化贴片。
51.如权利要求50所述的带凸粒的芯片，其特征在于：
倒装式芯片另外包含覆盖贴片的高熔点金属凸粒；
高熔点金属包括高熔点焊剂合金；
高熔点焊剂合金包括Pb和约3-10％的Sn；
未固化的糊料是包含金属颗粒和载体的焊剂糊料；
在重熔过程中，金属颗粒形成熔融低温金属焊剂合金；
低温焊剂合金是低共熔点的Pb/Sn焊剂，焊剂糊料包含非清洗型助熔剂，当重熔时形成基本惰性的残留物；
非清洗型助熔剂包括己二酸或柠檬酸。
52.一种倒装式芯片模块，用于随后附着到电路板上，包含：
载体基片，具有芯片粘接表面；
在芯片粘接表面上的芯片联接件的阵列；
基片，它具有的半导体表面形成有电子器件；二个或更多个的引线层，连接到各器件上，由各绝缘层分隔开，并且在表面上包括平的高熔点导电金属贴片；
覆盖该表面的钝化层，在贴片处有窗口；
未固化的连接材料的凸粒，将倒装式芯片连接到在倒装式芯片贴片和载体基片联接件之间的载体基片上；
由载体基片延伸的端接件，用于连接到电路板上。
53.如权利要求52所述的带凸粒的芯片，其特征在于：
倒装式芯片另外包含覆盖贴片的高熔点金属凸粒，固化的糊料分布在高熔点金属凸粒和联接件之间；
高熔点金属包括高熔点焊剂合金；
高熔点焊剂合金包括Pb和约3％-10％的Sn；
固化的糊料是一种焊剂糊料，其微观结构表明，它是就地由重熔的糊料形成的；
低温焊剂合金是低共熔点Pb/Sn焊剂；
由非清洗型焊剂残留物可在固化的糊料中或在模块的表面上可检测到。
54.一种带凸粒的载体，用于随后安装在相互连接结构上，包含：
芯片粘接表面；
在芯片粘接表面上的芯片粘接贴片的阵列；
附着表面；
包括从附着表面向远端延伸的金属连接件的引线层；
分布在连接件远端上的焊剂糊料。
55.一种带凸粒的模块，用于随后安置在相互连接结构上，包含：
附着基片；
在附着表面上的芯片粘接表面；
在芯片粘接表面上的芯片粘接贴片的阵列；
粘接到粘接贴片上的计算机芯片；
附着基片的附着表面；
包括从附着表面向远端延伸的金属连接件的引线层；
分布在连接件远端上的焊剂糊料。
56.一种芯片载体，用于随后安置在相互连接结构上，包含：
附着基片；
在附着基片上的芯片粘接表面；
在芯片粘接表面上的芯片粘接贴片的阵列；
在附着基片上的附着表面；
在附着基片上的包含平的高熔点金属连接件的引线层；
不同高熔点金属的凸粒，其熔点充分低于连接件，用于熔融高熔点凸粒而不会熔化连接件；
低连接温度连接金属的凸粒，它们覆盖高熔点凸粒并且它们的连接温度充分低于高熔点金属的熔点，以便能够连接到载体的高熔点连接件而不会熔化凸粒或连接件的高熔点金属。
57.一种芯片模块，用于随后安置在相互连接结构上，包含：
芯片粘接表面；
在芯片粘接表面上的芯片粘接贴片的阵列；
在粘接贴片上粘接的计算机芯片；
附着基片；
在附着基片上的包括平的高熔点金属连接件的引线层；
不同高熔点金属的凸粒，其熔点充分低于连接件，用于熔融高熔点凸粒而不会熔化连接件；
低连接温度连接金属的凸粒，它们覆盖高熔点凸粒，并且它们的连接温度充分低于高熔点金属的熔点，使得能连接到载体的高熔点连接件而不会熔化凸粒或连接件的高熔点金属。
58.一种针式连接片，用于随后安置到相互连接结构；包含：
基片；
从连接端通过基片中的孔延伸的针，并且它从基片向外延伸到针的远端；
热固化的连接材料的半球连接到针的连接端。
59.如权利要求58所述的针式连接片，其特征在于：
该针是铜针；
针引线端形成在靠紧基片的连接端；
固化的连接材料是重熔的低连接温度焊剂；
重熔的焊剂的显微结构表明它是由焊剂糊料重熔的；
非清洗型助熔剂的残留物在基片的表面上或在重熔的焊剂上或在重熔的焊剂内部；
针的间距小于2.6毫米；
该类针包括多个均匀间隔的针。
60.一连接针式连接片，用于随后放置在相互连接结构上，包含：
一基片；
从连接端延伸通过基片中的孔的针，它从基片向外延伸到针的远端；
可固化的连接材料，附着到针的连接端。
61.如权利要求60所述的针式连接片，其特征在于：
可固化的连接材料是焊剂糊料；
该焊剂糊料包括当达到重熔温度时可熔融并形成焊剂合金的金属颗粒。
62.一种电路板，包含：
有机材料电路板基片；
在基片上包括多个金属贴片的金属引线层；
在每个金属贴片上的焊剂凸粒，用于随后将表面安装元件连接到电路板，它具有的显微结构表明，该凸粒是通过重熔焊剂糊料形成的。
63.如权利要求62所述的电路板，其特征在于：
该焊剂含Pb和50％-75％的Sn；
该焊剂含Sn和30％-45％的Pb。
64.一种区域阵列式连接材料定位件，包含：
定位件基体，它的构成材料在连接材料的连接温度下维持刚性；
在基体上的转移用表面，当加热到连接温度时，连接材料明显不粘着于该表面；
在转移用表面中形成的对应于元件的引线按镜像分布的各孔，当加热到连接温度时，连接材料明显不粘着该孔壁，用于将连接材料转移到元件的引线上，并且包括确定矩形边界的边界孔，和在矩形内部的内部孔，该多个内部孔离开边界孔，形成明显间隔。
65.经涂敷的连接材料定位件，包含：
定位件基体，它的构成材料在连接材料的连接温度下维持刚性；
在基体上的平坦的转移用表面；
在转移用表面中的孔，它们对应于元件的引线按镜像分布，用于将连接材料转移到元件的引线上；
在转移用表面或孔壁上涂敷的一层材料，该材料当加热到连接温度时，与连接材料对转移用表面的材料的粘着力相比，连接材料对该涂敷材料的粘着力显著减小。
66.一种连接材料漏印孔板，包含：
定位件基片，它的构成材料在连接材料的连接温度下维持刚性；
在基片一侧上的转移用表面，当加热到连接温度时，连接材料明显不粘着该表面；
贯通基片的各孔，对应于一元件的引线，当加热到连接温度时，连接材料明显不粘着于该孔的壁，用于将连接材料转移到元件的引线上。
67.一种分层的连接材料定位件，包含：
一前基片，它的构成材料在连接材料的连接温度下维持刚性；
在前基片上的前侧上的转移用表面，当加热到连接温度时，连接材料明显不粘着于该表面；
由前侧通过前基片到后侧的各孔，对应于一元件的引线，当加热到连接温度时，连接材料明显不粘着于孔的壁，用于将连接材料转移到元件的引线上；
一后基片，具有一后衬表面，它与前基片的后侧上的后表面形状一致，当加热到连接温度时，连接材料明显不粘着于该后衬表面，足以防止较大数量的焊剂在孔间迁移。
68.一种漏印机，包含：
一装置，用于夹持一元件，使其在相对于漏印孔板的一个固定的位置上；
一装置，用于夹持一镂空模板，使其在元件表面上的一个固定位置；
一装置，用于沿着镂空模板滑动一叶片，以便将在镂空模板的表面上的糊料沉积到在镂空模板中的孔内；
一装置，用于恒定不断施加除了重力以外的一个作用力以便保持镂空模板压靠元件表面。
69.如权利要求68所述的漏印机，其特征在于：
用于夹持元件的装置包括一用于为漏印孔板提供底板的装置；
用于夹持元件的装置包括一用于将针插入，使其延伸进入漏印孔板的底板中的孔中并进入在元件中的对应的孔中；
用于夹持镂空模板的装置包括插入针，使其延伸进入镂空模板中的孔内并进入在元件的对应的孔内；
底板包括用于附着到该元件的另一表面上的各元件的释放件(relief)；
该底板是可卸去的；
该元件是一电路板；
用于滑动叶片的装置包括直线电动机；
该叶片包括一硬刮板；
在叶片前沿和镂空模板之间的角度在40°-80°之间；
直线电动机包括连接到叶片前沿的螺杆轴；
用于恒定施加作用力的装置包括用于向镂空模板施加磁力的装置；
用于施加磁力的装置包括磁性材料的镂空模板和在镂空模板下方用于产生磁场的装置，以便吸引镂空模板压靠该元件；
用于产生磁场的装置包括插入到底板中的永久磁铁；
该糊料是焊剂糊料；
该漏印孔板另外包含用于去除作为一个单元的底板、元件和镂空模板的装置，用于把该单元置入一重熔加热器中，用于重熔在元件表面上的焊剂糊料，不会干扰在镂空模板和元件表面之间的对准关系；
底板包括有机材料，以提供更敏感的重熔过程。
70.一种焊剂糊料重熔用固定件，包含：
一装置，用于在加热器中进行重熔的过程中支承一个元件，在该元件的表面上有漏印用镂空模板；
一装置，用于在加热器中加热镂空模板、元件和固定件并随后冷却时，对镂空模板施加恒定的作用力或压力，迫使它压靠元件表面。
71.如权利要求70所述的固定件，其特征在于：
用于支承该元件的装置包括一底板；
用于支承该元件的装置另外包括在底板和该元件之间延伸的针；
用于提供恒定作用力的装置包括一顶板，和弹簧装置，用于在顶板和镂空模板间施加作用力；
用于施加恒定作用力的装置包括机械弹簧装置；
该弹簧装置包括多个在顶板和镂空模板之间延伸的弹性针。
72.如权利要求70所述的固定件，其特征在于：
用于支承元件的装置包括一底板，在该底板上静置该元件；
用于施加恒定作用力的装置包括用于设置制备镂空模板的磁性不锈钢装置和产生磁场的装置，用以将镂空模板吸引到元件上；
用于产生磁场的装置包括置入底板中的多个永久磁铁；
底板用低热容量的有机材料制造，用以在加热和冷却过程中，提供更敏感的热性能。
73.一种用于制造信息管理系统的方法，包含的步骤有：
提供一个或多个机箱；
在该机箱中提供一个或多个处理装置；
在该一个或多个机箱中提供与处理装置通讯联系的随机存取存储器；
制备一个或多个转移用基片，每个都具有一转移用表面；
在每个转移用表面内形成多个孔；
在孔中提供连接材料；
制备一个或多个元件，每个元件具有一附着表面；
在每个附着表面上按阵列分布形成多个连接件，该多个连接件对应于该多个孔按镜像分布，当加热时与连接件接触的连接材料对连接件的粘着力显著大于对孔壁的粘着力；
为使各连接件与对应的孔对准并且就位以与孔中的连接材料相接触，将转移用和附着表面一起相对移动；
加热转移用和附着表面以及连接材料，以便将连接材料连接到接触件上；以及
冷却连接件和连接材料；以及
由附着表面相对移动基片，基本上所有的连接材料维持连接在连接件上；
形成具有绝缘表面的相互连接用基片；
在绝缘表面上形成包括多个相互连接件的引线层，在每个具有多个连接件的附着表面上，该多个相互连接件与多个孔相对应按镜像分布，当加热时该相互连接件粘接到连接材料上；
为使多个圆形连接件与对应的多个相互连接件对准，并为使相互连接件就位以与连接件的连接材料相接触，将附着和绝缘表面一起相对移动；
将附着和相互连接用基片与连接材料一起加热，将连接件附着到相互连接件上；
冷却附着和相互连接用基片以及连接材料，形成相互连接结构；
连接相互连接结构，以便与一个或更多个处理装置通讯联系，用以管理信息。
74.用于制造倒装式芯片的设备，包含：
用于制备半导体晶体的装置，
用于锯开晶体形成晶片的装置；
用于在晶片上形成电子器件的装置；
用于形成具有相互连接通道并由二氧化硅层分隔开的金属引线层的装置；
用于在晶片上形成钝化层的装置；
用于在钝化层的窗口处形成金属贴片的装置；
用于制备具有与贴片对应的孔的转移用基片的装置；
用于将连接材料多孔漏印到孔中的装置；
用于将晶片夹持在相对于转移用基片的一个固定位置上，使贴片大致与连接材料相接触；
用于加热连接材料和贴片同时保持在固定位置的装置，用于将连接材料转移到贴片上；以及
用于将晶片切成芯片的装置。
75.用于制备载体模块的装置，包含：
用于形成具有金属接触件的区域阵列的载体基片的装置；
用于制备焊剂转移用基片的装置；
用于形成在转移用基片中的孔的装置；
用于将连接材料多孔漏印到孔中的装置；
用于将载体基片夹持在相对载体基片的一个固定位置上的装置，使接触件与连接材料接触；
用于加热连接材料和贴片同时保持在该固定位置的装置，用以将连接材料转移用接触件上。
CNB961099100A 1995-08-02 1996-07-12 一种制备连接结构的方法 Expired - Lifetime CN1182573C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/510,401 US5872051A (en) 1995-08-02 1995-08-02 Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US510,401 1995-08-02
US510401 1995-08-02

Publications (2)

Publication Number Publication Date
CN1152190A true CN1152190A (zh) 1997-06-18
CN1182573C CN1182573C (zh) 2004-12-29

Family

ID=24030592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961099100A Expired - Lifetime CN1182573C (zh) 1995-08-02 1996-07-12 一种制备连接结构的方法

Country Status (5)

Country Link
US (3) US5872051A (zh)
EP (1) EP0757386A2 (zh)
KR (1) KR100257420B1 (zh)
CN (1) CN1182573C (zh)
MY (2) MY134089A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258593B (zh) * 2005-06-14 2010-11-10 丘费尔资产股份有限公司 隔离的芯片至芯片的接触点
CN102263089A (zh) * 2010-05-27 2011-11-30 海力士半导体有限公司 具有多芯片结构的半导体集成电路
CN101965101B (zh) * 2009-07-22 2012-07-04 华为技术有限公司 模块电路板组件、模块电路板及电子产品
CN104269361A (zh) * 2014-10-10 2015-01-07 禾邦电子(苏州)有限公司 半导体芯片封装方法
CN108293300A (zh) * 2015-10-01 2018-07-17 三菱重工制冷空调系统株式会社 基板、电动压缩机以及空气调节器
CN111972052A (zh) * 2018-04-12 2020-11-20 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN116604120A (zh) * 2023-07-21 2023-08-18 中国科学院宁波材料技术与工程研究所 基于金刚石基底的防伪标识焊印方法、装置及应用

Families Citing this family (321)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JPH1050769A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージの製造装置および製造方法
US6379484B2 (en) 1996-07-30 2002-04-30 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor package
JP3980066B2 (ja) * 1996-09-20 2007-09-19 株式会社ルネサステクノロジ 液晶表示装置の製造方法
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
FR2762715B1 (fr) * 1997-04-28 2000-07-21 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre
EP0932198B1 (en) * 1997-05-09 2015-12-09 Citizen Holdings Co., Ltd. Process for manufacturing semiconductor package and circuit board assembly
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
KR100283744B1 (ko) * 1997-08-01 2001-04-02 윤종용 집적회로실장방법
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
US6039805A (en) * 1998-01-12 2000-03-21 International Business Machines Corporation Transfer fluxing method and apparatus for component placement on substrate
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JPH11233554A (ja) * 1998-02-17 1999-08-27 Mitsubishi Electric Corp 半田バンプの矯正方法
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6103549A (en) * 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
US6253992B1 (en) * 1998-03-18 2001-07-03 Tessera, Inc. Solder ball placement fixtures and methods
US6329712B1 (en) * 1998-03-25 2001-12-11 Micron Technology, Inc. High density flip chip memory arrays
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6406988B1 (en) * 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
TW377399B (en) * 1998-08-03 1999-12-21 Via Technologies Co Ltd Method of testing reworked chip
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6121576A (en) * 1998-09-02 2000-09-19 Micron Technology, Inc. Method and process of contact to a heat softened solder ball array
US6268275B1 (en) 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6592943B2 (en) * 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3503523B2 (ja) * 1999-04-09 2004-03-08 千住金属工業株式会社 はんだボールおよびはんだボールの被覆方法
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP3303849B2 (ja) * 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
US6513701B2 (en) 1999-06-24 2003-02-04 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6253675B1 (en) 1999-06-29 2001-07-03 Carl P. Mayer Solder paste stenciling apparatus and method of use for rework
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
TW423133B (en) * 1999-09-14 2001-02-21 Advanced Semiconductor Eng Manufacturing method of semiconductor chip package
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
FR2799578B1 (fr) * 1999-10-08 2003-07-18 St Microelectronics Sa Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
AU1591301A (en) 1999-11-09 2001-06-06 Sri International Workstation, apparatus, and methods for the high-throughput synthesis, screeningand characterization of combinatorial libraries
US7033840B1 (en) 1999-11-09 2006-04-25 Sri International Reaction calorimeter and differential scanning calorimeter for the high-throughput synthesis, screening and characterization of combinatorial libraries
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2001185640A (ja) * 1999-12-24 2001-07-06 Nec Corp 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6570250B1 (en) * 2000-02-24 2003-05-27 Honeywell International Inc. Power conditioning substrate stiffener
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6373137B1 (en) * 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
EP1156521A3 (en) * 2000-04-24 2007-05-23 Interuniversitair Microelektronica Centrum Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
US6492197B1 (en) 2000-05-23 2002-12-10 Unitive Electronics Inc. Trilayer/bilayer solder bumps and fabrication methods therefor
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6448796B1 (en) 2000-06-14 2002-09-10 International Business Machines Corporation Selective netlist to test fine pitch multi-chip semiconductor
TW447060B (en) * 2000-06-15 2001-07-21 Orient Semiconductor Elect Ltd Method for growing a columnar bump on an integrated circuit substrate
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6402464B1 (en) * 2000-08-29 2002-06-11 General Electric Company Enhanced heat transfer surface for cast-in-bump-covered cooling surfaces and methods of enhancing heat transfer
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US6412680B1 (en) * 2000-09-26 2002-07-02 Agere Systems Guardian Corp. Dual-in-line BGA ball mounter
US6467680B1 (en) * 2000-10-10 2002-10-22 Axsun Technologies, Inc. Optical bench assembly solder fixture and method
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
TW463283B (en) * 2000-11-03 2001-11-11 Mosel Vitelic Inc Inspection method of photolithography process for power transistor processing
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US20050048688A1 (en) * 2000-12-07 2005-03-03 Patel Satyadev R. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US7307775B2 (en) * 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6883977B2 (en) 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
TW570856B (en) 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6445075B1 (en) 2001-01-26 2002-09-03 Amkor Technology, Inc. Semiconductor module package substrate
US6494361B1 (en) * 2001-01-26 2002-12-17 Amkor Technology, Inc. Semiconductor module package substrate fabrication method
TW486798B (en) * 2001-03-13 2002-05-11 Advanced Semiconductor Eng Method for laser removal of black oxide and via filling
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6573122B2 (en) * 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6653563B2 (en) * 2001-03-30 2003-11-25 Intel Corporation Alternate bump metallurgy bars for power and ground routing
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7340076B2 (en) * 2001-05-10 2008-03-04 Digimarc Corporation Digital watermarks for unmanned vehicle navigation
US20020169962A1 (en) * 2001-05-10 2002-11-14 Brundage Trent J. Digital watermarks used in automation equipment
US6572010B2 (en) * 2001-06-12 2003-06-03 Applied Materials Inc. Integrated solder bump deposition apparatus and method
US6822331B2 (en) * 2001-06-14 2004-11-23 Delphi Technologies, Inc. Method of mounting a circuit component and joint structure therefor
JP2002373929A (ja) * 2001-06-14 2002-12-26 Tokyo Electron Ltd ウエハ支持体
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US6562656B1 (en) * 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
US6644536B2 (en) * 2001-12-28 2003-11-11 Intel Corporation Solder reflow with microwave energy
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TWI277160B (en) * 2002-02-25 2007-03-21 Advanced Semiconductor Eng Bumping process
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6813016B2 (en) * 2002-03-15 2004-11-02 Ppt Vision, Inc. Co-planarity and top-down examination method and optical module for electronic leaded components
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
TW550800B (en) * 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US20050140009A1 (en) * 2002-06-17 2005-06-30 Horst Groeninger Method and apparatus for the production of an electronic component with external contact areas
DE50311055D1 (de) * 2002-06-17 2009-02-26 Infineon Technologies Ag EN BAUTEILS MIT AUSSENKONTAKTFLÄCHEN UND VERWENDUNG DER vORRICHTUNG ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUTEILS
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
KR100886701B1 (ko) * 2002-07-09 2009-03-04 주식회사 하이닉스반도체 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
TW557520B (en) * 2002-08-28 2003-10-11 Advanced Semiconductor Eng Semiconductor package module and process thereof
JP3879642B2 (ja) * 2002-09-20 2007-02-14 セイコーエプソン株式会社 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US7180184B2 (en) * 2002-11-22 2007-02-20 Yu-Nung Shen Conductive bump for semiconductor device and method for making the same
US7405860B2 (en) * 2002-11-26 2008-07-29 Texas Instruments Incorporated Spatial light modulators with light blocking/absorbing areas
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6893799B2 (en) * 2003-03-06 2005-05-17 International Business Machines Corporation Dual-solder flip-chip solder bump
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法
US7013365B2 (en) * 2003-06-16 2006-03-14 Michael Arnouse System of secure personal identification, information processing, and precise point of contact location and timing
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
DE10347622B4 (de) * 2003-10-09 2006-09-07 Infineon Technologies Ag Substrat mit Lötpad zur Herstellung einer Lötverbindung
US20050093134A1 (en) 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US8368211B2 (en) * 2004-03-11 2013-02-05 International Rectifier Corporation Solderable top metalization and passivation for source mounted package
US20060011712A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Improved decal solder transfer method
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7253504B1 (en) 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
KR100608610B1 (ko) * 2004-12-20 2006-08-08 삼성전자주식회사 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
US7160798B2 (en) * 2005-02-24 2007-01-09 Freescale Semiconductor, Inc. Method of making reinforced semiconductor package
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7508063B2 (en) * 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
TWI268589B (en) * 2005-06-03 2006-12-11 Via Tech Inc Electronic apparatus with thermal module
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
WO2007028060A2 (en) * 2005-09-02 2007-03-08 Southwall Technologies, Inc. Durable near-infrared blocking and emi shielding film for display filter
WO2007031298A1 (de) * 2005-09-14 2007-03-22 Htc Beteiligungs Gmbh Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
DE102005046737B4 (de) * 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
JP2007103437A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 部品固定方法および部品固定装置、並びに部品固定装置を備えたプリント回路板および電子機器
JP2007103816A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 配線基板および電子回路装置
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
KR100729502B1 (ko) 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
JP2009515352A (ja) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 少なくとも１つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070145104A1 (en) * 2005-12-28 2007-06-28 Mengzhi Pang System and method for advanced solder bumping using a disposable mask
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US20070152023A1 (en) * 2005-12-30 2007-07-05 Semx Corporation Solder deposit method on electronic packages for post-connection process
JP2009527914A (ja) * 2006-02-23 2009-07-30 ピコデオン エルティーディー オイ 太陽電池ならびに太陽電池を生産する装置および方法
US7867823B2 (en) * 2006-03-07 2011-01-11 International Rectifier Corporation Method for fabricating a semiconductor package
US20070284412A1 (en) * 2006-05-31 2007-12-13 Prakash Anna M Solder flux composition
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7946175B2 (en) * 2006-06-09 2011-05-24 Hamilton Sundstrand Corporation In-situ monitoring device and method to determine accumulated printed wiring board vibration stress fatigue
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
CN101553903B (zh) 2006-10-17 2012-08-29 丘费尔资产股份有限公司 晶片通孔形成方法
US20080173700A1 (en) * 2007-01-22 2008-07-24 Mehlin Dean Matthews System and method for solder bonding
WO2008097964A1 (en) * 2007-02-05 2008-08-14 Texas Instruments Incorporated Micro-ball loading device and loading method
JP4271241B2 (ja) * 2007-02-05 2009-06-03 日本テキサス・インスツルメンツ株式会社 マイクロボール搭載装置
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7705632B2 (en) 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
US7703662B2 (en) * 2007-03-07 2010-04-27 Shinko Electric Industries Co., Ltd. Conductive ball mounting apparatus and conductive ball mounting method
US7748116B2 (en) 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US7906835B2 (en) * 2007-08-13 2011-03-15 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7466028B1 (en) * 2007-10-16 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor contact structure
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
KR100944534B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 전자 방출 소자를 이용하는 웨이퍼 범핑을 위한 고분해능오버레이 얼라인 장치 및 방법
KR100944533B1 (ko) * 2007-12-24 2010-03-03 주식회사 에이디피엔지니어링 고정홈이 가공된 캐비티를 이용하여 솔더 범프의 지지력을강화한 웨이퍼 범핑용 템플릿 및 그 제조 방법
KR100944530B1 (ko) * 2007-12-26 2010-03-03 주식회사 에이디피엔지니어링 유리성형을 이용하여 제조한 웨이퍼 범핑용 템플릿 및 그제조 방법
KR100965520B1 (ko) * 2007-12-26 2010-06-23 엘아이지에이디피 주식회사 솔더범프 형성용 템플릿의 용융솔더 주입장치
KR101408730B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범프들을 형성하기 위한 템플릿 및 이의 제조 방법
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
US8522425B2 (en) * 2008-09-29 2013-09-03 Apple Inc. Assembly techniques for electronic devices having compact housing
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
KR101106978B1 (ko) 2009-05-13 2012-01-20 엘아이지에이디피 주식회사 솔더 범프 형성용 템플릿
KR101208003B1 (ko) * 2009-05-13 2012-12-05 엘아이지에이디피 주식회사 솔더 범프 형성 방법
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
KR101085678B1 (ko) * 2009-12-08 2011-11-22 삼성전기주식회사 인쇄회로기판 제조 장치
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US8603862B2 (en) * 2010-05-14 2013-12-10 International Business Machines Corporation Precise-aligned lock-and-key bonding structures
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR20120042240A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 Ｔｍｖ 패키지온패키지 제조방법
CN102074541B (zh) * 2010-11-26 2014-09-03 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8514386B2 (en) * 2011-05-25 2013-08-20 International Business Machines Corporation Technique for verifying the microstructure of lead-free interconnects in semiconductor assemblies
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
US20130026212A1 (en) * 2011-07-06 2013-01-31 Flextronics Ap, Llc Solder deposition system and method for metal bumps
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8871629B2 (en) 2011-11-08 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of and semiconductor devices with ball strength improvement
US8615724B2 (en) 2011-12-29 2013-12-24 Flextronics Ap Llc Circuit assembly yield prediction with respect to form factor
US8561879B2 (en) * 2012-01-09 2013-10-22 Apple Inc. Hotbar device and methods for assembling electrical contacts to ensure co-planarity
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR20140023070A (ko) * 2012-08-16 2014-02-26 에스케이하이닉스 주식회사 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
US9092712B2 (en) 2012-11-02 2015-07-28 Flextronics Ap, Llc Embedded high frequency RFID
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
CN104332448B (zh) 2013-03-05 2018-12-04 弗莱克斯电子有限责任公司 溢出通路
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9661738B1 (en) 2014-09-03 2017-05-23 Flextronics Ap, Llc Embedded coins for HDI or SEQ laminations
US9731384B2 (en) 2014-11-18 2017-08-15 Baker Hughes Incorporated Methods and compositions for brazing
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR20170086886A (ko) * 2016-01-19 2017-07-27 삼성메디슨 주식회사 초음파 프로브 및 그 제조 방법
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
CN105702170A (zh) * 2016-04-05 2016-06-22 京东方科技集团股份有限公司 胶材、柔性模组、显示设备及柔性模组的制作方法
KR101817246B1 (ko) * 2016-04-22 2018-01-10 (주)포인트엔지니어링 유기발광다이오드용 마스크
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20180248342A1 (en) * 2017-02-28 2018-08-30 Hubbell Incorporated Panels and enclosures with component positioning templates
US10879102B2 (en) * 2017-08-07 2020-12-29 Boston Process Technologies, Inc Flux-free solder ball mount arrangement
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11207065B2 (en) * 2018-08-20 2021-12-28 Cilag Gmbh International Method for fabricating surgical stapler anvils
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
US11207744B2 (en) * 2019-10-25 2021-12-28 Micron Technology, Inc. Two-step solder-mask-defined design
US20220388173A1 (en) * 2019-11-25 2022-12-08 Corning Incorporated Method and apparatus for back end control of translation and rotation of a green ware
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US20210203094A1 (en) * 2021-03-16 2021-07-01 Intel Corporation Ball grid array card edge connector
CN115955783B (zh) * 2022-12-30 2024-03-08 福莱盈电子股份有限公司 一种提升lcm软硬板acf金手指尺寸稳定性的方法
CN118073276B (zh) * 2024-03-01 2024-10-15 无锡中微高科电子有限公司 一种改善倒扣焊器件凸点焊接强度的后处理方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (zh) * 1968-05-10 1980-02-21
US3645392A (en) * 1970-08-26 1972-02-29 Ibm Document sorting system
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US4119480A (en) * 1976-05-13 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing thick-film circuit devices
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US4311267A (en) * 1979-05-04 1982-01-19 Gte Automatic Electric Laboratories, Inc. Method of screening paste solder onto leaded hybrid substrates
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
FR2608484B1 (fr) * 1986-12-23 1989-04-28 Bertin & Cie Machine a microfaisceau laser d'intervention sur des objets a couches minces de materiau
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
JPS6459944A (en) * 1987-08-31 1989-03-07 Fuji Xerox Co Ltd Mounting method for electronic component
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH03236342A (ja) * 1990-02-13 1991-10-22 Sumitomo Chem Co Ltd 光学活性なアルコール類およびその製造法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5057969A (en) * 1990-09-07 1991-10-15 International Business Machines Corporation Thin film electronic device
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
JPH04263433A (ja) * 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JP2643613B2 (ja) * 1991-02-19 1997-08-20 松下電器産業株式会社 電気的接続接点の形成方法および電子部品の実装方法
US5145104A (en) * 1991-03-21 1992-09-08 International Business Machines Corporation Substrate soldering in a reducing atmosphere
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH04342139A (ja) * 1991-05-20 1992-11-27 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および実装基板の製造方法
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
JPH06124953A (ja) * 1992-10-12 1994-05-06 Matsushita Electron Corp 半導体装置のバンプ形成方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5623506A (en) * 1994-01-28 1997-04-22 International Business Machines Corporation Method and structure for providing error correction code within a system having SIMMs
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
US5539333A (en) * 1995-01-23 1996-07-23 International Business Machines Corporation CMOS receiver circuit
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US5542601A (en) * 1995-02-24 1996-08-06 International Business Machines Corporation Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258593B (zh) * 2005-06-14 2010-11-10 丘费尔资产股份有限公司 隔离的芯片至芯片的接触点
CN101965101B (zh) * 2009-07-22 2012-07-04 华为技术有限公司 模块电路板组件、模块电路板及电子产品
CN102263089A (zh) * 2010-05-27 2011-11-30 海力士半导体有限公司 具有多芯片结构的半导体集成电路
CN102263089B (zh) * 2010-05-27 2015-08-05 海力士半导体有限公司 具有多芯片结构的半导体集成电路
CN104269361A (zh) * 2014-10-10 2015-01-07 禾邦电子(苏州)有限公司 半导体芯片封装方法
CN104269361B (zh) * 2014-10-10 2017-04-19 禾邦电子(苏州)有限公司 半导体芯片封装方法
CN108293300A (zh) * 2015-10-01 2018-07-17 三菱重工制冷空调系统株式会社 基板、电动压缩机以及空气调节器
CN108293300B (zh) * 2015-10-01 2020-08-07 三菱重工制冷空调系统株式会社 基板、电动压缩机以及空气调节器
CN111972052A (zh) * 2018-04-12 2020-11-20 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN111972052B (zh) * 2018-04-12 2024-02-06 株式会社富士 印刷基板形成方法及印刷基板形成装置
CN116604120A (zh) * 2023-07-21 2023-08-18 中国科学院宁波材料技术与工程研究所 基于金刚石基底的防伪标识焊印方法、装置及应用
CN116604120B (zh) * 2023-07-21 2023-09-22 中国科学院宁波材料技术与工程研究所 基于金刚石基底的防伪标识焊印方法、装置及应用

Also Published As

Publication number Publication date
US6165885A (en) 2000-12-26
EP0757386A2 (en) 1997-02-05
KR100257420B1 (ko) 2000-05-15
MY134089A (en) 2007-11-30
CN1182573C (zh) 2004-12-29
MY127628A (en) 2006-12-29
KR970012964A (ko) 1997-03-29
US5872051A (en) 1999-02-16
US6759738B1 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
CN1182573C (zh) 一种制备连接结构的方法
CN1244139C (zh) 半导体器件和半导体组件
CN1220250C (zh) 半导体器件的制造方法
CN1210792C (zh) 半导体器件及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN100336426C (zh) 多层印刷电路板以及多层印刷电路板的制造方法
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1117395C (zh) 半导体组件的制造方法及半导体组件
US6740576B1 (en) Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
CN1110063C (zh) 用于装配电子部件的带有焊接合金的衬底
CN1295783C (zh) 电子装置
CN1151009C (zh) 利用牺牲基片制作互连件和接点
CN1893051A (zh) 半导体器件
CN1245857C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1437256A (zh) 半导体元件及其制造方法，和半导体器件及其制造方法
CN1765161A (zh) 刚挠性电路板
CN1416311A (zh) 形成电极间粘合结构的方法和电极间粘合结构
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
JP2017514995A (ja) 低圧焼結用粉末
CN1443625A (zh) 焊料
CN1197514A (zh) 微电子接触构件及其制造方法
US5316205A (en) Method for forming gold bump connection using tin-bismuth solder
CN101080812A (zh) 倒装芯片安装用树脂组成物及凸块形成用树脂组成物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041229

EXPY Termination of patent right or utility model