JP2007103816A - 配線基板および電子回路装置 - Google Patents

配線基板および電子回路装置 Download PDF

Info

Publication number
JP2007103816A
JP2007103816A JP2005294424A JP2005294424A JP2007103816A JP 2007103816 A JP2007103816 A JP 2007103816A JP 2005294424 A JP2005294424 A JP 2005294424A JP 2005294424 A JP2005294424 A JP 2005294424A JP 2007103816 A JP2007103816 A JP 2007103816A
Authority
JP
Japan
Prior art keywords
film
wiring
electrode pad
wiring board
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005294424A
Other languages
English (en)
Inventor
Yoichiro Kurita
洋一郎 栗田
Koji Soejima
康志 副島
Masaya Kawano
連也 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005294424A priority Critical patent/JP2007103816A/ja
Priority to US11/541,536 priority patent/US20070080449A1/en
Publication of JP2007103816A publication Critical patent/JP2007103816A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】従来の配線基板においては、半導体チップとの接続ピッチの微細化が妨げられていた。
【解決手段】配線基板１０は、絶縁樹脂層１２（基材）、配線１４、および電極パッド１６を有している。絶縁樹脂層１２上には、配線１４および電極パッド１６が形成されている。これらの配線１４および電極パッド１６は、一体に設けられている。電極パッド１６の絶縁樹脂層１２と反対側の面Ｓ１に露出し、電極パッド１６を構成する第１の金属材料は、配線１４の絶縁樹脂層１２と反対側の面Ｓ２に露出し、配線１４を構成する第２の金属材料に比して、酸化物形成の自由エネルギーが高い。
【選択図】図２

Description

本発明は、配線基板および電子回路装置に関する。
従来の配線基板としては、例えば特許文献１に記載されたものがある。図１０を参照しつつ、同文献に記載の配線基板の構成を説明する。この配線基板においては、基材１０１上に、接着材１０２を介して、配線１０３および電極パッド１０４が設けられている。これらの配線１０３および電極パッド１０４は、一体の導体パターンとして形成されている。この電極パッド１０４には、半導体チップ１１０の半田電極１１１が接続される。
配線１０３上には、電極パッド１０４に半田電極１１１を接続する際に半田が当該配線１０３上に流れ込むのを防止すべく、ソルダーレジスト１０５が形成されている。すなわち、上述の電極パッド１０４は、パターニングされたソルダーレジスト１０５の開口部に形成されている。
特開平５−１４４８１６号公報
しかしながら、一般に、ソルダーレジストは、パターニング性が低いため、高精度で微細なパターニングに適さない。それゆえ、電極パッド１０４が設けられる開口部をソルダーレジスト１０５に小さな配列ピッチで形成することは困難である。それにより、図１０の配線基板においては、半導体チップとの接続ピッチの微細化、言い換えれば基材１０１上における電極パッド１０４の配列ピッチの微細化が妨げられていた。
本発明による配線基板は、半田電極を有する電子回路チップが載置される配線基板であって、基材上に設けられた配線と、上記基材上に上記配線と一体に設けられ、上記基材と反対側の面に上記電子回路チップの上記半田電極が接続される電極パッドと、を備え、上記電極パッドの上記基材と反対側の面に露出し、当該電極パッドを構成する第１の金属材料は、上記配線の上記基材と反対側の面に露出し、当該配線を構成する第２の金属材料に比して、酸化物形成の自由エネルギーが高いことを特徴とする。
この配線基板においては、酸化物形成の自由エネルギーが比較的高い金属材料（第１の金属材料）が電極パッドの表面に露出する一方で、同エネルギーが比較的低い金属材料（第２の金属材料）が配線の表面に露出している。このため、配線の表面は、電極パッドの表面に比して酸化され易い。一般に金属酸化膜は金属よりも半田に対する濡れ性が低いため、配線の表面上に金属酸化膜が形成されると、配線部分の半田に対する濡れ性が電極パッド部分のそれよりも低くなる。これにより、電極パッドに電子回路チップの半田電極を接続する際に、半田が電極パッド部分から配線部分に流れ込むのが防止される。したがって、この配線基板によれば、半田が配線に流れ込むのを防止するために当該配線上にソルダーレジストを設ける必要がない。よって、図１０の配線基板とは異なり、ソルダーレジストのパターニング性の低さに起因して、電極パッドの配列ピッチの微細化が妨げられることがない。
本発明によれば、電極パッドの配列ピッチの微細化に適した構造の配線基板およびそれを備える電子回路装置が実現される。
以下、図面を参照しつつ、本発明による配線基板および電子回路装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による電子回路装置の一実施形態を示す断面図である。電子回路装置１は、配線基板１０および電子回路チップ２０を備えている。配線基板１０は、絶縁樹脂層１２（基材）、配線１４、および電極パッド１６を有している。
絶縁樹脂層１２を構成する樹脂としては、例えばエポキシ樹脂またはポリイミド樹脂等を用いることができる。絶縁樹脂層１２上には、配線１４および電極パッド１６が形成されている。これらの配線１４および電極パッド１６は、一体に設けられている。電極パッド１６の絶縁樹脂層１２と反対側の面には、後述する電子回路チップ２０の半田電極２２が接続される。
配線１４の一部は、外部電極パッド１８を構成している。この外部電極パッド１８は、電子回路装置１の外部電極端子が接続されるパッドである。本実施形態において外部電極パッド１８は、上層パッドメタル１８ａと下層パッドメタル１８ｂとを含んでいる。これらのうち上層パッドメタル１８ａは、絶縁樹脂層１２上に設けられ、配線１４の一部分として構成されている。一方、下層パッドメタル１８ｂは、絶縁樹脂層１２中に設けられている。この下層パッドメタル１８ｂは、絶縁樹脂層１２を貫通し、一端面が上層パッドメタル１８ａに接続されるとともに、他端面が絶縁樹脂層１２の表面に露出している。そして、当該他端面上に、電子回路装置１の外部電極端子として半田バンプ３６が形成されている。
電子回路チップ２０は、その電極端子として半田電極２２を有している。半田電極２２は、上述の電極パッド１６の一面（絶縁樹脂層１２と反対側の面）に接続されている。これにより、電子回路装置１においては、配線基板１０上に電子回路チップ２０が載置された構成となっている。半田電極２２は、例えば半田バンプである。ただし、半田電極２２は、ＣｕやＮｉ等の金属からなる基部上に半田膜が形成されたものであってもよい。なお、電子回路チップ２０は、トランジスタ等の半導体素子が設けられた半導体チップに限らず、抵抗素子や容量素子等の非半導体素子のみが設けられたチップであってもよい。
配線基板１０と電子回路チップ２０との間の間隙には、アンダーフィル樹脂３２が充填されている。また、配線基板１０上には、封止樹脂３４が形成されている。この封止樹脂３４は、電子回路チップ２０の側面および上面を覆っている。ただし、封止樹脂３４は、電子回路チップ２０の側面および上面のうち側面のみを覆っていてもよい。すなわち、電子回路チップ２０が封止樹脂３４の表面に露出した構成であってもよい。
図２を参照しつつ、配線基板１０の構成をより詳細に説明する。同図は、図１中の配線基板１０の一部を示す断面図である。配線１４は、絶縁樹脂層１２側から順に、Ｃｕ膜４２ａおよびＮｉ膜４２ｂからなる積層構造を有している。一方、電極パッド１６は、絶縁樹脂層１２側から順に、Ｃｕ膜４２ａ、Ｎｉ膜４２ｂ、Ｃｕ膜４２ｃ、Ｎｉ膜４２ｄおよびＡｕ膜４２ｅからなる積層構造を有している。すなわち、Ｃｕ膜４２ａおよびＮｉ膜４２ｂは、配線１４および電極パッド１６の双方に渡って連続して設けられており、配線１４および電極パッド１６それぞれの積層構造を構成している。換言すれば、配線１４および電極パッド１６は、これらのＣｕ膜４２ａおよびＮｉ膜４２ｂを共有している。
電極パッド１６は、上述のとおり、配線１４との間で共有するＣｕ膜４２ａおよびＮｉ膜４２ｂに加えて、Ｃｕ膜４２ｃ、Ｎｉ膜４２ｄおよびＡｕ膜４２ｅを含んでいる。これにより、配線１４の絶縁樹脂層１２からの高さｈ１と電極パッド１６の絶縁樹脂層１２からの高さｈ２とは、互いに異なっている。本実施形態においては、ｈ１<ｈ２である。上述のように配線１４および電極パッド１６は、Ｃｕ膜４２ａおよびＮｉ膜４２ｂを共有しているため、絶縁樹脂層１２から高さｈ１までの範囲において、配線１４および電極パッド１６は、同一の層構造を有している。
ここで、電極パッド１６の絶縁樹脂層１２と反対側の面（図２中の面Ｓ１）に露出し、電極パッド１６を構成する金属材料（第１の金属材料）は、配線１４の絶縁樹脂層１２と反対側の面（図２中の面Ｓ２）に露出し、配線１４を構成する金属材料（第２の金属材料）に比して、酸化物形成の自由エネルギーが高い。本実施形態において、第１の金属材料はＡｕ膜４２ｅを構成するＡｕ、第２の金属材料はＮｉ膜４２ｂを構成するＮｉということになる。なお、第１の金属材料としては、Ａｕの他に、例えば、Ａｇ、ＰｔまたはＰｄ等を用いることができる。また、第２の金属材料としては、Ｎｉの他に、例えばＣｕ等を用いることができる。
また、配線１４の面Ｓ２上には、上記第２の金属材料の酸化物によって構成された金属酸化膜（図示せず）が形成されている。この金属酸化膜は、自然酸化膜として得ることができる。
図３〜図７を参照しつつ、電子回路装置１の製造方法の一例を説明する。まず、支持基板であるシリコンウエハ９０上に、介在層としてＣｕ膜９２をスパッタ法等により形成する（図３（ａ））。次に、Ｃｕ膜９２上に、絶縁樹脂層１２を形成する。このとき、絶縁樹脂層１２のうち、下層パッドメタル１８ｂが設けられる部分は開口しておく（図３（ｂ））。なお、絶縁樹脂層１２を構成する樹脂として感光性樹脂を用いることにより、このようにパターニングされた絶縁樹脂層１２を低コストで形成することができる。
続いて、Ｃｕ膜９２をシード層としためっき法により、絶縁樹脂層１２の上記開口に下層パッドメタル１８ｂを形成する（図４（ａ））。その後、セミアディティブ法により、上層パッドメタル１８ａを含む配線１４を形成する（図４（ｂ））。具体的には、下層パッドメタル１８ｂが形成された絶縁樹脂層１２上に、ＴｉやＣｒ等の密着金属膜を介して、スパッタ法によりＣｕ膜を形成する。その後、フォトレジストを塗布し、パターニングする。そして、めっき法により、そのフォトレジストの開口部内に、絶縁樹脂層１２側から順に、Ｃｕ膜、Ｎｉ膜およびＣｕ膜からなる積層膜を形成する。
次に、上記フォトレジストを除去した後、フォトレジストを再び塗布する。そのフォトレジストを、電極パッド１６を形成する領域が開口するようにパターニングする。そして、めっき法により、当該開口内にＣｕ膜、Ｎｉ膜およびＡｕ膜（絶縁樹脂層１２側からこの順）を形成する。その後、配線１４部分の表面に露出しているＣｕ膜をエッチングによって除去する。これにより、配線基板１０が得られる（図５（ａ））。なお、Ｃｕ膜をエッチングする際には、当該Ｃｕ膜のすべてを除去せずに、その一部のみを除去してもよい。その場合、配線１４は、Ｃｕ膜、Ｎｉ膜およびＣｕ膜からなる積層構造を有することとなる。
続いて、電極パッド１６に、別途準備した電子回路チップ２０の半田電極２２を接続することにより、配線基板１０と電子回路チップ２０とを接合する。この接合は、例えば、ローカルリフロー法により行うことができる。ローカルリフロー法においては、半田電極２２をボンディングツールにより保持し、配線基板１０に対して位置合わせをした後、そのボンディングツールを介して電子回路チップ２０を加熱する。そして、加熱により溶融した状態の半田電極２２を電極パッド１６に接続することにより、配線基板１０と電子回路２０との接合を行う。配線基板１０と電子回路チップ２０とを接合した後、両者間の間隙にアンダーフィル樹脂３２を注入することにより、両者の接合部を樹脂封止する（図５（ｂ））。
さらに、トランスファーモールド法、印刷法またはポッティング法等により、電子回路チップ２０を覆うように、配線基板１０上に封止樹脂３４を形成する（図６（ａ））。その後、シリコンウエハ９０を除去する（図６（ｂ））。シリコンウエハ９０の除去方法としては、研削、化学的機械的研磨またはエッチング等を用いることが望ましい。これらの方法を組み合わせて用いてもよい。例えば、シリコンウエハ９０を研削した後、残った部分を化学的機械的研磨もしくはエッチング、またはその両方を用いて除去してもよい。また、エッチングは、ドライエッチングまたはウェットエッチングの何れであってもよい。ただし、シリコンウエハ９０の残った部分を完全に除去する段階でドライエッチングを用いた場合、エッチング選択比を大きく取れるために、Ｃｕ膜９２を安定的に残すことが可能となる。
続いて、Ｃｕ膜９２もエッチングにより除去する（図７）。その後、下層パッドメタル１８ｂ上に半田バンプ３６を形成することにより、図１の電子回路装置１が得られる。
電子回路装置１の効果を説明する。この配線基板においては、酸化物形成の自由エネルギーが比較的高い第１の金属材料が電極パッド１６の表面に露出する一方で、同エネルギーが比較的低い第２の金属材料が配線１４の表面に露出している。このため、配線１４の表面は、電極パッド１６の表面に比して酸化され易い。一般に金属酸化膜は金属よりも半田に対する濡れ性が低いため、配線１４の表面上に金属酸化膜が形成されると、配線１４部分の半田に対する濡れ性が電極パッド１６部分のそれよりも低くなる。実際、配線１４上には、上述のとおり、第２の金属材料の酸化物によって構成された金属酸化膜が形成されている。
これにより、電極パッド１６に電子回路チップ２０の半田電極２２を接続する際に、半田が電極パッド１６部分から配線１４部分に流れ込むのが防止される。したがって、この配線基板１０によれば、半田が配線１４に流れ込むのを防止するために配線１４上にソルダーレジストを設ける必要がない。よって、図１０の配線基板とは異なり、ソルダーレジストのパターニング性の低さに起因して、電極パッドの配列ピッチの微細化が妨げられることがない。このため、電極パッド１６の配列ピッチの微細化に適した構造の配線基板１０およびそれを備える電子回路装置１が実現されている。
さらに、電極パッド１６部分の半田に対する濡れ性は、配線１４部分のそれよりも高い。これにより、電極パッド１６と半田電極２２との間で高い接続信頼性を得ることができる。
ところで、上述した図１０の配線基板においては、電極パッド１０４とソルダーレジスト１０５とを別々にパターニングして形成しなければならない。そのため、製造コストが増大してしまうという問題がある。そのうえ、双方のパターニングがずれた場合には、半導体チップ１１０の半田電極１１１との接触面積が一定にならずに、電極パッド１０４と半田電極１１１との間の接続信頼性が低下してしまうという問題がある。これに対して、電子回路装置１によれば、配線１４上にソルダーレジストを設ける必要がないため、これらの問題が解決される。
また、絶縁樹脂層１２から高さｈ１（配線１４の絶縁樹脂層１２からの高さ）までの範囲において、配線１４および電極パッド１６は、同一の層構造を有している。これにより、電子回路装置１の製造においては、配線１４および電極パッド１６が一体となった構造を容易に形成することができる。
Ａｕ、Ａｇ、ＰｔまたはＰｄは、第１の金属材料として好適に用いることができる。また、ＣｕまたはＮｉは、第１の金属材料として好適に用いることができる。
また、図２で説明したとおり、配線１４は、Ｃｕ膜４２ａおよびＮｉ膜４２ｂからなる積層構造を有し、電極パッド１６は、Ｃｕ膜４２ａ、Ｎｉ膜４２ｂ、Ｃｕ膜４２ｃ、Ｎｉ膜４２ｄおよびＡｕ膜４２ｅからなる積層構造を有している。これにより、Ｎｉ膜４２ｂ，４２ｄがそれぞれＣｕ膜４２ａ，４２ｃのバリアメタルとして機能し、Ｃｕ膜４２ａ，４２ｃからのＣｕの析出を防ぐことができる。
本発明による配線基板および電子回路装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、配線１４および電極パッド１６の構成は、図２で説明したものには限られない。例えば、図８に示すように、電極パッド１６は、絶縁樹脂層１２側から順に、Ｃｕ膜４４ａ、Ｎｉ膜４４ｂ、Ｃｕ膜４４ｃおよびＡｕ膜４４ｄからなる積層構造を有していてもよい。同図において、配線１４の積層構造は、図２で説明したものと同様に、電極パッド１６との間で共有されるＣｕ膜４４ａおよびＮｉ膜４４ｂからなる。
あるいは、図９に示すように、配線１４は、絶縁樹脂層１２側から順に、Ｃｕ膜４６ａ、Ｎｉ膜４６ｂ、Ａｕ膜４６ｃおよびＮｉ膜４６ｄからなる積層構造を有し、電極パッド１６は、絶縁樹脂層１２側から順に、Ｃｕ膜４６ａ、Ｎｉ膜４６ｂおよびＡｕ膜４６ｃからなる積層構造を有していてもよい。本例において配線１４および電極パッド１６は、Ｃｕ膜４６ａ、Ｎｉ膜４６ｂおよびＡｕ膜４６ｃを共有している。また、配線１４の絶縁樹脂層１２からの高さｈ１に比して、電極パッド１６の絶縁樹脂層１２からの高さｈ２の方が低い。これにより、配線１４が電極パッド１６に対して突出した構造となっている。
かかる構成の配線基板は、次のようにして製造することができる。まず、図４（ａ）に示す構造体を準備する。次に、図４（ｂ）で説明したのと同様の方法により、パターニングされたフォトレジストの開口部内に、Ｃｕ膜、Ｎｉ膜およびＡｕ膜からなる積層膜を形成する。続いて、上記フォトレジストを除去した後、フォトレジストを再び塗布し、そのフォトレジストを、配線１４の領域が開口するようにパターニングする。そして、めっき法により、当該開口内にＮｉ膜を形成すればよい。
図９の配線基板においては、電極パッド１６に半田電極２２を接続する際に、配線１４と電極パッド１６との間の境界に存在する段差が、電極パッド１６部分から配線１４部分に流れ込もうとする半田を堰き止める効果を発揮する。これにより、半田が配線１４部分に流れるのを一層効果的に防止することができる。
また、図９の配線基板のように、第１の金属材料からなる金属膜（本例ではＡｕ膜４６ｃ）が配線１４にまで渡って設けられた構成においては、第１の金属材料として、第２の金属材料よりも導電率が高いものを用いることが好ましい。実際、上述の例では、第１および第２の金属材料はそれぞれＡｕおよびＮｉであるので、第１の金属材料の方が高い導電率をもっている。この場合、導電率の高い金属膜が配線１４の表層付近に位置することとなるため、表皮効果に起因して高周波信号に対する配線１４の電気抵抗が増大するのを抑制することができる。
本発明による電子回路装置の一実施形態を示す断面図である。 図１中の配線基板の一部を示す断面図である。 （ａ）および（ｂ）は、図１の電子回路装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の電子回路装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の電子回路装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の電子回路装置の製造方法の一例を示す工程図である。 図１の電子回路装置の製造方法の一例を示す工程図である。 実施形態の変形例に係る配線基板の一部を示す断面図である。 実施形態の変形例に係る配線基板の一部を示す断面図である。 従来技術に係る電子回路装置を示す断面図である。
符号の説明
１ 電子回路装置
１０ 配線基板
１２ 絶縁樹脂層
１４ 配線
１６ 電極パッド
１８ 外部電極パッド
２０ 電子回路チップ
２２ 半田電極
３２ アンダーフィル樹脂
３４ 封止樹脂
３６ 半田バンプ
４２ａ Ｃｕ膜
４２ｂ Ｎｉ膜
４２ｃ Ｃｕ膜
４２ｄ Ｎｉ膜
４２ｅ Ａｕ膜
４４ａ Ｃｕ膜
４４ｂ Ｎｉ膜
４４ｃ Ｃｕ膜
４４ｄ Ａｕ膜
４６ａ Ｃｕ膜
４６ｂ Ｎｉ膜
４６ｃ Ａｕ膜
４６ｄ Ｎｉ膜

Claims (9)

  1. 半田電極を有する電子回路チップが載置される配線基板であって、
    基材上に設けられた配線と、
    前記基材上に前記配線と一体に設けられ、前記基材と反対側の面に前記電子回路チップの前記半田電極が接続される電極パッドと、を備え、
    前記電極パッドの前記基材と反対側の面に露出し、当該電極パッドを構成する第１の金属材料は、前記配線の前記基材と反対側の面に露出し、当該配線を構成する第２の金属材料に比して、酸化物形成の自由エネルギーが高いことを特徴とする配線基板。
  2. 請求項１に記載の配線基板において、
    前記配線の前記基材と反対側の面上に設けられ、前記第２の金属材料の酸化物によって構成された金属酸化膜を備える配線基板。
  3. 請求項１または２に記載の配線基板において、
    前記配線および前記電極パッドの前記基材からの高さは、互いに異なり、
    それらの高さのうち比較的低い方の高さを第１の高さとし、比較的高い方の高さを第２の高さとしたとき、
    前記基材から前記第１の高さまでの範囲において、前記配線および前記電極パッドは、同一の層構造を有している配線基板。
  4. 請求項３に記載の配線基板において、
    前記第１および第２の高さは、それぞれ前記電極パッドおよび前記配線の前記高さに等しい配線基板。
  5. 請求項４に記載の配線基板において、
    前記第１の金属材料は、前記第２の金属材料に比して、導電率が高い配線基板。
  6. 請求項１乃至５いずれかに記載の配線基板において、
    前記第１の金属材料は、Ａｕ、Ａｇ、ＰｔまたはＰｄであり、
    前記第２の金属材料は、ＣｕまたはＮｉである配線基板。
  7. 請求項１乃至６いずれかに記載の配線基板において、
    前記配線は、前記基材側から順に、Ｃｕ膜およびＮｉ膜からなる積層構造、またはＣｕ膜、Ｎｉ膜およびＣｕ膜からなる積層構造を有しており、
    前記電極パッドは、前記基材側から順に、Ｃｕ膜、Ｎｉ膜、Ｃｕ膜およびＡｕ膜からなる積層構造、またはＣｕ膜、Ｎｉ膜、Ｃｕ膜、Ｎｉ膜およびＡｕ膜からなる積層構造を有している配線基板。
  8. 請求項１乃至６いずれかに記載の配線基板において、
    前記配線は、前記基材側から順に、Ｃｕ膜、Ｎｉ膜、Ａｕ膜およびＮｉ膜からなる積層構造を有しており、
    前記電極パッドは、前記基材側から順に、Ｃｕ膜、Ｎｉ膜およびＡｕ膜からなる積層構造を有している配線基板。
  9. 請求項１乃至８いずれかに記載の配線基板と、
    半田電極を有し、当該半田電極が前記電極パッドの前記基材と反対側の面に接続された電子回路チップと、を備える電子回路装置。
JP2005294424A 2005-10-07 2005-10-07 配線基板および電子回路装置 Pending JP2007103816A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005294424A JP2007103816A (ja) 2005-10-07 2005-10-07 配線基板および電子回路装置
US11/541,536 US20070080449A1 (en) 2005-10-07 2006-10-03 Interconnect substrate and electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294424A JP2007103816A (ja) 2005-10-07 2005-10-07 配線基板および電子回路装置

Publications (1)

Publication Number Publication Date
JP2007103816A true JP2007103816A (ja) 2007-04-19

Family

ID=37910422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294424A Pending JP2007103816A (ja) 2005-10-07 2005-10-07 配線基板および電子回路装置

Country Status (2)

Country Link
US (1) US20070080449A1 (ja)
JP (1) JP2007103816A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2401965A1 (en) 2010-06-30 2012-01-04 Fujifilm Corporation Radiographic image capturing apparatus and radiographic image capturing system
JP2019140343A (ja) * 2018-02-15 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
US20220408560A1 (en) * 2019-12-04 2022-12-22 Sony Group Corporation Electronic component mounting substrate, electronic component mounted body, and method of manufacturing the same, as well as electronic apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987848A (ja) * 1982-11-11 1984-05-21 Hitachi Ltd 半導体集積回路基板電極膜の形成方法
JPS61125066A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS62142849A (ja) * 1985-12-17 1987-06-26 Japan Electronic Control Syst Co Ltd 車載電子制御装置の自己診断装置
JPH04196392A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 薄膜配線回路用はんだ付け電極
JPH04208593A (ja) * 1990-12-03 1992-07-30 Nec Corp 厚膜印刷基板
JPH0563024A (ja) * 1991-04-10 1993-03-12 Internatl Business Mach Corp <Ibm> 電気構成要素用の多層連結合金構造
JPH0730242A (ja) * 1993-07-14 1995-01-31 Nec Corp 薄膜回路基板
JP2000195885A (ja) * 1998-12-24 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987848A (ja) * 1982-11-11 1984-05-21 Hitachi Ltd 半導体集積回路基板電極膜の形成方法
JPS61125066A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS62142849A (ja) * 1985-12-17 1987-06-26 Japan Electronic Control Syst Co Ltd 車載電子制御装置の自己診断装置
JPH04196392A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 薄膜配線回路用はんだ付け電極
JPH04208593A (ja) * 1990-12-03 1992-07-30 Nec Corp 厚膜印刷基板
JPH0563024A (ja) * 1991-04-10 1993-03-12 Internatl Business Mach Corp <Ibm> 電気構成要素用の多層連結合金構造
JPH0730242A (ja) * 1993-07-14 1995-01-31 Nec Corp 薄膜回路基板
JP2000195885A (ja) * 1998-12-24 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2401965A1 (en) 2010-06-30 2012-01-04 Fujifilm Corporation Radiographic image capturing apparatus and radiographic image capturing system
JP2019140343A (ja) * 2018-02-15 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2023001353A (ja) * 2018-02-15 2023-01-04 ローム株式会社 半導体装置
JP7421622B2 (ja) 2018-02-15 2024-01-24 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20070080449A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP3865989B2 (ja) 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6852621B2 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
TW425645B (en) Wafer scale packaging scheme
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP2006294692A (ja) 半導体装置およびその製造方法
JP2007115774A (ja) 半導体装置の製造方法
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
US7651886B2 (en) Semiconductor device and manufacturing process thereof
JP2008244498A (ja) ラップアラウンド・フランジ界面用の接触処理を用いる半導体製造
JP2004273563A (ja) 基板の製造方法及び基板
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
JP2007103840A (ja) 電子回路装置の製造方法
JP2010103467A (ja) 半導体パッケージ及びその製造方法
JP2004259988A (ja) キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20050245059A1 (en) Method for making an interconnect pad
JP5060038B2 (ja) 電子回路装置およびその製造方法
JP2007103816A (ja) 配線基板および電子回路装置
JP4061506B2 (ja) 半導体装置の製造方法
JP2006511085A (ja) 電子デバイス及びその製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2007027482A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004