JPH04196392A - 薄膜配線回路用はんだ付け電極 - Google Patents
薄膜配線回路用はんだ付け電極Info
- Publication number
- JPH04196392A JPH04196392A JP2322812A JP32281290A JPH04196392A JP H04196392 A JPH04196392 A JP H04196392A JP 2322812 A JP2322812 A JP 2322812A JP 32281290 A JP32281290 A JP 32281290A JP H04196392 A JPH04196392 A JP H04196392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- thin film
- adhesive
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910000679 solder Inorganic materials 0.000 claims abstract description 32
- 239000000853 adhesive Substances 0.000 claims abstract description 29
- 230000001070 adhesive effect Effects 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 67
- 230000002265 prevention Effects 0.000 claims description 24
- 238000005476 soldering Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 235000013405 beer Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Multi-Conductor Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は薄膜配線回路の構成に係り、特にマイクロソル
ダリングと呼ばれる微小電極のはんだ付けに好適な電極
を備えた薄膜配線回路に関するものである。
ダリングと呼ばれる微小電極のはんだ付けに好適な電極
を備えた薄膜配線回路に関するものである。
［従来の技術］
従来の配線回路基板におけるはんだ付け電極の端子構造
の一例を第１図及び第３図で説明する。
の一例を第１図及び第３図で説明する。
第１図は絶縁性基板上に形成された薄膜多層配線回路の
一例で、この配線基板上にははんだ付けによってＬＳＩ
などの半導体素子が接続実装されるため、配線上には接
続端子となるはんだ付け電極が形成される。第３図はこ
の電極部を示す第１図Ａ部の詳細断面図である。薄膜配
線回路は絶縁性基板１上にアルミニウム（Ａ ］ ）
、 銅（Ｃｕ ） すど固有抵抗の小さい導体材料から
なる主要配線導体２（２１，２２，２３）をパターン形
成し、層間絶縁層３（３１，３２，３３）のスルーホー
ルを界して多層に構成された一般的な構造の場合であり
、最上層にはんだ接続を行う電極端子４が形成されＬＳ
Ｉなどの半導体素子５側から提供されるはんだ６で溶融
接続される。
一例で、この配線基板上にははんだ付けによってＬＳＩ
などの半導体素子が接続実装されるため、配線上には接
続端子となるはんだ付け電極が形成される。第３図はこ
の電極部を示す第１図Ａ部の詳細断面図である。薄膜配
線回路は絶縁性基板１上にアルミニウム（Ａ ］ ）
、 銅（Ｃｕ ） すど固有抵抗の小さい導体材料から
なる主要配線導体２（２１，２２，２３）をパターン形
成し、層間絶縁層３（３１，３２，３３）のスルーホー
ルを界して多層に構成された一般的な構造の場合であり
、最上層にはんだ接続を行う電極端子４が形成されＬＳ
Ｉなどの半導体素子５側から提供されるはんだ６で溶融
接続される。
この時の電極端子は、第３図のようであり薄膜で形成さ
れる場合は、−船釣にウェットエツチングによって加工
されるため、電極端子を構成する下層の接着用金属層４
】が上層の拡散防止層４２酸化防止層４３よりサイドエ
ツチングの発生によってパターンが小さく加工される。
れる場合は、−船釣にウェットエツチングによって加工
されるため、電極端子を構成する下層の接着用金属層４
】が上層の拡散防止層４２酸化防止層４３よりサイドエ
ツチングの発生によってパターンが小さく加工される。
通常では、電極４の構成材料は接着金属層４１として、
クロム（Ｏｒ）、チタン（Ｔ ｉ ） 、チタン−タン
グステン（Ｔｉ−Ｗ）など、拡散防止用金属層４２とし
て、銅（Ｃｕ）、ニッケルＮ＜ｉ）及びこれらの合金系
など、酸化防止層４３として金（Ａｕ）などを積層した
構造が一般的で、広く適用されているが、これらの材料
を一括でエツチング処理できないことから、このサイド
エッチ（図中 △Ｗで表示）が数μｍ〜数１０ ｐ ｍ
発生する。
クロム（Ｏｒ）、チタン（Ｔ ｉ ） 、チタン−タン
グステン（Ｔｉ−Ｗ）など、拡散防止用金属層４２とし
て、銅（Ｃｕ）、ニッケルＮ＜ｉ）及びこれらの合金系
など、酸化防止層４３として金（Ａｕ）などを積層した
構造が一般的で、広く適用されているが、これらの材料
を一括でエツチング処理できないことから、このサイド
エッチ（図中 △Ｗで表示）が数μｍ〜数１０ ｐ ｍ
発生する。
また、薄膜多層配線回路の層間絶縁層３（３１，３２，
３３）としては、各主要配線導体２（２１，２２，２３
）の膜厚が比較的厚い場合など、カバレージ性（被覆性
）及び平坦性を考慮して、スピン塗布による形成が簡便
なポリイミド樹脂などの有機材料を適用することが多い
。この構成で前記電極端子４を形成した場合、接着金属
層４１が有機膜上で基本的に十分な接着性が得難く、接
続した端子をビーリングなどで剥離すると、本来ではけ
んだ６で破断すべきものが接着金属層４１と有機絶縁層
３との界面剥離が大半を占めるように、接続強度が低く
接続信頼性が不十分となる。これらの傾向は高融点金属
からなる接着金属層４１を含め構成材料の内部応力が比
較的大きな引っ張り応力を有している点、また同時に、
溶融したはんだ金属６が有機絶縁層３膜面にも接触した
状態となるほど、はんだの濡れ状態も電極端子ごとに不
均一（不揃い）となり易く、はんだの張力もこの部分に
集中することなどを考慮するとさらに顕著になる。これ
らは電極端子４のパターン形状がサイドエッチの発生に
よって、有機絶縁層３との接着領域（面積）が実質小さ
くなったことが主要原因の一つで、端子構造の最適化が
望ましい。
３３）としては、各主要配線導体２（２１，２２，２３
）の膜厚が比較的厚い場合など、カバレージ性（被覆性
）及び平坦性を考慮して、スピン塗布による形成が簡便
なポリイミド樹脂などの有機材料を適用することが多い
。この構成で前記電極端子４を形成した場合、接着金属
層４１が有機膜上で基本的に十分な接着性が得難く、接
続した端子をビーリングなどで剥離すると、本来ではけ
んだ６で破断すべきものが接着金属層４１と有機絶縁層
３との界面剥離が大半を占めるように、接続強度が低く
接続信頼性が不十分となる。これらの傾向は高融点金属
からなる接着金属層４１を含め構成材料の内部応力が比
較的大きな引っ張り応力を有している点、また同時に、
溶融したはんだ金属６が有機絶縁層３膜面にも接触した
状態となるほど、はんだの濡れ状態も電極端子ごとに不
均一（不揃い）となり易く、はんだの張力もこの部分に
集中することなどを考慮するとさらに顕著になる。これ
らは電極端子４のパターン形状がサイドエッチの発生に
よって、有機絶縁層３との接着領域（面積）が実質小さ
くなったことが主要原因の一つで、端子構造の最適化が
望ましい。
以上、従来技術のはんだ接続用電極端子の構成は例えば
、ファクシミリ用感熱記録ヘッドなどに適用された事例
が多く、ｒｃＭｏＳドライバ搭載形高搭載形態精細感熱
記録ヘッド論 Ｖｏｌ、６７隘７」にも見受けられる。
、ファクシミリ用感熱記録ヘッドなどに適用された事例
が多く、ｒｃＭｏＳドライバ搭載形高搭載形態精細感熱
記録ヘッド論 Ｖｏｌ、６７隘７」にも見受けられる。
これらは上記の課題を有しており、さらに、接続信頼性
の点で改善が必要である。
の点で改善が必要である。
上記従来技術は有機層間膜を適用した薄膜多層配線回路
基板に半導体素子などを接続実装するためのはんだ付け
電極端子の構造に配慮がされておらず、接続信頼性の面
で問題があった。
基板に半導体素子などを接続実装するためのはんだ付け
電極端子の構造に配慮がされておらず、接続信頼性の面
で問題があった。
本発明は、積層された薄膜からなるはんだ付け電極端子
の構造を改善し、はんだの濡れ状態を均一にし、かつ、
接続信頼性を向上することを目的とする。
の構造を改善し、はんだの濡れ状態を均一にし、かつ、
接続信頼性を向上することを目的とする。
上記目的は、はんだ付け電極端子の下地層である接着金
属層のパターン形状を積層された上層の拡散防止層及び
酸化防止層の寸法より大きくすることで達成される。接
着金属層パターンの大きさは、好ましくははんだ接続を
行う拡散防止層及び酸化防止層の寸法形状より、１．５
〜２倍と設計上許容される範囲で大きくすることが望ま
しく、界面となく有機膜面との接着面積を拡大せしめ、
素子から供給されるはんだの接続が接着金属層で規制さ
れ、拡散防止層及び酸化防止層のパターンにのみ均一に
濡れた状態となり、接続強度の増加と同時に信頼性が向
上する。
属層のパターン形状を積層された上層の拡散防止層及び
酸化防止層の寸法より大きくすることで達成される。接
着金属層パターンの大きさは、好ましくははんだ接続を
行う拡散防止層及び酸化防止層の寸法形状より、１．５
〜２倍と設計上許容される範囲で大きくすることが望ま
しく、界面となく有機膜面との接着面積を拡大せしめ、
素子から供給されるはんだの接続が接着金属層で規制さ
れ、拡散防止層及び酸化防止層のパターンにのみ均一に
濡れた状態となり、接続強度の増加と同時に信頼性が向
上する。
マイクロソルダリング用として形成される微小電極の構
造で特に、拡散防止層の膜厚は、はんだの溶融に対して
安定に濡れるだけの膜厚が必要で例えば通常用いられる
銅（Ｃｕ）の場合には１回の溶融に対して約１μｍが喰
われるため〜数μｍの膜厚が必要となる。これらは対象
とするデバイスの仕様で様々なメタライズ構成で対応が
できるが電極端子は十分に安定であることが重要である
。
造で特に、拡散防止層の膜厚は、はんだの溶融に対して
安定に濡れるだけの膜厚が必要で例えば通常用いられる
銅（Ｃｕ）の場合には１回の溶融に対して約１μｍが喰
われるため〜数μｍの膜厚が必要となる。これらは対象
とするデバイスの仕様で様々なメタライズ構成で対応が
できるが電極端子は十分に安定であることが重要である
。
ビーリングテストによる評価では通常はんだ／はんだ部
で破断するのが一般的なモードであるが下地膜との接着
状態が不完全な場合はこの界面で剥離することがある。
で破断するのが一般的なモードであるが下地膜との接着
状態が不完全な場合はこの界面で剥離することがある。
本発明の有機膜を適用した多層膜構造の場合などでも、
このモードが発生しやすく、接続強度が低くなる。この
対策としては下地層との接着面積を拡大することが最も
簡便な方法で、電極端子を構成する薄膜の形成条件（ス
パッタリング条件）の適正化と併せて、接続信頼性の改
善が可能となる。以下は、実験で得られた実績値で、は
んだ金属組成 ９０Ｐｂ／１０Ｓｎの素子をリフロー接
続（リフロー温度 〜３１０℃）した後、素子単位でピ
ーリングを行った結果従来技術の電極構造では、端子外
径 １００ｔ、Ｌｍφの場合、５０〜８０ｇ／はんだポ
ールの強度が得られた。これに対して、下地接着金属層
のパターン形状を拡大した（各層の構成材料、拡散防止
層／酸化防止層のパターン形状は同等）場合では、接着
金属層の外径：１５０μｍφの場合、８０〜１００ｇ／
はんだポール、外径 ２００μｍφの場合、９０−１１
０ｇ／はんだポールと素子単位では強度の改善が図られ
た。またこの時の破断モードは有機膜上の界面剥離が低
減し、はんだ破断が支配的な良好な接続性が得られた。
このモードが発生しやすく、接続強度が低くなる。この
対策としては下地層との接着面積を拡大することが最も
簡便な方法で、電極端子を構成する薄膜の形成条件（ス
パッタリング条件）の適正化と併せて、接続信頼性の改
善が可能となる。以下は、実験で得られた実績値で、は
んだ金属組成 ９０Ｐｂ／１０Ｓｎの素子をリフロー接
続（リフロー温度 〜３１０℃）した後、素子単位でピ
ーリングを行った結果従来技術の電極構造では、端子外
径 １００ｔ、Ｌｍφの場合、５０〜８０ｇ／はんだポ
ールの強度が得られた。これに対して、下地接着金属層
のパターン形状を拡大した（各層の構成材料、拡散防止
層／酸化防止層のパターン形状は同等）場合では、接着
金属層の外径：１５０μｍφの場合、８０〜１００ｇ／
はんだポール、外径 ２００μｍφの場合、９０−１１
０ｇ／はんだポールと素子単位では強度の改善が図られ
た。またこの時の破断モードは有機膜上の界面剥離が低
減し、はんだ破断が支配的な良好な接続性が得られた。
以下、本発明の一実施例を第１図、第２図及び第４図に
より説明する。第１図は絶縁性基板上に形成された薄膜
多層配線回路の一例で、従来技術と基本的な構成は同一
である。第２図は第１図Ａ部の詳細断面図で、薄膜多層
配線回路上に接続実装される半導体素子などを接続する
はんだ付け電極部の詳細を示してしる。第４図は基板上
に実装した半導体素子の接続強度の測定結果を表す特性
図である。薄膜配線回路はアルミナセラミックスなどの
絶縁性基板１上にアルミニウム（Ａ１）、銅（Ｃｕ）な
ど固有抵抗の小さい導体材料からなる主要配線導体２（
２１，２２，２３）をパターン形成し、ポリイミド樹脂
などの有機材料からなる層間絶縁層３（３１，３２，３
３）のスルーホールを界して多層に構成された一般的な
構造の場合であり、最上層にはんだ接続を行う電極端子
４が形成されＬＳＩなどの半導体素子５側から供給され
るはんだ６で溶融接続される。薄膜多層配線の概要は主
要配線導体２（２１，２２，２３）としてアルミニウム
（Ａり、膜厚２．０μｍ、層間絶縁層３（３１，３２，
３３）としてポリイミド樹脂、膜厚８０μｍを各層に形
成した。はんだ付け電極端子４の詳細は、接着金属層４
１としてクロム（Ｃｒ）、拡散防止用金属４２として、
銅（Ｃｕ）、酸化防止層４３として金（Ａｕ）をスパッ
タリングによって形成し、それぞれ０． １μｒｎ／４
．ＯＡｌｍｌｏ、０５μｍの膜厚である。
より説明する。第１図は絶縁性基板上に形成された薄膜
多層配線回路の一例で、従来技術と基本的な構成は同一
である。第２図は第１図Ａ部の詳細断面図で、薄膜多層
配線回路上に接続実装される半導体素子などを接続する
はんだ付け電極部の詳細を示してしる。第４図は基板上
に実装した半導体素子の接続強度の測定結果を表す特性
図である。薄膜配線回路はアルミナセラミックスなどの
絶縁性基板１上にアルミニウム（Ａ１）、銅（Ｃｕ）な
ど固有抵抗の小さい導体材料からなる主要配線導体２（
２１，２２，２３）をパターン形成し、ポリイミド樹脂
などの有機材料からなる層間絶縁層３（３１，３２，３
３）のスルーホールを界して多層に構成された一般的な
構造の場合であり、最上層にはんだ接続を行う電極端子
４が形成されＬＳＩなどの半導体素子５側から供給され
るはんだ６で溶融接続される。薄膜多層配線の概要は主
要配線導体２（２１，２２，２３）としてアルミニウム
（Ａり、膜厚２．０μｍ、層間絶縁層３（３１，３２，
３３）としてポリイミド樹脂、膜厚８０μｍを各層に形
成した。はんだ付け電極端子４の詳細は、接着金属層４
１としてクロム（Ｃｒ）、拡散防止用金属４２として、
銅（Ｃｕ）、酸化防止層４３として金（Ａｕ）をスパッ
タリングによって形成し、それぞれ０． １μｒｎ／４
．ＯＡｌｍｌｏ、０５μｍの膜厚である。
この電極端子４のパターン化は、はんだ接続面となる酸
化防止層４３／拡散防止用金属層４２の形成、接着金属
層４１の形成と２回のフォトリソ工程で行い、それぞれ
ウェットエツチングで処理した。この時酸化防止層４３
／拡散防止用金属層４２のＡｕ／Ｃｕはヨー素系のエツ
チング液で同時にエツチング処理が可能で、接着金属層
４１のＯｒはフェリシアン系のエツチング液を使用した
。
化防止層４３／拡散防止用金属層４２の形成、接着金属
層４１の形成と２回のフォトリソ工程で行い、それぞれ
ウェットエツチングで処理した。この時酸化防止層４３
／拡散防止用金属層４２のＡｕ／Ｃｕはヨー素系のエツ
チング液で同時にエツチング処理が可能で、接着金属層
４１のＯｒはフェリシアン系のエツチング液を使用した
。
酸化防止層４３／拡散防止用金属層４２の加工形状（図
中・ＷＯで表示）は１００μｍφ、接着金属層４１の加
工形状（図中：Ｗｌで表示）は１５０μｍφである。
中・ＷＯで表示）は１００μｍφ、接着金属層４１の加
工形状（図中：Ｗｌで表示）は１５０μｍφである。
以上の電極端子４を形成した薄膜配線回路基板上に半導
体素子５をはんだフラックスを塗布した後、位置合わせ
を行いはんだ溶融接続法により実装した。処理条件はり
フロー温度 Ｍ ａ ｘ ３１０”Ｃ（２８０’Ｃ１分
）である。
体素子５をはんだフラックスを塗布した後、位置合わせ
を行いはんだ溶融接続法により実装した。処理条件はり
フロー温度 Ｍ ａ ｘ ３１０”Ｃ（２８０’Ｃ１分
）である。
上記工程で作成した半導体素子５の接続性評価手段とし
て、ビーリングテストによる接続強度の測定を行った。
て、ビーリングテストによる接続強度の測定を行った。
その結果を第４図に示す。電極端子４の大きさは１００
μｍφである。接着金属層４】の大きさを拡大すること
によって、特に接続点数の多い半導体素子単位では大幅
な接続強度の改善が実現できる。また、この時の破断面
もはんだ界面のモードが支配的な結果となり、安定な接
続状態が実現できていることがわかった。こｉｌははん
だの濡れ状態が下地接着金属層４１で規制されるため、
均一なポール形状となり、また接着金属層４１の拡大化
で局部的な張力の集中を低減できたことによる効果であ
る。
μｍφである。接着金属層４】の大きさを拡大すること
によって、特に接続点数の多い半導体素子単位では大幅
な接続強度の改善が実現できる。また、この時の破断面
もはんだ界面のモードが支配的な結果となり、安定な接
続状態が実現できていることがわかった。こｉｌははん
だの濡れ状態が下地接着金属層４１で規制されるため、
均一なポール形状となり、また接着金属層４１の拡大化
で局部的な張力の集中を低減できたことによる効果であ
る。
本発明のはんだ付け電極の構造によれば、有機膜材料か
らなる絶縁膜上に十分安定な接着性が得られ、接続強度
の改善がなされる。これは薄膜で積層された電極端子の
下地層となる接着金属層のパターン形状の大きさを、は
んだ濡れ面となる上層の酸化防止層／拡散防止金属層よ
り大きな形状としたことで下地面との接着領域（面積）
を拡大し、接続強度の増加を図った。また同時に、はん
だの濡れ面積を接着金属層で規制できるため多数の接続
点において、均一な接続性が得られ、半導体素子などＬ
ＳＩチップの接続信頼性の向上がなされる。
らなる絶縁膜上に十分安定な接着性が得られ、接続強度
の改善がなされる。これは薄膜で積層された電極端子の
下地層となる接着金属層のパターン形状の大きさを、は
んだ濡れ面となる上層の酸化防止層／拡散防止金属層よ
り大きな形状としたことで下地面との接着領域（面積）
を拡大し、接続強度の増加を図った。また同時に、はん
だの濡れ面積を接着金属層で規制できるため多数の接続
点において、均一な接続性が得られ、半導体素子などＬ
ＳＩチップの接続信頼性の向上がなされる。
第１図は本発明及び従来技術における薄膜多層配線回路
基板に半導体素子が接続実装された概要を示す断面構造
図。第２図は本発明のはんだ付け電極の構造を示し、第
１図Ａ部のはんだ付け電極の詳細を示す断面構造図。第
３図は従来技術のはんだ付け電極の構造を示し、第１図
Ａ部のはんだ付け電極の詳細を示す断面構造図。第４図
は本発明の効果を示すはんだ接続強度の測定結果の特性
図である。 １−絶縁性基板、 ２・・・配線導体（２１，２２，２３）、３ ・層間絶
縁層（３］、３２．３３）、４ ・はんだ付け電極 ４１・接着金属層、４２ ・拡散防止用金属層、４３・
・酸化防止層 ５−・半導体素子、６・はんだ。 一￥、／ 図 隼 ２ 図 享 ３ 図 亮４図 下旭接塵令風層の太ご之Ｗｔ（μｔ）
基板に半導体素子が接続実装された概要を示す断面構造
図。第２図は本発明のはんだ付け電極の構造を示し、第
１図Ａ部のはんだ付け電極の詳細を示す断面構造図。第
３図は従来技術のはんだ付け電極の構造を示し、第１図
Ａ部のはんだ付け電極の詳細を示す断面構造図。第４図
は本発明の効果を示すはんだ接続強度の測定結果の特性
図である。 １−絶縁性基板、 ２・・・配線導体（２１，２２，２３）、３ ・層間絶
縁層（３］、３２．３３）、４ ・はんだ付け電極 ４１・接着金属層、４２ ・拡散防止用金属層、４３・
・酸化防止層 ５−・半導体素子、６・はんだ。 一￥、／ 図 隼 ２ 図 享 ３ 図 亮４図 下旭接塵令風層の太ご之Ｗｔ（μｔ）
Claims (2)
- １．配線回路上に半導体素子などがはんだ付けによって
接続実装された多層構造を有する薄膜配線回路において
、該半導体素子を接続する薄膜配線回路上の電極端子の
構造が、下地層から接着金属層、拡散防止用金属層、酸
化防止層と積層された構成で、かつ、接着金属層のパタ
ーン形状を積層された上層の拡散防止用金属層、酸化防
止層のパターン形状より１．５〜２．０倍広い（大きい
）形状とすることで、下地となる層間絶縁膜との接着領
域を拡大し、はんだ接続強度を向上したことを特徴とす
る薄膜配線回路用はんだ付け電極。 - ２．請求項第１項に記載された薄膜配線回路用はんだ付
け電極が接着金属層として、クロム（Ｃｒ），チタン（
Ｔｉ），チタン−タングステン（Ｔｉ−Ｗ）の中から選
ばれた１種類の金属層、拡散防止用金属層として、銅（
Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金系の中から
選ばれた１種類の金属層、酸化防止層として金（Ａｕ）
が積層された構造であることを特徴とする薄膜配線回路
用はんだ付け電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322812A JPH04196392A (ja) | 1990-11-28 | 1990-11-28 | 薄膜配線回路用はんだ付け電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322812A JPH04196392A (ja) | 1990-11-28 | 1990-11-28 | 薄膜配線回路用はんだ付け電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196392A true JPH04196392A (ja) | 1992-07-16 |
Family
ID=18147892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2322812A Pending JPH04196392A (ja) | 1990-11-28 | 1990-11-28 | 薄膜配線回路用はんだ付け電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196392A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730242A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 薄膜回路基板 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| JP2006156996A (ja) * | 2004-11-04 | 2006-06-15 | Ngk Spark Plug Co Ltd | 半導体部品付き配線基板 |
| JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
| JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
| US7825513B2 (en) | 2007-09-04 | 2010-11-02 | Panasonic Corporation | Electrode structure in semiconductor device and related technology |
| KR101005504B1 (ko) * | 2002-09-17 | 2011-01-04 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판의 제조 방법 |
| US9545016B2 (en) | 2014-04-21 | 2017-01-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
| JP2021044087A (ja) * | 2019-09-06 | 2021-03-18 | 帝国通信工業株式会社 | 回路基板 |
-
1990
- 1990-11-28 JP JP2322812A patent/JPH04196392A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730242A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 薄膜回路基板 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
| KR101005504B1 (ko) * | 2002-09-17 | 2011-01-04 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판의 제조 방법 |
| JP2006156996A (ja) * | 2004-11-04 | 2006-06-15 | Ngk Spark Plug Co Ltd | 半導体部品付き配線基板 |
| JP4667208B2 (ja) * | 2004-11-04 | 2011-04-06 | 日本特殊陶業株式会社 | 半導体部品付き配線基板 |
| JP2007103816A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 配線基板および電子回路装置 |
| JP2007103840A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 電子回路装置の製造方法 |
| US7825513B2 (en) | 2007-09-04 | 2010-11-02 | Panasonic Corporation | Electrode structure in semiconductor device and related technology |
| US9545016B2 (en) | 2014-04-21 | 2017-01-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrate |
| JP2021044087A (ja) * | 2019-09-06 | 2021-03-18 | 帝国通信工業株式会社 | 回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US20030022477A1 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| JPH04196392A (ja) | 薄膜配線回路用はんだ付け電極 | |
| JP3553413B2 (ja) | 半導体装置の製造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH10163590A (ja) | Ｃ４の薄膜メタラジーのスタック形成方法及び構造 | |
| JPH1183937A (ja) | 半導体装置試験用基板及び半導体装置試験方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
| JP3153115B2 (ja) | 回路基板 | |
| JP2023006332A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JP3947436B2 (ja) | 半導体装置 | |
| JPH04324637A (ja) | 薄膜配線回路基板用はんだ付け電極 | |
| JPH07321114A (ja) | 半導体装置のハンダバンプ形成の方法および構造 | |
| JPH0722470A (ja) | バンプ付きｔａｂテープ及びそれを用いた接合方法 | |
| JPH08330495A (ja) | 配線基板 | |
| JPH09129648A (ja) | 半導体素子およびその実装方法 | |
| JPH0433347A (ja) | はんだパッドの製造方法とはんだパッド | |
| JP2003347337A (ja) | 半導体装置及びその製造方法 |