JPH04324637A - 薄膜配線回路基板用はんだ付け電極 - Google Patents

薄膜配線回路基板用はんだ付け電極

Info

Publication number
JPH04324637A
JPH04324637A JP9399791A JP9399791A JPH04324637A JP H04324637 A JPH04324637 A JP H04324637A JP 9399791 A JP9399791 A JP 9399791A JP 9399791 A JP9399791 A JP 9399791A JP H04324637 A JPH04324637 A JP H04324637A
Authority
JP
Japan
Prior art keywords
metal layer
layer
thin film
wiring circuit
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9399791A
Other languages
English (en)
Inventor
Akira Yabushita
明 薮下
Masakazu Ishino
正和 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9399791A priority Critical patent/JPH04324637A/ja
Publication of JPH04324637A publication Critical patent/JPH04324637A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜配線回路の構成に係
り、特にマイクロソルダリングと呼ばれる微小電極のは
んだ付けに好適な電極を備えた薄膜配線回路に関するも
のである。
【0002】
【従来の技術】以下、従来技術における具体的な内容を
図1、図3及び図4で説明する。一般に薄膜で構成され
た配線回路基板上にLSIなどの半導体素子を接続実装
する方法として、ワイヤボンディング、はんだ溶融接続
が主に適用されている。いずれも対象となるデバイスの
構成、接続点数などで使いわけられているが、薄膜で構
成され比較的接続点数の多い場合ははんだの溶融によっ
て一括接続が可能なはんだ溶融接続法が広範囲に適用さ
れている。図1は薄膜で構成された配線回路の部分的な
断面構造を示すもので、図3及び図4は図1(A)部の
詳細な断面構造を示す一例である。はんだ接続を行うた
めの電極端子は一般的に下地層となる配線導体の上に設
けられるが、電極端子の構成としては、はんだが安定に
濡れること、適当なはんだ耐性(バリア性)があること
、構成される薄膜が安定にパタ−ン形成が可能であるこ
と、等が基本的な項目として要求される。薄膜配線回路
は絶縁性基板1上にアルミニウム(Al)、銅(Cu)
など比較的固有抵抗の小さい導体材料からなる主要配線
導体2をパタ−ン形成し、保護膜として形成される絶縁
膜4に選択的に開口されたスル−ホ−ルに半導体素子5
などを接続するためのはんだ付け電極端子3を形成し、
この電極にLSIなどの半導体素子5側から供給される
はんだ6で溶融接続を行って構成される。
【0003】この時の、はんだ付け電極端子3の構成は
図1(A)部の詳細断面構造を示す図3及び図4のよう
であり、図3は主要配線導体2の膜形成と同時に電極端
子3の構成膜を積層し、順次所望のパタ−ンを形成した
後、絶縁膜4を形成した例、図4は主要配線導体2を所
望のパタ−ンに形成し、絶縁膜4を形成した後、はんだ
付け電極端子3を形成した例の場合である。何れの場合
も電極端子3の基本的な構成は、主要配線導体2上に下
層から接着金属層31、拡散防止層32、酸化防止層3
3を順次積層した構造が基本的であり、それぞれの材料
構成は、接着金属層31としてクロム(Cr),チタン
(Ti)など、拡散防止層32としてニッケル(Ni)
,銅(Cu)及びこれらを積層した多層構成など、酸化
防止層33として金(Au)をはんだ濡れ性の改善を同
時に図るために形成したメタライズ構成が一般的で、何
れの例もデバイスの構成などで使いわけられて広く適用
されている。
【0004】はんだ付け電極端子の構造を決定する要因
は、主にはんだに対するバリア性(耐性)であり、例え
ば、拡散防止層32として銅(Cu)を適用した場合に
は一回のはんだ付けで0.5〜1μm程度がはんだ中に
溶け込むこと(はんだ金属組成:63Sn/37Pb、
処理条件:>190℃/約1min、max220℃)
が知られており、半導体素子5の不良交換に伴う付け替
えなどを考慮して〜数μmの厚い膜厚の形成が必要とな
る。一方、ニッケル(Ni)の場合は、銅(Cu)に比
べてはんだに対するバリア性は著しく優れた特性を有し
ており、従って必要な膜厚を薄く形成することができる
が、安定な端子構造を得るためには〜1μm程度は必要
となる。これは特にニッケル(Ni)の内部応力が銅(
Cu)に比べて数倍大きい(引っ張り応力)ために、特
に電極端子の外周端面部に応力集中が起こりやすく、電
極端子の信頼性に関しては強度不足が問題となり、この
箇所を起点にした端子の破壊、あるいは積層膜の界面剥
離などの不良が発生する。また、電極端子の接続寿命は
拡散防止層32の材料とその膜厚で決定されるため、不
良交換などはんだの溶融回数が必要とされる場合にはマ
−ジンを考慮してその膜厚もさらに厚く形成する必要が
あり、特に前記した応力集中に起因した不良モ−ドが顕
著になりやすい。
【0005】以上、従来技術の構成は例えば、ファクシ
ミリ用感熱記録ヘッドなどに適用された事例が多く、「
CMOSドライバ搭載形高精細感熱記録ヘッド:日立評
論 Vol.67 No.7」、「特開昭62−108
070」などにはんだ付けを対象とした電極端子として
述べられている。これらはいずれも上記の課題を有して
おり、さらに、接続信頼性の点で改善が必要である。
【0006】
【発明が解決しようとする課題】上記従来技術は薄膜配
線回路基板に半導体素子などを接続実装するためのはん
だ付け電極端子の構造に配慮がなされておらず、接続信
頼性の面で問題があった。本発明は、積層された薄膜か
らなるはんだ付け電極端子の形成プロセスを改良するこ
とで、接続強度の向上及びはんだ拡散性を著しく改善し
、これによって、接続信頼性を向上することを目的とす
るものである。
【0007】
【課題を解決するための手段】上記目的は、配線導体層
を構成する第1の金属層の3層からなる多層構造の上層
金属層と、はんだ付け電極端子を構成する第2の金属層
をそれぞれ所望の形状にパタ−ン化した後、高温の熱処
理を施すことで達成される。この処理を行うことによっ
て、第1の金属層の上層金属層と第2の金属層の界面に
金属間化合物からなる拡散反応層が生成され、この反応
層が積層された薄膜の接着性を良好とし、かつ、はんだ
の拡散を阻害する働きを持つ第2の拡散防止層の役目を
なすため、はんだバリア性が著しく改善され、さらに接
続強度の向上など接続信頼性が向上される。
【0008】
【作用】熱処理を施すことによって、配線導体層を構成
する第1の金属層の上層金属層と第2の金属層の界面に
相互拡散によって生成される反応層は、従来のはんだ拡
散防止層と同じ役目を持ち、特にはんだバリア性は第2
の金属層として形成されたはんだ拡散防止層より優れた
特性を持たせることが望ましい。このためには第1の金
属層の上層金属層となる薄膜材料にはんだの主成分であ
る錫(Sn)との化合物の形成がなく、かつ、第2の金
属層として形成するはんだ拡散防止用の薄膜材料とは安
定な化合物を形成する材料を第1の金属層の上層金属層
として適用することが良好で、基板、主要配線導体層、
保護絶縁膜などとの接着性、ウエットエッチングによる
パタ−ン化も安定である必要がある。これらを満足する
薄膜として一般的に薄膜配線回路などに適用されている
材料として、クロム(Cr)、タングステン(W)が有
用であり、これらは第2の金属層として形成するはんだ
拡散防止用金属がニッケル(Ni)及びニッケル(Ni
)と銅(Cu)の合金材料系などの場合にも極めて安定
な化合物が形成できる。この時形成される反応層はニッ
ケル−クロム(Ni−Cr)、ニッケル−タングステン
(Ni−W)の系であり、はんだの主成分である錫(S
n)の拡散を阻害する効果が大きくはんだバリア性が著
しく改善される。また、反応層の形成によって従来問題
であった端子外周部への応力集中にともなう強度不足、
積層膜の界面剥離などの不良モ−ドも低減され、接続信
頼性が向上する。
【0009】
【実施例】以下、本発明の一実施例を図1、図2及び図
5により説明する。図1は絶縁性基板上に形成された薄
膜配線回路にLSIなどの半導体素子がはんだ付けによ
り接続実装された状態を示す断面構造図、図2は同図1
の(A)部の詳細断面図ではんだ付け電極端子の詳細な
構造を示している。図5は以下で述べる本発明のプロセ
スで形成された電極端子の熱処理の相互拡散によって生
成された反応層のはんだ拡散性の効果を示す特性図であ
る。薄膜配線回路の基本的な構成は従来技術と同様であ
り、アルミナセラミックス基板などの絶縁性基板1上に
アルミニウム(Al)、銅(Cu)など固有抵抗の小さ
い導体材料からなる主要配線導体層22を下地金属層2
1及び上層金属層23で挾んだ3層からなる多層配線構
造に形成し、それぞれの材料及び膜厚は、主要配線導体
層22として銅(Cu)、下地金属層21及び上層金属
層23として、クロム(Cr)で、膜厚が0.2/2.
0/0.2μmである。さらに、はんだ付け電極端子層
となるニッケル(Ni)を1.0μmいずれもスパッタ
リングによって形成した後、ウエットエッチングによる
パタ−ン化は上層からはんだ付け電極端子3、配線導体
2を2回のフォトリソ工程で順に処理し、ニッケル(N
i):リン酸/硝酸系、クロム(Cr):フェリシアン
化カリ/水酸化ナトリウム系、銅(Cu):ヨウ素/ヨ
ウ化アンモン系のエッチング液である。その後、保護膜
となる絶縁層4として酸化珪素(SiO2)を膜厚2.
0μmパタ−ン全体を覆うように形成し、400〜50
0℃、3〜5hr拡散炉(還元雰囲気)中で熱処理を行
った。引き続いて、絶縁層4の酸化珪素(SiO2)を
フッ酸/フッ化アンモン系のエッチング液で電極端子3
の形成される領域のみ選択的に開口し、この開口部の拡
散防止層32となるニッケル(Ni)面に酸化防止層3
3としてはんだ濡れ性の改善も同時に図ることを目的に
、化学めっきによる金(Au)を約0.1〜0.15μ
m形成し、薄膜配線回路のはんだ付け電極端子3を構成
し、その後、LSIなどの半導体素子5をはんだ付けで
実装した。
【0010】上記した熱処理条件で、配線導体層2を構
成する第1の金属層の上層金属層23とはんだ付け電極
端子3を構成する第2の金属層である拡散防止層32の
界面に生成される反応層31′〔ニッケル−クロム(N
i−Cr)〕の膜厚は約0.05〜0.1μmである。 この界面反応層31′の生成膜厚は熱処理温度、時間の
設定で任意であるが、ニッケル−クロム(Ni−Cr)
、ニッケル−タングステン(Ni−W)〔本実施例では
説明せず〕いずれも拡散防止層32のニッケル(Ni)
に比較しても2倍程度内部応力が大きいため、応力集中
など端子強度のマ−ジンを考慮すれば前記処理膜厚程度
が適当であり、はんだ拡散性(バリア特性)についても
優れた特性が得られている。
【0011】図5に示した各種薄膜材料と本発明で形成
した界面反応層31′のはんだ拡散性を比較した結果で
は、特定の膜厚ではんだに喰われる拡散量はニッケル−
クロム(Ni−Cr)の材料系が最も優れた特性を示し
ている。これは前記したようにニッケル−クロム(Ni
−Cr)中のクロム(Cr)が錫(Sn)の拡散を阻害
することによるもので、拡散防止層32のニッケル(N
i)に対しても約2倍のバリア性を示し、この結果拡散
防止層の必要膜厚が低減できることになる。また、この
界面反応層31′が従来の電極端子を構成する下地接着
金属層31と同様な接着層となるため、薄膜間の界面剥
離などの不良モ−ドの発生も改善される。
【0012】
【発明の効果】本発明のはんだ付け電極の構造によれば
、熱処理によって薄膜界面に形成される反応層がはんだ
付け電極の第2の拡散防止層の働きを有し、特にこの反
応層を構成する一方の金属がはんだ成分の錫(Sn)と
の化合物形成を阻害する働きを有するため、この結果は
んだに対する拡散性(バリア性)が著しく向上し、この
ため電極端子に必要とされる膜厚も薄く形成できる。 さらに、薄膜界面の接着性も良好となるため半導体素子
の接続強度など、接続信頼性が向上される。
【0013】以上の内容は、はんだ付け電極端子を構成
する拡散防止層としてニッケル(Ni)と銅(Cu)の
合金材料系を適用した場合、また、多層構造で構成され
る配線導体の上層金属層にタングステン(W)を適用し
た場合においても同様の効果が得られることは言うまで
もなく、電極端子の要求仕様によって使い分けられるも
のである。
【図面の簡単な説明】
【図1】本発明及び従来技術における薄膜配線回路の実
装構成を示す断面構造図である。
【図2】本発明の一実施例を示す図1(A)部の詳細断
面構造図である。
【図3】従来の一実施例を示す図1(A)部の詳細断面
構造図である。
【図4】従来の一実施例を示す図1(A)部の詳細断面
構造図である。
【図5】本発明の効果を示す各種材料のはんだ拡散性の
特性デ−タ図である。
【符号の説明】
1…絶縁性基板、 2…配線導体、 21…下層金属層、 22…主要配線導体、 23…上層金属層、 3…はんだ付け電極端子、 31…接着金属層、 31…界面反応層(第2の拡散防止層)、32…拡散防
止層、 33…酸化防止層、 4…保護絶縁膜、 5…半導体素子、 6…はんだ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】配線回路上に半導体素子などがはんだ付け
    によって接続実装された薄膜配線回路基板において、該
    半導体素子を接続する薄膜配線回路上の電極端子の構造
    が、あらかじめ基板上に形成された第1の金属層 その
    上に続けて形成された第2の金属層のうち、第2の金属
    層を半導体素子を接続するためのはんだ付け電極端子の
    所望のパタ−ンに、第1の金属層を薄膜配線回路の配線
    導体となる所望のパタ−ンに形成した後、高温熱処理を
    行い第1の金属層と第2の金属層の相互拡散によって形
    成される反応層をはんだ付け電極の拡散防止層として形
    成したことを特徴とする薄膜配線回路基板用はんだ付け
    電極。
  2. 【請求項2】薄膜配線回路の配線導体及びはんだ付け電
    極端子を構成する第1の金属層と第2の金属層がそれぞ
    れ、第1の金属層が3層からなる積層構造を有し、これ
    が、下地金属層として、クロム(Cr)、タングステン
    (W)の中から選ばれた1種類の金属層、主要配線導体
    層として、銅(Cu)、アルミニウム(Al)の中から
    選ばれた1種類の金属層、上層金属層として、クロム(
    Cr)、タングステン(W)の中から選ばれた1種類の
    金属層を積層した多層構成で、第2の金属層がニッケル
    (Ni)、ニッケル(Ni)と銅(Cu)の合金材料系
    の中から選ばれた1種類の金属層であり、それぞれの金
    属層を所望のパタ−ンに形成した後、高温熱処理を行い
    、3層からなる積層構造を有する第1の金属層の上層金
    属層と第2の金属層の相互拡散によって生成される反応
    層をはんだ付け電極の拡散防止層として形成したことを
    特徴とする特許請求の範囲請求項1記載の薄膜配線回路
    基板用はんだ付け電極。
  3. 【請求項3】薄膜配線回路の配線導体及びはんだ付け電
    極端子を構成する第1の金属層と第2の金属層をそれぞ
    れはんだ付け電極、配線導体となる所望のパタ−ンに形
    成し、これらのパタ−ンを全面覆うように保護膜を形成
    した後高温熱処理を行い、さらに、第2の金属層のはん
    だ付け電極パタ−ンのみが露出すべく保護膜を開口せし
    め、このはんだ付け電極端子面に金(Au)を被着形成
    したことを特徴とする特許請求の範囲請求項1及び請求
    項2記載の薄膜配線回路基板用はんだ付け電極。
JP9399791A 1991-04-24 1991-04-24 薄膜配線回路基板用はんだ付け電極 Pending JPH04324637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9399791A JPH04324637A (ja) 1991-04-24 1991-04-24 薄膜配線回路基板用はんだ付け電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9399791A JPH04324637A (ja) 1991-04-24 1991-04-24 薄膜配線回路基板用はんだ付け電極

Publications (1)

Publication Number Publication Date
JPH04324637A true JPH04324637A (ja) 1992-11-13

Family

ID=14098045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9399791A Pending JPH04324637A (ja) 1991-04-24 1991-04-24 薄膜配線回路基板用はんだ付け電極

Country Status (1)

Country Link
JP (1) JPH04324637A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013230484A (ja) * 2012-04-27 2013-11-14 Fuji Electric Co Ltd 接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013230484A (ja) * 2012-04-27 2013-11-14 Fuji Electric Co Ltd 接合方法

Similar Documents

Publication Publication Date Title
JP2528617B2 (ja) 多層相互接続金属構造体およびその形成方法
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US5731066A (en) Electronic circuit device
JPH0563024A (ja) 電気構成要素用の多層連結合金構造
KR20040012877A (ko) 반도체 장치 및 그 제조 방법
JPH07297540A (ja) バンプicパッケージ用薄膜回路金属システム
JPH0235475B2 (ja)
JPH04196392A (ja) 薄膜配線回路用はんだ付け電極
JP3369665B2 (ja) 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JPH04324637A (ja) 薄膜配線回路基板用はんだ付け電極
JP2007031740A (ja) 電子部品及びその製造方法
JPH068053B2 (ja) サ−マルヘツド
JPS5850421B2 (ja) 薄膜回路
JP2002190490A (ja) バンプを有する電子部品
JP4385434B2 (ja) 厚膜回路基板及びその製造方法
JP3172308B2 (ja) はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置
JPH08172273A (ja) セラミック配線基板及びその実装構造体
JPS60198761A (ja) ろう付け方法
JPH038346A (ja) ろう付け材料
JP2596227B2 (ja) セラミック多層配線基板
JPH0845938A (ja) 半導体装置及びその製造方法
JPH0783172B2 (ja) 配線基板
JP2968969B2 (ja) 配線基板
JPH0760882B2 (ja) ろう付け方法
JPH0621058A (ja) 半導体装置