JPH0235475B2 - - Google Patents

Info

Publication number
JPH0235475B2
JPH0235475B2 JP57032184A JP3218482A JPH0235475B2 JP H0235475 B2 JPH0235475 B2 JP H0235475B2 JP 57032184 A JP57032184 A JP 57032184A JP 3218482 A JP3218482 A JP 3218482A JP H0235475 B2 JPH0235475 B2 JP H0235475B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
corrosion protection
oxidation
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57032184A
Other languages
English (en)
Other versions
JPS57157594A (en
Inventor
Gurewaaru Fuirindaa
Raindoru Uerunaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS57157594A publication Critical patent/JPS57157594A/ja
Publication of JPH0235475B2 publication Critical patent/JPH0235475B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は非導電性の基板上に接着層をはさん
で設けられ半導体デバイスと共に集積回路を形成
するはんだ付けと熱処理が可能であり貴金属を含
まない薄膜導体路の製造方法に関する。
〔従来の技術〕
総ての薄膜回路に対しては例えばセラミツク、
ガラス、ほうろう付けセラミツク、合成樹脂等の
絶縁材料から成り表面が平滑な基板が必要であ
る。この基板上に導電材料、抵抗材料および非導
電材料の層が重ねられそこに抵抗、コンデンサ、
コイルおよび導体路が種々の方法によつて作られ
る。
銅で作られた導体路又は接触個所は熱処理を受
けない状態でははんだ付けが容易であり、貴金属
の組合せ(例えばCuNiAu、PdAu)よりも導電
率が高い。しかし銅層は基板例えばセラミツク基
板に対する接着性が著しく悪い。この欠点を除去
するため基板に対して接着性のよい層をまず基板
に設けることが試みられた。この接着層の上に銅
が導体路金属としてつけられる。
抵抗が低くはんだ付けと300℃以上の熱処理が
可能である貴金属を含まない導体路系は従来の方
法によれば電解補強された厚い層とするかあるい
は熱処理を真空炉又は保護ガス雰囲気中で行な
う。薄い導電層は絶縁基板上に真空蒸着又は真空
スパツタリングによつて設けられ、使用目的によ
つて電解析出により補強されるかあるいは耐食性
とされる。構造形成は機械的マスクを通しての蒸
着又はスパツタリングによるかあるいはフオト・
エツチングによる。
銅の導体路は熱処理を行なわない状態でははん
だ付け性が良いが例えば抵抗値の安定化に際して
の250℃以上の高温度処理により強く酸化され、
この形成された酸化銅層はそれ以上の酸化過程を
阻止しない。従つてこの温度処理により比較的厚
い銅の導体路(例えば1乃至3μm)も時間と共に
全部酸化されはんだ付け不能となる。
〔発明が解決しようとする課題〕
この発明の目的ははんだ付け性が良く、300℃
以上の熱処理が可能であり、耐食性であり、電気
抵抗が低く、結合可能である貴金属を含まない薄
膜導体路構造の製造方法を開発することである。
〔課題を解決するための手段〕
上述の目的を達成するため、本発明の薄膜導体
路の製造方法おいては、非導電性の基板上に、金
属性の接着層又は抵抗層、銅又は銅ニツケル合金
よりなる導体路、およびアルミニウム、アルミニ
ウム合金又はクロムとアルミニウムの層組合わせ
よりなる酸化、腐食保護層を設け、熱処理又は温
度処理の後、所定のはんだ付け個所の酸化、腐食
保護層を除去するものである。
接着層として用いる中間層を同時に抵抗層とす
ると有利である。
接着又は抵抗層には、チタン、クロム、モリブ
デン、タングステン、チタン・タングステン、ア
ルミニウム、ニツケル、ニツケル・クロム、窒化
タンタル、タンタル・アルミニウム、酸化錫・イ
ンジウム等を使用することができる。
接着層又は抵抗層と導体層と、の間にアルミニ
ウム層を挿入し腐食保護作用を高めるようにする
と有利である。
接着層又は抵抗層、導体層および酸化、腐食保
護層からなる重層構造は、真空中の蒸着又はスパ
ツタリングによつて作ることができ、その際、酸
化、腐食保護層を別の真空工程によつて導体層上
に設けることもできる。
所定のはんだ付け個所の酸化、腐食保護層をエ
ツチングにより除去することにより、導体層に対
する良好なはんだ付け可能な個所が得られる。
〔実施例〕
4種類の互に異る重層構造を示した図面につい
てこの発明を更に詳細に説明する。
第1図の重層構造は抵抗層2、接着層3、銅の
導体層5およびアルミニウムの酸化、腐食保護層
6から構成されている。第2図の構造では抵抗層
2が同時に接着層となつている。第3図の構造で
は酸化、腐食保護層がクロム層7とアルミニウム
層6の二重層である。第4図の構造では接着層3
と導体層5の間にアルミニウムの中間層4が設け
られている。
原理的な層構成は基板1の上に抵抗層又は抵
抗・コンデンサ層例えばIn2O3/SnO2−(ITO−)
層2が設けられているものであり、その上に例え
ばチタン、クロム、アルミニウム等から成る接着
層3がある。接着層は第2図のもののように電気
抵抗層としてもよい。第4図の構造では接着層の
上にアルミニウム中間層4がある。5は銅又は
銅・ニツケル合金の導体層である。保護層として
はアルミニウム又はアルミニウム合金の酸化、腐
食保護層6あるいはクロム層7とアルミニウム層
6が組合せが使用される。
熱処理に際して粒界拡散により銅とアルミニウ
ムの混合結晶が作られる。銅層の酸化は300℃以
上の温度処理中形成される酸化アルミニウム層お
よびアルミニウム・銅合金層によつて防止され
る。
温度処理後種々のエツチング過程(湿化学エツ
チング、イオンビームエツチング、スパツタリン
グエツチング等)により酸化保護層がはんだ付け
個所8において除去される。はんだ付け個所のは
んだによるぬれ性は温度処理によつて改善され
る。温度処理中接着ならびに導体層に歯形を作る
とはんだ付けにとつて有利である。
各層の厚さは次の範囲内に選定することができ
る。
(2)電気抵抗層 5−200nm (3)接着層 10−500nm (4)中間層 10−500nm (5)導体層 300−5000nm (6)保護層 10−500nm (7)保護層 10−100nm 層構造全体の導体路抵抗は例えば第4図の構造
でチタン層を50nm、アルミニウム層を20nm、
銅層を1500nmおよびアルミニウム層を20nmと
するとき0.012Ω/□であり比較的低い。空気中
400℃、0.5hの熱処理により抵抗値は0.014Ω/□
に増大するだけである。
温度処理を受けた回路構造に超音波ボンドを試
みた結果、保護層と保護層を除去して露出した銅
層のいずれもアルミニウム線のボンド結合が可能
であることが確められた。
〔発明の効果〕
本発明によれば、貴金属を使用しないため薄膜
回路の製作が特に廉価となり、300℃以上の温度
処理が実施される薄膜回路の製作および高温度で
動作する回路の製作に対して特に有効である。な
お本発明の薄膜回路には、集積ハイブリツド回
路、抵抗回路網、RC回路網のほか、半導体チツ
プ、液晶デイスプレイ、プラズマデイプレイに対
する配線等が含まれるものである。
【図面の簡単な説明】
第1図乃至第4図はこの発明の方法によつて作
られる4種類の重層構造の断面を示す。 1:基板、2:電気抵抗層、3:接着層、4:
中間層、5:導体層、6:保護層。

Claims (1)

  1. 【特許請求の範囲】 1 非導電性の基板1上に、金属性の接着層3又
    は抵抗層2、銅又は銅ニツケル合金よりなる導体
    層5、およびアルミニウム、アルミニウム合金又
    はクロムとアルミニウムの層組合わせよりなる酸
    化、腐食保護層6又は6,7を設け、熱処理又は
    温度処理の後、所定のはんだ付け個所8の酸化、
    腐食保護層6又は6,7を除去することを特徴と
    するはんだ付け可能な接触面を有する薄膜導体路
    の製造方法。 2 接着層3として用いる中間層が同時に抵抗層
    2であることを特徴とする特許請求の範囲第1記
    載の方法。 3 ニツケル・クロム、窒化タンタル、タンタ
    ル・アルミニウム、又は酸化錫・インジウムより
    なる抵抗層2を用いることを特徴とする特許請求
    の範囲第2項記載の方法。 4 接着層3又は抵抗層2と導体層5との間にア
    ルミニウム層4を挿入し、腐食保護作用を高める
    ことを特徴とする特許請求の範囲第1項〜第3項
    のいずれか1項記載の方法。 5 接着層3又は抵抗層2、導体層5および酸
    化、腐食保護層6又は6,7からなる重層構造を
    真空中の蒸着又はスパツタリングによつて作るこ
    とを特徴とする特許請求の範囲第1項〜第4項の
    いずれか1項記載の方法。 6 酸化、腐食保護層6又は6,7を別の真空工
    程において導体層5上に設けることを特徴とする
    特許請求の範囲第1項〜第4項のいずれか1項記
    載の方法。 7 所定のはんだ付け個所の酸化、腐食保護層6
    又は6,7をエツチングにより除去することを特
    徴とする特許請求の範囲第1項〜第6項のいずれ
    か1項記載の方法。
JP57032184A 1981-03-02 1982-03-01 Method of producing thin film conductor path including no noble metal Granted JPS57157594A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813107943 DE3107943A1 (de) 1981-03-02 1981-03-02 Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen

Publications (2)

Publication Number Publication Date
JPS57157594A JPS57157594A (en) 1982-09-29
JPH0235475B2 true JPH0235475B2 (ja) 1990-08-10

Family

ID=6126178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57032184A Granted JPS57157594A (en) 1981-03-02 1982-03-01 Method of producing thin film conductor path including no noble metal

Country Status (4)

Country Link
US (1) US4372809A (ja)
EP (1) EP0060436A1 (ja)
JP (1) JPS57157594A (ja)
DE (1) DE3107943A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482913A (en) * 1982-02-24 1984-11-13 Westinghouse Electric Corp. Semiconductor device soldered to a graphite substrate
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
DE3312725A1 (de) * 1983-04-08 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Bond- und loetbare duennschichtleiterbahnen mit durchkontaktierungen
JPS60184092A (ja) 1984-03-01 1985-09-19 Kao Corp リン酸エステルおよびその製法
DE3438028A1 (de) * 1984-10-17 1986-04-24 Siemens AG, 1000 Berlin und 8000 München Duennfilmschaltungen mit integrierten nickelchrom-widerstaenden
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPH0376190A (ja) * 1989-08-18 1991-04-02 Fujitsu Ltd 薄膜回路基板
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
JPH03233972A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置用電極およびその製造方法
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
JP3106786B2 (ja) * 1993-08-26 2000-11-06 松下電器産業株式会社 半導体装置およびその製造方法
JP2000114302A (ja) * 1998-10-08 2000-04-21 Fuji Electric Co Ltd 半導体装置
US6347175B1 (en) 1999-07-14 2002-02-12 Corning Incorporated Solderable thin film
DE19945914C1 (de) * 1999-09-24 2001-08-30 Siemens Ag Verfahren zur Erzeugung von präzisen Lötflächen auf einem Schaltungsträger, insbesondere Dünnfilm-Substrat
DE10238816B4 (de) 2002-08-23 2008-01-10 Qimonda Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10320561B4 (de) * 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
US9113583B2 (en) * 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
EP3028549B1 (en) * 2013-07-29 2018-06-13 Ferro Corporation Conductive trace and method of forming conductive trace
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525470A (en) * 1975-07-01 1977-01-17 Sumitomo Bakelite Co Method of manufacturing printed circuit substrate
JPS5533196A (en) * 1979-08-20 1980-03-08 Showa Electric Wire & Cable Co Ltd Splicing method of optical fiber cable

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1790013B1 (de) * 1968-08-27 1971-11-25 Siemens Ag Elektrische duennschichtschaltung
DE7106898U (de) * 1970-03-06 1971-05-27 Motorola Inc Integrierter Hybrid Schaltkreis
DD102035A1 (ja) * 1973-02-02 1973-11-20
US3881884A (en) * 1973-10-12 1975-05-06 Ibm Method for the formation of corrosion resistant electronic interconnections
DE2554691C2 (de) * 1974-12-10 1982-11-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE2522944C3 (de) * 1975-05-23 1980-11-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer elektrischen Dünnfilmschaltung
DE2550512A1 (de) * 1975-11-11 1977-05-12 Bosch Gmbh Robert Verfahren zur herstellung einer metallisierung auf einem substrat
DE2606086C3 (de) * 1976-02-16 1980-08-14 Bernd Dr.-Ing. 7250 Leonberg Kaiser Herstellung von integrierten Dünnschichtschaltungen aus mit dünnen Schichten mehrlagig beschichteter Unterlage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525470A (en) * 1975-07-01 1977-01-17 Sumitomo Bakelite Co Method of manufacturing printed circuit substrate
JPS5533196A (en) * 1979-08-20 1980-03-08 Showa Electric Wire & Cable Co Ltd Splicing method of optical fiber cable

Also Published As

Publication number Publication date
EP0060436A1 (de) 1982-09-22
DE3107943C2 (ja) 1990-10-31
DE3107943A1 (de) 1982-09-16
JPS57157594A (en) 1982-09-29
US4372809A (en) 1983-02-08

Similar Documents

Publication Publication Date Title
JPH0235475B2 (ja)
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
JPH0378798B2 (ja)
JPS62133738A (ja) 集積回路
US4434544A (en) Multilayer circuit and process for manufacturing the same
US5032694A (en) Conductive film circuit and method of manufacturing the same
US4615908A (en) Method for the manufacture of plasma-polymer multilayer capacitors
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
JP2005191206A (ja) 抵抗器およびその製造方法
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JPH0136243B2 (ja)
EP0168609B1 (en) Method for repairing pinholes in dielectric layers
JPH0262035A (ja) 半導体装置
JPS58130502A (ja) 温度依存抵抗
JP2942424B2 (ja) 半導体素子収納用パッケージ
CA1153128A (en) Electrical circuit assemblies
JPH068053B2 (ja) サ−マルヘツド
JP3015491B2 (ja) AlN基板
JPS60262304A (ja) 液晶表示装置
JPH07211575A (ja) セラミックコンデンサ
JPH02244531A (ja) 基板型温度ヒューズ・抵抗体及びその製造方法
JP2005093502A (ja) 半導体装置用テープキャリア
JP2976048B2 (ja) チップ型セラミック電子部品の製造方法
JPS60198761A (ja) ろう付け方法
JPH0451585A (ja) 窒化アルミニウム配線基板