TWI719241B - 可做電性測試的多層電路板及其製法 - Google Patents

可做電性測試的多層電路板及其製法 Download PDF

Info

Publication number
TWI719241B
TWI719241B TW106128029A TW106128029A TWI719241B TW I719241 B TWI719241 B TW I719241B TW 106128029 A TW106128029 A TW 106128029A TW 106128029 A TW106128029 A TW 106128029A TW I719241 B TWI719241 B TW I719241B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
dielectric layer
carrier
conductive
Prior art date
Application number
TW106128029A
Other languages
English (en)
Other versions
TW201914372A (zh
Inventor
劉景寬
王招龍
張碩訓
呂育德
張金喜
Original Assignee
景碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 景碩科技股份有限公司 filed Critical 景碩科技股份有限公司
Priority to TW106128029A priority Critical patent/TWI719241B/zh
Priority to CN201711236721.2A priority patent/CN109413837B/zh
Priority to CN202011014991.0A priority patent/CN112654132B/zh
Priority to US15/826,694 priority patent/US10548214B2/en
Publication of TW201914372A publication Critical patent/TW201914372A/zh
Priority to US16/718,100 priority patent/US11044806B2/en
Application granted granted Critical
Publication of TWI719241B publication Critical patent/TWI719241B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本創作的可做電性測試的多層電路板包含一金屬製的出貨載板、一底層電路結構、一導電止蝕層及一多層電路結構。底層電路結構重疊於出貨載板上，導電止蝕層設置於底介電層上，多層電路結構重疊於底層電路結構上，多層電路結構的頂層電路經由多層電路結構的內層電路及底層電路結構的底層電路與導電止蝕層電連接，出貨載板及底層電路結構的底介電層暴露出導電止蝕層。所述多層電路板於封裝前，能先進行電性測試以得知是否可正常工作，從而降低找尋封裝後所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利於劃分電子元件電性不佳的責任。

Description

可做電性測試的多層電路板及其製法
本創作係關於一種多層電路基板及其製法，尤其係指一種可做電性測試的多層電路板及其製法。
於電子產業中，電路板廠負責多層電路板的製造，封裝測試廠負責於多層電路板上進行晶片的接線與封裝及封裝完成後的電子元件的電性測試。
請參閱圖5A至5H所示，現有技術的多層電路板的製造流程如下所述：先提供一基板80，該基板80包含一由樹脂及玻璃纖維所製得樹脂載板801(例如：FR-4載板)、一第一介電層802、一銅載層803及一銅箔804，該第一介電層802、該銅載層803及該銅箔804依序重疊設置於該樹脂載板801上。接著，於該銅箔804上設置一第一圖案化光阻層81。然後於該銅箔804未被該第一圖案化光阻層81覆蓋的表面上電鍍成形一第一線路層82。接著將該第一圖案化光阻層81移除並於該銅箔804及該第一線路層82上覆蓋一第二介電層83。然後以雷射穿孔技術於該第二介電層83上設置與該第一線路層82相接的導通孔831。之後於該第二介電層83、該導通孔831之孔壁及該第一線路層82未被該第二介電層83覆蓋的表面(即，與該導通孔831相接的表面)上設置一電鍍晶種層84。接著，於該電鍍晶種層84上設置一第二圖案化光阻層85。然後於該電鍍晶種層84未被該第二圖案化光阻層85覆蓋的表面上電鍍成形一第二線路層86及一導通柱861，其中，該導通柱861設置於該導通孔831中且連接於該第一線路層82與該第二線路層86之間。於將該第二圖案化光阻層85以及該電鍍晶種層84連接於該第二圖案化光阻層85與該第二介電層83之間的部分移除後，於該第二介 電層83及該第二線路層86上覆蓋一防焊層87。最後，於該第二線路層86未被該防焊層87覆蓋的表面上電鍍形成金屬接點88，從而獲得現有技術的多層電路板於該基板80上。
請參閱圖6A及6B所示，封裝測試廠將晶片90設置於多層電路板上的預定位置後，進行接線(wire bonding)，以使晶片90透過引線91與所述金屬接點電連接。然後，以封裝樹脂92將晶片90、引線91封裝於所述多層電路板上。之後，以機械力將該樹脂載板801、該第一介電層802及該銅載層803剝除，再以蝕刻之方式將該銅箔804移除，從而暴露出該第一線路層82並獲得電子元件95。然後，對該電子元件95進行電性測試。
由於現有技術的多層電路板需要相當的支撐力才能夠進行接線及封裝，故現有技術的多層電路板是以結合於該基板80上之形式提供給封裝測試廠，而於晶片90之接線及封裝完成後，才將該基板80除去而使該第一線路層82暴露出來，以進行電子元件95的電性測試。也就是說，現有技術的多層電路板於提供給封裝測試廠前，無法進行電性測試。
由於電性測試是於封裝完成後才進行，若電子元件95的電性測試結果不佳，就需要細部檢視及分析晶片90、引線91、多層電路板等部件及部件間的連結等，以找出電性不佳的問題點並釐清責任歸屬。
然而，電子元件95的尺寸小且各部位相當精細，不但需要耗費相當多的人力及時間成本才能找出造成電性不佳的原因，還無法有效將造成電性不佳的責任歸屬釐清。
鑒於上述現有技術的缺點，本創作的目的在於提供一種可做電性測試的多層電路板及其製法，所述多層電路基板於提供給封裝測試廠進行封 裝前，即可進行電性測試，從而可減少找尋電子元件電性不佳的原因所需耗費的成本，並可有效釐清電子元件電性不佳的責任歸屬。
為達到前述的創作目的，本創作所採取的技術手段係令該可做電性測試的多層電路板，其中包含：一出貨載板，其為金屬所製且其包含一第一側及一相反於該第一側的第二側；一底層電路結構，其重疊於該出貨載板的第一側上且其包含：一底介電層，其設置於該出貨載板的第一側上；以及一底層電路，其設置於該底介電層上；一導電止蝕層，其設置於該底介電層上且與該底層電路電連接；以及一多層電路結構，其重疊於該底層電路結構上且其包含：一頂層電路，其與該底層電路電連接；一頂介電層，其位於該頂層電路與該底層電路結構之間；一內介電層，其設置於該底介電層及該底層電路上；以及一內層電路，其設置於該內介電層上且與該頂介電層連接；其中，該頂層電路設於該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層。
由於該多層電路結構係經由該底層電路結構設置於該出貨載板上，且該出貨載板暴露出該導電止蝕層，該多層電路結構的頂層電路係經由該內層電路及該底層電路與該導電止蝕層電連接，故所述可做電性測試的多層電路板於出貨至封裝測試廠前或進行晶片封裝前，能先進行電性測試以得知所述可做電性測試的多層電路板是否可正常工作，從而降低找尋封裝後所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利於劃分清楚電子元件電性不佳的責任。
較佳的是，該底層電路嵌設於該底介電層上，該頂層電路嵌設於該頂介電層上，且該內層電路嵌設於該內介電層上。
較佳的是，該多層電路結構包含有一第一導通柱，該第一導通柱向上穿設於該頂介電層上且連接於該頂層電路與該內層電路之間，且該底層電路結構包含有一第二導通柱，該第二導通柱向上穿設於該內介電層上且連接於該內層電路與該底層電路之間，該頂層電路經由該第一導通柱、該內層電路及該第二導通柱與該底層電路電連接。
較佳的是，該導電止蝕層嵌設於該底介電層上。
較佳的是，該導電止蝕層包含金、鎳、錫、鐵或鈦。
較佳的是，該導電止蝕層包含有一金層及一鎳層，該鎳層連接於該金層與該底層電路之間。
較佳的是，所述可做電性測試的多層電路板包含有一防焊層，該防焊層暴露出該頂層電路且覆蓋該頂介電層。
同樣為達到前述的創作目的，本創作所採取的技術手段係令該可做電性測試的多層電路板的製法，其步驟包含：提供一第一載板，其中，該第一載板包含有一基板、一導電層及一金屬介面層，該導電層與該金屬介面層依序重疊於該基板上，該金屬介面層之底面可分離地與該導電層相接，且該金屬介面層具有導電性；電鍍該第一載板以形成一重疊於該第一載板之金屬介面層上的第二載板，其中，該第二載板具有一第一表面及一相反於該第一表面的第二表面，該第二表面與該金屬介面層之頂面相接；電鍍該第二載板以形成一阻蝕層於該第二載板之第一表面上，其中，該阻蝕層具有導電性； 形成一多層電路結構於該阻蝕層上，其中，該多層電路結構包含一頂層電路、一頂介電層、一內層電路及一內介電層，該頂層電路、該頂介電層、該內層電路及該內介電層依序重疊設置於該阻蝕層上，且該頂層電路與該內層電路電連接；設置一第一電鍍晶種層於該內介電層上；形成一第一圖案化光阻層於該第一電鍍晶種層上；電鍍該第一電鍍晶種層以形成一底層電路於該內介電層上，其中，該底層電路與該內層電路電連接；形成一第二圖案化光阻層於該底層電路與該第一圖案化光阻層上；形成一導電止蝕層於該底層電路上；移除該第一圖案化光阻層及該第二圖案化光阻層；蝕刻該第一電鍍晶種層未被該底層電路覆蓋的部分；形成一暴露出該導電止蝕層的底介電層於該底層電路及該內介電層上，從而獲得該底層電路結構於該多層電路結構上；設置一第二電鍍晶種層於該底介電層及該導電止蝕層上；形成一第三圖案化光阻層於該第二電鍍晶種層上；電鍍該第二電鍍晶種層以形成一出貨載板於該底介電層上；形成一覆蓋該出貨載板的第四圖案化光阻層並剝離該第一載板之基板與該第一載板之導電層；移除該第二載板、該金屬介面層、該阻蝕層、該第三圖案化光阻層及該第四圖案化光阻層；以及蝕刻該第二電鍍晶種層未被該出貨載板覆蓋的部分，從而獲得所述可做電性測試的多層電路板。
所述可做電性測試的多層電路板的製法所製成之多層電路板，由於該多層電路結構係經由該底層電路結構設置於該出貨載板上，且該出貨載板暴露出該導電止蝕層，該多層電路結構的頂層電路係經由該內層電路及該底層電路與該導電止蝕層電連接，故能於出貨至封裝測試廠前或進行晶片封裝前經由電性測試得知所述多層電路板是否可正常工作，從而降低尋找封裝後所獲得的電子元件電性不佳的原因所需耗費的成本，且可有助於釐清電子元件電性不佳的責任歸屬。
較佳的是，所述電鍍該第二載板以形成該阻蝕層於該第二載板之第一表面上之步驟包含：以濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該第一表面進行無電鍍，從而獲得該阻蝕層於該第一表面上之步驟。
較佳的是，所述形成該導電止蝕層於該底層電路上之步驟包含：以濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該底層電路進行無電鍍，從而獲得一鎳層於該底層電路上之步驟；以及以濃度為2.8g/l至6.0g/l的Au溶液於電壓為0.1伏特至5伏特的條件下對所述鎳層進行電鍍，以獲得一金層於所述鎳層上並獲得該導電止蝕層之步驟。
10:第一載板
12:導電層
13:金屬介面層
20:第二載板
21:第一表面
22:第二表面
30:阻蝕層
35:導電止蝕層
351:金層
352:鎳層
40:多層電路結構
41:頂層電路
411:預定連接區
42:內層電路
43:內介電層
431:穿孔
44:頂介電層
45:第一導通柱
50:第一圖案化光阻層
50a:第二圖案化光阻層
50b:第三圖案化光阻層
50c:第四圖案化光阻層
51、51a、51b:圖案層
52、52a、52b:覆蓋層
60:底層電路結構
61:底層電路
62:第二導通柱
63:底介電層
631:開口
70:出貨載板
71:第一側
72:第二側
73:穿孔
75:防焊層
751:通孔
600:第一電鍍晶種層
700:第二電鍍晶種層
80:基板
801:樹脂載板
802:第一介電層
803:銅載層
804:銅箔
81:第一圖案化光阻層
82:第一線路層
83:第二介電層
831:導通孔
84:電鍍晶種層
85:第二圖案化光阻層
86:第二線路層
861:導通柱
87:防焊層
88:金屬接點
90:晶片
91:引線
92:封裝樹脂
95:電子元件
S1、S2、S3、S4、S5、S6、S7、S8、S9:步驟
圖1為本創作的可做電性測試的多層電路板之側視剖面示意圖；圖2為本創作的可做電性測試的多層電路板的製法的流程圖；圖3A至3N、圖3P及圖3Q為本創作的可做電性測試的多層電路板的製法的流程狀態示意圖；圖5A至5H為現有技術的多層電路板的製法的流程狀態示意圖；以及圖6A及6B為現有技術的多層電路板的封裝的流程狀態示意圖。
以下配合圖式及本創作的較佳實施例進一步闡述本創作為達預定創作目的所採取的技術手段。
請參閱圖1所示，本創作的可做電性測試的多層電路板包含一出貨載板70、一底層電路結構60、一導電止蝕層35、一多層電路結構40及一防焊層75。
請參閱圖1所示，該出貨載板70一包含有一第一側71及一相反於該第一側71的第二側72，且該出貨載板70為金屬所製。於一較佳實施例中，該出貨載板70為銅所製成，但不以此為限。於其他較佳實施例中，該出貨載板70可由鎳、鋁或鐵所製成。
請參閱圖1所示，該底層電路結構60重疊設置於該出貨載板70的第一側71上，該底層電路結構60包含有一底介電層63及一底層電路61，該底介電層63重疊設置於該出貨載板70的第一側71上，該底層電路61嵌設於該底介電層63上。
於一較佳實施例中，該底介電層63為味之素增層膜(Ajinomoto Build-up Film，ABF)，但不以此為限。於其他實施例中，該底介電層63為雙馬來酰亞胺三嗪樹脂(bismaleimide triazine，BT)與玻璃纖維所製成的膠片。
請參閱圖1所示，該導電止蝕層35嵌設於該底介電層63上且與該底層電路61電連接。於一較佳實施例中，該導電止蝕層35由金與鎳所製成，但不以此為限。進一步而言，於一較佳實施例中，該導電止蝕層35包含有一金層351及一鎳層352，該鎳層352連接於該金層351與該底層電路61之間。於其他較佳實施例中，該導電止蝕層35可由錫所製成。
請參閱圖1所示，該多層電路結構40重疊設置於該底層電路結構60上，該多層電路結構40包含有一頂層電路41及一頂介電層44，該頂層電路41 與該底層電路61電連接，該頂介電層44位於該頂層電路41與該底層電路結構60之間，且該頂層電路41嵌設於該頂介電層44上。
請參閱圖1所示，於一較佳實施例中，該多層電路結構40包含有一內介電層43及一內層電路42，該內介電層43重疊設置於該底介電層63及底層電路61上，該內層電路42嵌設於該內介電層43上且與該頂介電層44連接，且該頂層電路41經由該內層電路42與該底層電路61電連接。進一步而言，該多層電路結構40還包含有一第一導通柱45，該第一導通柱45向上穿設於該頂介電層44上且連接於該頂層電路41與該內層電路42之間，該底層電路結構60包含有一第二導通柱62，該第二導通柱62向上穿設於該內介電層44上且連接於該內層電路42與該底層電路61之間，據此，該頂層電路41經由該第一導通柱45、該內層電路42及該第二導通柱62與該底層電路61電連接。
於一較佳實施例中，該頂介電層44及該內介電層43兩者或其中一者為味之素增層膜，但不以此為限。於其他實施例中，該頂介電層44及該內介電層43兩者或其中一者為雙馬來醯亞胺三嗪樹脂與玻璃纖維所製成的膠片。
請參閱圖1所示，該防焊層75暴露出該頂層電路41且覆蓋該頂介電層44。進一步而言，該防焊層75具有一通孔751，該通孔751與該頂層電路41相接，從而使得該防焊層75暴露出該頂層電路41；再一步而言，該頂層電路41包含有一預定連接區411，該通孔751與該頂層電路41之預定連接區411相接，從而暴露出該頂層電路41之預定連接區411。
請參閱圖1所示，該出貨載板70及該底介電層63暴露出該導電止蝕層35。進一步而言，該出貨載板70具有一穿孔73，該穿孔73貫穿該第一側21與該第二側22，該底介電層63具有一與該穿孔73相接的開口631，且該開口631與該導電止蝕層40相接，藉此，使得該出貨載板70及該底介電層63暴露出該導電止蝕層35。
請參閱圖2所示，所述可做電性測試的多層電路板的製法包含依序進行以下步驟：提供該第一載板10之步驟S1、電鍍該第一載板10以形成該重疊於該第一載板10之金屬介面層13上的第二載板20之步驟S2、電鍍該第二載板20以形成一阻蝕層30於該第二載板20上之步驟S3、形成該多層電路結構40於該阻蝕層30上之步驟S4、形成該底層電路結構60於該多層電路結構40上之步驟S5、形成該出貨載板70於該底層電路結構60上之步驟S6、形成一覆蓋該出貨載板70的第四圖案化光阻層50c並剝離該第一載板10之基板11與該第一載板10之導電層12之步驟S7、移除該第二載板20、該金屬介面層13、該阻蝕層30及該第四圖案化光阻層50c從而獲得所述可做電性測試的多層電路板之步驟S8。
請參閱圖3A所示，於提供該第一載板10之步驟S1中，該第一載板10包含有一基板11、一導電層12及一金屬介面層13，該導電層12設置於該基板11的一表面上，該金屬介面層13可分離地設置於該導電層12遠離該基板11的一表面上，也就是說，該導電層12設置於該基板11與該金屬介面層13之間，換言之，該導電層12與該金屬介面層13依序重疊於該基板11上，該金屬介面層13之底面可分離地與該導電層12相接。其中，該金屬介面層13具有導電性。於一較佳實施例中，該金屬介面層13由銅所製成，但不以此為限。
請參閱圖3B所示，於電鍍該第一載板10以形成該重疊於該金屬介面層13之頂面上的第二載板20之步驟S2中，該第二載板20具有一第一表面21及一相反於該第一表面21的第二表面22，該第二表面22與該金屬介面層13之頂面相接。
於一較佳實施例中，於電鍍該第一載板10以形成該重疊於該金屬介面層13之頂面上的第二載板20之步驟S2中，使用濃度為100g/l至120g/l的CuSO4溶液於電壓為5伏特至6伏特的條件下對該第一載板10進行電鍍108分鐘， 從而獲得該第二載板20，換言之，該第二載板20為銅所製成，但不以此為限。於其他較佳實施例中，該第二載板20可由鎳、鋁或鐵所製成。
請參閱圖3C所示，於電鍍該第二載板20以形成一阻蝕層30於該第二載板20上之步驟S3中，該阻蝕層30具有導電性，且該阻蝕層30覆蓋該第二載板20之第一表面21。
於一較佳實施例中，於電鍍該第二載板20以形成該阻蝕層30於該第二載板20上之步驟S3中，以濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該第二載板20之第一表面21進行無電鍍，從而獲得該阻蝕層30於該第二載板20之第一表面21上。換言之，該阻蝕層30係由鎳所製成。
請參閱圖3D所示，於形成該多層電路結構40於該阻蝕層30上之步驟S4中，該多層電路結構40包含有該頂層電路41、該頂介電層44、該內層電路42及該內介電層43，該頂層電路41、該頂介電層44、該內層電路42及該內介電層43依序重疊設置於該阻蝕層30上，且該頂層電路41與該內層電路42電連接。
請參閱圖3D至3H所示，在該多層電路結構40上形成該底層電路結構60。具體而言，於形成該底層電路結構60於該多層電路結構40上之步驟S5中，先以雷射於該內介電層43上形成一與該內層電路42連接的通孔431，從而由該通孔431暴露出該內層電路42。然後於該內介電層43、該通孔431之孔壁及該內層電路42上設置一第一電鍍晶種層600。之後於該第一電鍍晶種層600上形成一第一圖案化光阻層50，該第一圖案化光阻層50包含有一圖案區51及一與該圖案區51相接的覆蓋區52，該第一圖案化光阻層50的圖案區51之位置對應於該通孔431之位置，該第一圖案化光阻層50的覆蓋區52覆蓋該第一電鍍晶種層600，藉此，該第一圖案化光阻層50暴露出該第一電鍍晶種層600位於該通孔431內的部分。然後使用濃度為230g/l至250g/l的CuSO4溶液於電壓為5伏特至6伏 特的條件下對該第一電鍍晶種層600進行電鍍65分鐘，從而獲得該第二導通柱62及該底層電路61，其中，該底層電路61經由該第一電鍍晶種層600設於該內介電層43上且位於該第一圖案化光阻層50之圖案區51內，該第二導通柱62位於該通孔431中並連接於該底層電路61與該內層電路42之間，使該底層電路61與該內層電路42電連接。
接著，請參閱圖3E所示，於該底層電路61與該第一圖案化光阻層50上設置一第二圖案化光阻層50a，該第二圖案化光阻層50a包含有一圖案區51a及一與該圖案區51a相接的覆蓋區52a，該第二圖案化光阻層50a之圖案區51a暴露出該底層電路61，該第二圖案化光阻層50a之覆蓋區52a覆蓋該底層電路61。然後，於該底層電路61上形成該導電止蝕層35，該導電止蝕層35具有導電性，該導電止蝕層35位於該第二圖案化光阻層50a之圖案區51a內。
之後，請參閱圖3F所示，以剝膜液將該第一圖案化光阻層50及該第二圖案化光阻層50a移除，從而暴露出該第一電鍍晶種層600被該第一圖案化光阻層50之覆蓋區52覆蓋的部份、該底層電路61及該內介電層43。然後，以閃蝕(flash etching)技術將該第一電鍍晶種層600暴露出來的部分移除(即，該第一電鍍晶種層600未被該底層電路61覆蓋的區域)。
接著，請參閱圖3G所示，於該底層電路61、該導電止蝕層35及該內介電層43上覆蓋一底介電層63。之後，請參閱圖3H所示，以雷射於該底介電層63上形成一與該導電止蝕層35連接的開口631，使該底介電層63暴露出該導電止蝕層35，即獲得該底層電路結構60於該多層電路結構40上。
進一步而言，所述於該第一電鍍晶種層600上形成該第一圖案化光阻層50是指：先重疊設置一第一光阻層於該第一電鍍晶種層600上；然後經由曝光將一第一底片上的影像轉移到該第一光阻層上，從而獲得一經影像轉移 的第一光阻層；之後對該經影像轉移的第一光阻層進行顯影，進而獲得該第一圖案化光阻層50。
進一步而言，所述於該底層電路61與該第一圖案化光阻層50上設置一第二圖案化光阻層50a是指：先重疊設置一第二光阻層於該底層電路61與該第一圖案化光阻層50上；然後經由曝光將一第二底片上的影像轉移到該第二光阻層上，從而獲得一經影像轉移的第二光阻層；之後對該經影像轉移的第二光阻層進行顯影，進而獲得該第二圖案化光阻層50a。
於一較佳實施例中，所述於該底層電路61上形成該導電止蝕層35是指：使用濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該底層電路61進行無電鍍14分鐘，從而獲得所述鎳層352於該底層電路61上；然後以濃度為2.8g/l至6.0g/l的Au溶液於電壓為0.1伏特至5伏特的條件下對所述鎳層352進行電鍍以獲得所述金層351於所述鎳層352上並獲得該導電止蝕層35。
請參閱圖3H至3J所示，形成一出貨載板70於該底層電路結構60上。具體而言，先於該底介電層63、該導電止蝕層35及該開口631之孔壁上設置一第二電鍍晶種層700，再於該第二電鍍晶種層700上形成一第三圖案化光阻層50b，該第三圖案化光阻層50b包含有一圖案區51b及一與該圖案區51b相接的覆蓋區52b，該第三圖案化光阻層50b的覆蓋區52b之位置對應於該開口631，該第三圖案化光阻層50b的圖案區51b暴露該第二電鍍晶種層700，藉此，該第三圖案化光阻層50b覆蓋該第二電鍍晶種層700位於該開口631內的部分。
接著，請參閱圖3J所示，使用濃度為100g/l至120g/l的CuSO4溶液於電壓為5伏特至6伏特的條件下對該第二電鍍晶種層700進行電鍍169分鐘，從而獲得該出貨載板70於該底層電路結構60之底介電層63上，該出貨載板70位於該第三圖案化光阻層50b的圖案區51b內。
進一步而言，所述於該第二電鍍晶種層700上形成一第三圖案化光阻層50b是指：先重疊設置一第三光阻層於該第二電鍍晶種層700上；然後經由曝光將一第三底片上的影像轉移到該第三光阻層上，從而獲得一經影像轉移的第三光阻層；之後對該經影像轉移的第三光阻層進行顯影，進而獲得該第三圖案化光阻層50b。
請參閱圖3K及3L所示，於形成一覆蓋該出貨載板70的第四圖案化光阻層50c並剝離該第一載板10之基板11與該第一載板10之導電層12之步驟S7中，先於該出貨載板70及該第三圖案化光阻層50b上形成一第四光阻層，然後令該第四光阻層曝光，獲得一經曝光的第四光阻層；之後對該經曝光的第四光阻層進行顯影，進而獲得該第四圖案化光阻層50c；接著，令該導電層12與該金屬介面層13相分離，從而剝離該導電層12與該基板11。
請參閱圖3L、3M、3N、4A及4B所示，將該第二載板20、該金屬介面層13、該阻蝕層30及該第四圖案化光阻層50c移除，從而獲得所述可做電性測試的多層電路板。具體而言，於移除該第二載板20、該金屬介面層13、該阻蝕層30及該第四圖案化光阻層50c從而獲得所述可做電性測試的多層電路板之步驟S8中，先使用濃度為135g/l至175g/l的Cu2+溶液對該第二載板20及該金屬介面層13進行化學蝕刻，以移除該第二載板20及該金屬介面層13，再以剝鎳方式將該阻蝕層30移除以暴露出該多層電路結構40之頂層電路41及頂介電層44。之後，以剝膜液將該第三圖案化光阻層50b及該第四圖案化光阻層50c移除，從而暴露出該第二電鍍晶種層700被該第三圖案化光阻層50b的覆蓋區51b覆蓋的部分。
接著，請參閱圖4A及4B所示，以閃蝕(flash etching)技術將該第二電鍍晶種層700暴露出來的部分(即該第二電鍍晶種層700未被該出貨載板70覆蓋的部分)移除，從而暴露出該導電止蝕層35。然後，於該多層電路結構40上形 成該暴露出該頂層電路41且覆蓋該頂介電層44的防焊層75，從而獲得所述可做電性測試的多層電路板。
於一較佳實施例中，該第一圖案化光阻層50、該第二圖案化光阻層50a、該第三圖案化光阻層50b及該第四圖案化光阻層50c為乾膜光阻所製。
由於該多層電路結構40係經由該底層電路結構60設置於該出貨載板70上，且該出貨載板70暴露出該導電止蝕層35，該多層電路結構40的頂層電路41係經由該內層電路42及該底層電路61與該導電止蝕層35電連接，故所述可做電性測試的多層電路板於出貨至封裝測試廠前或進行晶片封裝前，能先進行電性測試以獲知該頂層電路41與該導電止蝕層35之間的電路是否導通，也就是說，可於晶片封裝前即得知所述可做電性測試的多層電路板是否可正常工作。一方面確保所述可做電性測試的多層電路板之出貨品質，另一方面減少找尋封裝後所獲得的電子元件電性不佳的原因所需耗費的成本，且可有效釐清電子元件電性不佳的責任歸屬。
此外，由於該出貨載板70為金屬所製，故該出貨載板70可以提供良好的支撐力給該導電止蝕層35、該底層電路結構60、該多層電路結構40及該防焊層75，從而該底介電層63、該頂介電層44與內介電層43可不含有玻璃纖維，例如：該底介電層63、該頂介電層44與內介電層43可為味之素增層膜。相較於含有玻璃纖維的膠片(例如，由雙馬來醯亞胺三嗪樹脂與玻璃纖維所製成的膠片)而言，由於不含有玻璃纖維，味之素增層膜係具有更薄的厚度，從而使用味之素增層膜作為該底介電層63、該頂介電層44或內介電層43係能使所述可做電性測試的多層電路基板之整體厚度減少。
35‧‧‧導電止蝕層
351‧‧‧金層
352‧‧‧鎳層
40‧‧‧多層電路結構
41‧‧‧頂層電路
411‧‧‧預定連接區
42‧‧‧內層電路
43‧‧‧內介電層
44‧‧‧頂介電層
45‧‧‧第一導通柱
61‧‧‧底層電路
62‧‧‧第二導通柱
63‧‧‧底介電層
631‧‧‧開口
70‧‧‧出貨載板
71‧‧‧第一側
72‧‧‧第二側
73‧‧‧穿孔
75‧‧‧防焊層
751‧‧‧通孔

Claims (10)

  1. 一種可做電性測試的多層電路板，其中包含：一出貨載板，其為金屬所製且其包含一第一側及一相反於該第一側的第二側；一底層電路結構，其重疊於該出貨載板的第一側上且其包含：一底介電層，其設置於該出貨載板的第一側上；以及一底層電路，其設置於該底介電層上；一導電止蝕層，其設置於該底介電層上且與該底層電路電連接；以及一多層電路結構，其重疊於該底層電路結構上且其包含：一頂層電路，其與該底層電路電連接；一頂介電層，其位於該頂層電路與該底層電路結構之間；一內介電層，其設置於該底介電層及該底層電路上；以及一內層電路，其設置於該內介電層上且與該頂介電層連接；其中，該頂層電路設於該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層；其中，該底介電層包括多個第一部分，該導電止蝕層包括多個第二部分，該底介電層的該些第一部分由該導電止蝕層的該些第二部分分隔，該出貨載板位於該底介電層的該些第一部分，且該出貨載板並未接觸該導電止蝕層的該些第二部分。
  2. 如請求項1所述之可做電性測試的多層電路板，其中該底層電路嵌設於該底介電層上，該頂層電路嵌設於該頂介電層上，且該內層電路嵌設於該內介電層上。
  3. 如請求項2所述之可做電性測試的多層電路板，其中該多層電路結構包含有一第一導通柱，該第一導通柱向上穿設於該頂介電層上且連接於 該頂層電路與該內層電路之間，且該底層電路結構包含有一第二導通柱，該第二導通柱向上穿設於該內介電層上且連接於該內層電路與該底層電路之間，該頂層電路經由該第一導通柱、該內層電路及該第二導通柱與該底層電路電連接。
  4. 如請求項1至3中任一項所述之可做電性測試的多層電路板，其中，其中該導電止蝕層嵌設於該底介電層上。
  5. 如請求項1至3中任一項所述之可做電性測試的多層電路板，其中，其中該導電止蝕層包含金、鎳、錫、鐵或鈦。
  6. 如請求項5所述之可做電性測試的多層電路板，其中該導電止蝕層包含有一金層及一鎳層，該鎳層連接於該金層與該底層電路之間。
  7. 如請求項1至3中任一項所述之可做電性測試的多層電路板，其中還包含有一防焊層，該防焊層暴露出該頂層電路且覆蓋該頂介電層。
  8. 一種可做電性測試的多層電路板的製法，其步驟包含：提供一第一載板，其中，該第一載板包含有一基板、一導電層及一金屬介面層，該導電層與該金屬介面層依序重疊於該基板上，該金屬介面層之底面可分離地與該導電層相接，且該金屬介面層具有導電性；電鍍該第一載板以形成一重疊於該第一載板之金屬介面層上的第二載板，其中，該第二載板具有一第一表面及一相反於該第一表面的第二表面，該第二表面與該金屬介面層之頂面相接；電鍍該第二載板以形成一阻蝕層於該第二載板之第一表面上，其中，該阻蝕層具有導電性；形成一多層電路結構於該阻蝕層上，其中，該多層電路結構包含一頂層電路、一頂介電層、一內層電路及一內介電層，該頂層電路、該頂介電層、該內 層電路及該內介電層依序重疊設置於該阻蝕層上，且該頂層電路與該內層電路電連接；設置一第一電鍍晶種層於該內介電層上；形成一第一圖案化光阻層於該第一電鍍晶種層上；電鍍該第一電鍍晶種層以形成一底層電路於該內介電層上，其中，該底層電路與該內層電路電連接；形成一第二圖案化光阻層於該底層電路與該第一圖案化光阻層上；形成一導電止蝕層於該底層電路上；移除該第一圖案化光阻層及該第二圖案化光阻層；蝕刻該第一電鍍晶種層未被該底層電路覆蓋的部分；形成一暴露出該導電止蝕層的底介電層於該底層電路及該內介電層上，從而獲得一底層電路結構於該多層電路結構上；設置一第二電鍍晶種層於該底介電層及該導電止蝕層上；形成一第三圖案化光阻層於該第二電鍍晶種層上；電鍍該第二電鍍晶種層以形成一出貨載板於該底介電層上；形成一覆蓋該出貨載板的第四圖案化光阻層並剝離該第一載板之基板與該第一載板之導電層；移除該第二載板、該金屬介面層、該阻蝕層、該第三圖案化光阻層及該第四圖案化光阻層；蝕刻該第二電鍍晶種層未被該出貨載板覆蓋的部分，從而使該出貨載板及該底介電層暴露出該導電止蝕層並獲得所述可做電性測試的多層電路板。
  9. 如請求項8所述之可做電性測試的多層電路板的製法，其中所述電鍍該第二載板以形成該阻蝕層於該第二載板之第一表面上之步驟包含： 以濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該第一表面進行無電鍍，從而獲得該阻蝕層於該第一表面上之步驟。
  10. 如請求項8或9所述之可做電性測試的多層電路板的製法，其中所述形成該導電止蝕層於該底層電路上之步驟包含：以濃度為260g/l至310g/l的NiSO4‧6H2O溶液對該底層電路進行無電鍍，從而獲得一鎳層於該底層電路上之步驟；以及以濃度為2.8g/l至6.0g/l的Au溶液於電壓為0.1伏特至5伏特的條件下對所述鎳層進行電鍍，以獲得一金層於所述鎳層上並獲得該導電止蝕層之步驟。
TW106128029A 2017-08-18 2017-08-18 可做電性測試的多層電路板及其製法 TWI719241B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW106128029A TWI719241B (zh) 2017-08-18 2017-08-18 可做電性測試的多層電路板及其製法
CN201711236721.2A CN109413837B (zh) 2017-08-18 2017-11-30 可做电性测试的多层电路板及其制法
CN202011014991.0A CN112654132B (zh) 2017-08-18 2017-11-30 可做电性测试的多层电路板
US15/826,694 US10548214B2 (en) 2017-08-18 2017-11-30 Multi-layer circuit board capable of being applied with electrical testing and method for manufacturing the same
US16/718,100 US11044806B2 (en) 2017-08-18 2019-12-17 Method for manufacturing multi-layer circuit board capable of being applied with electrical testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106128029A TWI719241B (zh) 2017-08-18 2017-08-18 可做電性測試的多層電路板及其製法

Publications (2)

Publication Number Publication Date
TW201914372A TW201914372A (zh) 2019-04-01
TWI719241B true TWI719241B (zh) 2021-02-21

Family

ID=65360153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128029A TWI719241B (zh) 2017-08-18 2017-08-18 可做電性測試的多層電路板及其製法

Country Status (3)

Country Link
US (2) US10548214B2 (zh)
CN (2) CN112654132B (zh)
TW (1) TWI719241B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
TWI739182B (zh) * 2019-10-24 2021-09-11 欣興電子股份有限公司 載板結構及其製作方法
CN114531775A (zh) * 2022-03-04 2022-05-24 生益电子股份有限公司 一种印制电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061542A1 (en) * 2003-09-22 2005-03-24 Hidenori Aonuma Suspension board with circuit and procuding method thereof
CN102170745A (zh) * 2010-02-26 2011-08-31 日本特殊陶业株式会社 多层布线板及其制造方法
US20110284269A1 (en) * 2010-05-18 2011-11-24 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate
TW201422084A (zh) * 2012-07-20 2014-06-01 Shinko Electric Ind Co 配線基板、配線基板之製造方法以及半導體封裝
TW201622505A (zh) * 2014-12-03 2016-06-16 恆勁科技股份有限公司 中介基板及其製法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2415487C3 (de) * 1974-03-29 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Leiterplatten nach dem Photoätzverfahren
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
US3960561A (en) * 1975-04-10 1976-06-01 International Business Machines Corporation Method for making electrical lead frame devices
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
US5302492A (en) * 1989-06-16 1994-04-12 Hewlett-Packard Company Method of manufacturing printing circuit boards
JPH055772A (ja) * 1990-10-30 1993-01-14 Electron Packaging Co プリント回路板試験システム
CA2080814C (en) * 1991-02-25 1997-11-25 Keizo Harada Wiring board
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5301420A (en) * 1993-07-06 1994-04-12 Motorola, Inc. Method for manufacturing a light weight circuit module
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JPH0784119A (ja) * 1993-09-17 1995-03-31 Sumitomo Chem Co Ltd 機能性塗膜等の形成方法
US5459013A (en) * 1994-04-28 1995-10-17 Mcnc Image reversal method for repairing defective areas on microelectronic substrates
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
US5755859A (en) * 1995-08-24 1998-05-26 International Business Machines Corporation Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
US5679498A (en) * 1995-10-11 1997-10-21 Motorola, Inc. Method for producing high density multi-layer integrated circuit carriers
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6210592B1 (en) * 1998-04-29 2001-04-03 Morton International, Inc. Deposition of resistor materials directly on insulating substrates
US6144213A (en) * 1998-05-05 2000-11-07 Agilent Technologies Ball grid array probing technique
US6159663A (en) * 1998-06-30 2000-12-12 Intersil Corporation Method of creating a solderable metal layer on glass or ceramic
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP4025451B2 (ja) * 1999-02-26 2007-12-19 日本メクトロン株式会社 フレクシャーブランクの製造法
US6320137B1 (en) * 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
WO2003073506A2 (en) * 2002-02-26 2003-09-04 Legacy Electronics, Inc. A modular integrated circuit chip carrier
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
US20060209497A1 (en) * 2003-10-03 2006-09-21 Kazuhiko Ooi Pad structure of wiring board and wiring board
TWI236714B (en) * 2004-03-17 2005-07-21 Nan Ya Printed Circuit Board C Method for fabricating a packaging substrate
US20070145543A1 (en) * 2005-12-28 2007-06-28 Zeng Xiang Y Plating bar design for high speed package design
JP4308862B2 (ja) * 2007-03-05 2009-08-05 日東電工株式会社 配線回路基板およびその製造方法
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR100979818B1 (ko) * 2007-12-13 2010-09-06 삼성전기주식회사 인쇄회로기판 제조방법
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009259315A (ja) * 2008-04-14 2009-11-05 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
TW201010557A (en) * 2008-08-22 2010-03-01 World Wiser Electronics Inc Method for fabricating a build-up printing circuit board of high fine density and its structure
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
US20100075495A1 (en) * 2008-09-25 2010-03-25 Chien-Wei Chang Method Of Selectively Plating Without Plating Lines
US20100080957A1 (en) * 2008-10-01 2010-04-01 Integrated Surface Technologies Surface Coating
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
JP2012526359A (ja) * 2009-05-05 2012-10-25 カンブリオス テクノロジーズ コーポレイション 金属ナノ構造体を含む信頼できる耐久性導電膜
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
ITVI20110343A1 (it) * 2011-12-30 2013-07-01 St Microelectronics Srl Sistema e adattatore per testare chips con circuiti integrati in un package
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
CN103929890B (zh) * 2013-12-31 2017-08-29 中国科学院微电子研究所 一种电路板内层电路的制造方法
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
WO2015150548A1 (de) * 2014-04-04 2015-10-08 Feinmetall Gmbh Kontakt-abstandstransformer, elektrische prüfeinrichtung sowie verfahren zur herstellung eines kontakt-abstandstransformers
TWI538591B (zh) * 2014-05-01 2016-06-11 Tong Hsing Electronic Ind Ltd Method for manufacturing multilayer ceramic heat dissipation circuit substrate and its product
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
CN105208766B (zh) * 2015-09-21 2018-03-23 京东方科技集团股份有限公司 柔性电路板及切割装置
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
CN108738240A (zh) * 2017-04-19 2018-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制备方法
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US10999939B2 (en) * 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050061542A1 (en) * 2003-09-22 2005-03-24 Hidenori Aonuma Suspension board with circuit and procuding method thereof
CN102170745A (zh) * 2010-02-26 2011-08-31 日本特殊陶业株式会社 多层布线板及其制造方法
US20110284269A1 (en) * 2010-05-18 2011-11-24 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate
TW201422084A (zh) * 2012-07-20 2014-06-01 Shinko Electric Ind Co 配線基板、配線基板之製造方法以及半導體封裝
TW201622505A (zh) * 2014-12-03 2016-06-16 恆勁科技股份有限公司 中介基板及其製法

Also Published As

Publication number Publication date
US10548214B2 (en) 2020-01-28
CN112654132A (zh) 2021-04-13
CN109413837A (zh) 2019-03-01
US11044806B2 (en) 2021-06-22
CN109413837B (zh) 2021-04-13
TW201914372A (zh) 2019-04-01
US20190059154A1 (en) 2019-02-21
US20200128662A1 (en) 2020-04-23
CN112654132B (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
TWI719241B (zh) 可做電性測試的多層電路板及其製法
TWI712344B (zh) 可做電性測試的多層電路板及其製法
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
US9793200B2 (en) Printed wiring board
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6881889B2 (ja) 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20160085120A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR20230087367A (ko) 다중 소자 분층 임베디드 패키지 구조 및 이의 제조 방법
JP2005203457A (ja) 部品内蔵配線板の製造方法
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
KR100688697B1 (ko) 패키지 기판의 제조방법
TWI429348B (zh) 側邊具有導電接觸件的積層印刷電路板模組及其製造方法
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
CN110868797A (zh) 电路板及其制造方法、半导体元件模板
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
KR20210050682A (ko) Fine Pitch 제조기술을 활용한 반도체 테스트용 소켓보드 제조방법
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈