JPH055772A - プリント回路板試験システム - Google Patents

プリント回路板試験システム

Info

Publication number
JPH055772A
JPH055772A JP3347569A JP34756991A JPH055772A JP H055772 A JPH055772 A JP H055772A JP 3347569 A JP3347569 A JP 3347569A JP 34756991 A JP34756991 A JP 34756991A JP H055772 A JPH055772 A JP H055772A
Authority
JP
Japan
Prior art keywords
network
pad
trace
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3347569A
Other languages
English (en)
Inventor
Robert E Whitehead
ラバト、イー、ホワイトヘツド
Evan J Evans
エヴアン、ジエイ、エヴアンズ
Stephen J Foster
ステイーヴン、ジエイ、フオスタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELECTRON PACKAGING CO
Electronic Packaging Co
Original Assignee
ELECTRON PACKAGING CO
Electronic Packaging Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELECTRON PACKAGING CO, Electronic Packaging Co filed Critical ELECTRON PACKAGING CO
Publication of JPH055772A publication Critical patent/JPH055772A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors

Abstract

(57)【要約】 【目的】 プリント回路板を試験するシステムにおい
て、試験に必要なテストポイントの数を減らしながら
も、完全で正確な試験を保証することができるシステム
を得ることにある。 【構成】 プリント回路板上２０の試験すべきポイント
の数を減らすシステムにおいて、複数のネットワークト
レース２４の各ネットワークトレースの終点２４ａ、２
４ｂを識別し、複数のネットワークトレースのうち互い
に対して所定距離内に位置するものを組分けして、複数
のネットワークトレース組を形成し、ネットワークトレ
ースの識別された終点どうしを各ネットワークトレース
組内で接続して、ネットワークトレース組ごとに、プリ
ント回路板を試験するために使用される一対の終点を有
する１本のつながったトレースを形成することを特徴と
している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プリント回路板を試験
するシステムに関し、より詳細には、プリント回路板を
完全に試験するために必要とされるテストポイントの数
を減らすシステムに関する。
【０００２】
【従来の技術】プリント回路板を試験するための自動試
験システムは、プリント回路板上の多数のポイントを利
用し、それらのポイントに種々の刺激信号を印加する。
このような刺激信号を印加することと同時に、そのよう
な刺激信号に対する応答を求めてプリント回路板上の他
のポイントをモニターする。応答の結果を解折すること
により、プリント回路板上のどのポイントどうしが互い
に接続され、どのポイントが孤立しているかを判定する
ことができる。このデータを、基準となる既知の良好な
プリント回路板のデータまたはプリント回路板を作成す
るために用いる設計データと比較することにより、その
プリント回路板が正しく製造されたものであるかどうか
を判断することができる。
【０００３】
【発明が解決しようとする課題】通常のプリント回路板
試験システムは、試験中のプリント回路板に印加される
種々の刺激信号を発するためのプログラム可能な信号駆
動回路を数多く含む。これらのシステムはさらに、刺激
信号に応答して試験中のプリント回路板が発する信号を
受けるためのプログラム可能な受信回路を数多く含む。
表面実装技術および多層製作技術の急速な進歩により、
回路板の多くは、多数のテストポイント、すなわち最小
限の相互間隔をもって回路版上に位置するポイントを必
要とするため、このようなプリント回路板は現在の自動
試験システムの能力を超えるものである。
【０００４】既存の試験システムの能力を向上させて今
日の回路板を取り扱うための電子試験回路の高額な費用
のため、回路板を試験するために必要なテストポイント
の数を減らしながらも、完全で正確なプリント回路板試
験を保証することができるプリント回路板試験システム
が求められていることは明らかである。
【０００５】
【課題を解決するための手段】本発明によると、プリン
ト回路板が、それぞれ終点および複数のパッドを有する
複数のネットワークトレース（ｎｅｔｗｏｒｋ ｔｒａ
ｃｅ）を含む場合に、そのプリント回路板上の試験すべ
きポイントの数を減らすためのシステムが得られる。こ
のシステムは、複数のネットワークトレースの各ネット
ワークトレースの終点を識別することができる。複数の
ネットワークトレースのうち互いに対して所定距離内に
位置するものを組分けして、複数のネットワークトレー
ス組を形成する。組分けしたネットワークトレースの識
別された終点どうしを各ネットワークトレース組内で接
続して、ネットワークトレースの各組ごとに、一対の終
点を有する１本のつながったトレース（ｔｒａｃｅ）を
形成する。この終点はプリント回路板の試験に用いられ
る。
【０００６】
【実施例】図１を参照すると、通常のプリント回路板が
示され、符号２０によって識別されている。プリント回
路板２０は、非導電物質のボードに基づく材料、例えば
ファイバーグラスまたはプラスチックからなる。プリン
ト回路板２０は、プリント回路板デバイスを取り付ける
ために使用されるか、あるいは、プリント回路板２０の
ある層から他の層へと信号を伝達する導体として使用さ
れる、複数のスルーホールパッド２２を含む。プリント
回路板２０上にはまた、信号をあるパッド２２から他の
パッド２２へとトレース（ｔｒａｃｅ）経路に沿って運
ぶ導体を表わす回路ネットワークトレース（ｃｉｒｃｕ
ｉｔ ｎｅｔｗｏｒｋ ｔｒａｃｅ）２４が配設されて
いる。さらにプリント回路板２０上には、デバイスを取
り付けるために使用されるか、あるいは、他の電子デバ
イスへのインターフェース用導体として使用される導体
からなる表面実装パッド２６が配設されている。プリン
ト回路板２０上にはさらに、部品の取り付けに利用され
る未使用のスルーホールパッド２８が含まれている。
【０００７】回路ネットワークトレース２４はそれぞれ
終点２４ａおよび２４ｂを含む。また、各ネットワーク
トレースは、５個のスルーホールパッド２２および５個
の未使用のスルーホールパッド２８を含む。これらのパ
ッドは終点２４ａとともに回路ネットワークトレース２
４ごとに１１箇所のテストポイントを表わす。したがっ
て、図２に示すように、プリント回路板２０上のすべて
テストポイントを精査するためには、各ネットワークト
レース２４上の各パッド２２とすべての未使用パッド２
８とを表わす３１９箇所のポイントを精査することが必
要である。
【０００８】次に図３を参照すると、本発明による本シ
ステムは、各回路ネットワークトレース２４上の中間点
の試験を省き、各回路ネットワークトレース２４上の終
点のみを試験するようにしたものである。各回路ネット
ワークトレースを解析して、終点２４ａおよび２４ｂな
らびに中間点であるパッド、例えばパッド２８について
判定を行なう。図３に示すように、中間点、例えばパッ
ド２２を省くことにより、プリント回路板２０を試験す
る精査の総数は３１９から２０７に減少する。それで
も、未使用パッド２８は、互いに対して、あるいは回路
ネットワークトレース２４のいずれかに対して短絡し、
プリント回路板を組み立てた後に、これらの短絡が誤動
作を引き起こすおそれがあるため、これらはすべて試験
する必要がある。
【０００９】図４、図５、図６および図７を同時に参照
すると、本システムは、回路ネットワークトレースの組
分けに備えて、各回路ネットワークトレース２４ならび
にプリント回路板２０上の他の回路ネットワークトレー
ス２４およびパッド２８に対するその物理的位置関係を
解折する回路解折を実施する。本システムの一部は、あ
る回路ネットワークトレース２４のすべての部分が第二
の回路ネットワークトレース２４のすべての部分から第
三のネットワークトレースの存在によって隔離している
ことを判定し、一方、システムの第二の部分は、あるネ
ットワークトレース２４のすべての部分と、隣接するネ
ットワークトレース２４のすべての部分との間の物理的
間隔を測定する。第三のネットワークトレースによって
隔離されているか、あるいは所定の最小間隔をもって隔
離している２本のネットワークトレースが見いだされる
と、これらのネットワークトレースは一つのネットワー
クトレース組に含められる。
【００１０】次に、本システムは、プリント回路板２０
上の他のネットワークトレースを試験し、その組の中の
すべてのネットワークトレースに関して上記の基準を満
たす他のネットワークトレースを決める。このようなネ
ットワークトレースが位置づけられと、これらは指定の
組に加えられる。プリント回路板２０を試験するための
組を所定の数だけ選択しておき、このネットワーク組の
数に達したとき、次のネットワークの組分けが実施され
ることになるが、このときプリント回路板２０上のネッ
トワークトレースの総数の割合は、許容される組の数に
よって決定されている。
【００１１】図４は、８本の回路ネットワークトレース
２４からなる第一のネットワークトレース組３０を示
す。ネットワークトレース組３０に含まれる各ネットワ
ークトレース２４は、所定の距離をもって他のネットワ
ークトレース２４から隔離しており、各ネットワークト
レース２４のすべての部分は、組３０中の他のネットワ
ークトレース２４のすべての部分から隔離している。同
様に、図５および図６は、それぞれが８本のネットワー
クトレース２４からなる組３２および３４を示す。図７
は、４本のネットワークトレース２４からなる最終的な
ネットワークトレース組３６を示す。各回路ネットワー
クトレース組３０の終点を符号３０ａおよび３０ｂによ
って示す。同様に、組３２、３４および３６の各終点を
それぞれ符号３２ａ、３２ｂ；３４ａ、３４ｂおよび３
６ａ、３６ｂによって示す。
【００１２】次に、本発明は、図４、図５、図６および
図７に示す固定ジャンパ４０を用いてネットワークトレ
ース組中の各ネットワークトレース２４の終点どうしを
相互接続するように働く。このようにして、組３０、３
２、３４および３６中の各ネットワークトレース２４が
相互接続され、各組が終点４４を一対づつ有するように
なる。したがって、ネットワークトレース組３０、３
２、３４および３６はそれぞれ、ネットワーク組全体を
試験するために２箇所の終点４４を必要とする。
【００１３】さらに図７には枝分れ終点４６が示されて
いるが、プリント回路板２０を完全に試験するために
は、この終点を試験しなければならない。
【００１４】次に図８および図９を参照すると、本シス
テムによって実施される最後の作業は未使用パッド２８
の解析である。本システムは、ある未使用パッド２８の
すべての部分が第二の未使用パッド２８のすべての部分
から第三の未使用パッド２８またはネットワークトレー
ス２４の存在によって隔離されているかどうかを判定す
る。それに加え、このシステムは、ある未使用パッド２
８のすべての部分と、隣接する未使用パッド２８のすべ
ての部分との間の物理的間隔を測定する。第三の未使用
パッド２８によって隔離されているか、あるいは所定の
最小間隔をもって隔離している２個の未使用パッド２８
が見いだされると、これらの未使用パッド２８は一つの
未使用パッド組に含められ、ジャンパによってつながれ
て１本のネットワークとなる。このネットワークを精査
して、他のネットワークおよびパッド２８の組に対して
短絡がないかを試験することができる。図８および図９
は、未使用パッド組どうしを相互接続する固定ジャンパ
５４によって相互接続されている二つの未使用パッド組
５０および５２を示す。表画実装パッド２６が未使用パ
ッド組に相互接続され、プリント回路板２０上で短絡し
ている未使用パッドがないかを試験する。
【００１５】図１０は、すべての中間点ならびにネット
ワークトレースおよび未使用パッドの組を除いた後の、
プリント回路板２０を試験するために必要とされるテス
トポイントの最終組を示す。図１０に示すように、図２
に示す３１９箇所ものテストポイントに対して、プリン
ト回路板２０を試験するために１４箇所のテストポイン
トしか必要とされない。
【００１６】次に、図１１〜図１５を参照すると、プリ
ント回路板上の試験すべきポイントの数を減らす本シス
テムのソフトウェアの段階を概説するコンピュータソフ
トウェア流れ図が示されている。図１１を参照すると、
本作業の第一段階は、プリント回路板上に存在するネッ
トワークトレースの形状を示すパッドファイルデータベ
ースを読み出すことである。パッドデータはブロック６
０で取り出される。ブロック６２では、パッドがネット
ワークの一部であるかどうかを判断する決定が行なわ
れ、ブロック６４では、パッドがネットワークトレース
の終点であるかどうかを判断する決定が行なわれる。パ
ッドが未使用のパッドまたは中間点のパッドであるなら
ば、この事実はブロック６６および６８で記され、この
情報は、中間点のパッドではなく未使用のパッドを後で
試験するために、別のフアイルに記憶される。
【００１７】ブロック７０で各ネットワークトレースの
終点パッドについて決定を下した後、ブロック７２では
ネットワークトレースの総数をカウントする。そしてブ
ロック７４で、ネットワークトレースの総数を、試験中
のプリント回路板について形成されるネットワーク組の
所望の数で割る。そしてブロック７６で、第一の回路ネ
ットワークトレース組が試験される。
【００１８】次に、図１２を参照すると、ブロック８０
では、第一のネットワークトレースがデータベースから
取り出され、カウンターが第一のネットワークトレース
組の第一のネットワークトレースを表わすように設定さ
れる。ブロック８２では、第一のネットワークトレース
組は第一のネットワークトレースに等しく設定される。
そしてブロック８４で、各ネットワークトレースと結合
したパッドがネットワークトレースから隔離される。ブ
ロック８６では、第二のネットワークトレースが、試験
中の回路板上にあるネットワークトレースのデータベー
スから取り出される。そしてブロック８８では、第二の
ネットワークトレースに結合したパッドが第二のネット
ワークトレースから隔離される。そしてブロック９０
で、第一および第二のネットワークトレースのパッドの
間の最小間隔を確認する決定が行なわれ、最小間隔が許
容しうる所定の最小間隔よりも大きいことを確認する。
この間隔が最小間隔に等しいか、それよりも小さいなら
ば、ブロック９２で新たな第二のネットワークトレース
が取り出され、パッド間の最小間隔が得られるまで比較
が続く。パッド間の最小間隔が満たされると、ブロック
９４において、第一組のネットワークトレースが、第二
のネットワークのネットワークトレースと同じプリント
回路板層にあるかどうかを判断する決定が行なわれる。
ＮＯと判断されると、ブロック９６で組の総計が増え
る。
【００１９】ブロック９４でＹＥＳと判断され、層の試
験を満たすことがわかると、ソフトウェア流れ図は図１
３の判定ブロック９８へと続き、ここで、選択された２
本のネットワークトレースが試験されて、それらが第三
のネットワークトレースによって隔離されているかどう
かが決定される。ブロック９８でＮＯと判断されると、
ブロック１００で、試験中の２本のネットワークトレー
スの間の間隔が所定の最小間隔よりも大きいかどうかを
判断する決定が行なわれる。判定ブロック９８または１
００での解答がＹＥＳならば、それぞれブロック１０２
および１０４において組の総計が一つ増える。試験中の
２本のネットワークトレースが要求される試験をすべて
満たしたならば、判定ブロック１０６において、組の総
計が所望のネットワーク組の総計に等しいかどうかを判
断する決定が行なわれる。解答がＮＯならば、ブロック
１０８で新たな第二のネットワークトレースが選択さ
れ、ソフトウェア流れ図は図１２のブロック８８へと戻
り、パッドおよびトレースを隔離し、後続する新たな第
二のトレースの間の間隔を測定する過程を継続する。ブ
ロック１０６での解答がＹＥＳならば、ブロック１１０
で、選択された組の数が一つ増える。そしてブロック１
１２で、組の数が試験中のプリント回路板に望まれる組
の数に等しいかどうかを判断する決定が行なわれる。Ｎ
Ｏと判断されると、ブロック１１４で新たな組が開始さ
れ、ソフトウェアプログラムは図１２のブロック８０へ
と続き、第二のネットワークトレース組を作り出し始め
る。ブロック１１２での判定がＹＥＳならば、流れ図は
図１４へと読く。
【００２０】次に、図１４を参照すると、回路ネットワ
ークトレースのネットワークトレース組のそれぞれを形
成した後、ブロック１１６で未使用パッドのデータが取
り出される。ブロック６２（図１１）での判定によって
先に指定された未使用パッドが試験され、ブロック１１
８において、未使用パッドがデータファイル中にさらに
存在するかどうかを判断する決定が行なわれる。判定が
ＹＥＳならば、ブロック１２０で次の未使用パッドが取
り出され、ブロック１２２で、未使用パッド間の間隔が
所定の最小間隔よりも大きいかどうかを判断する決定が
行なわれる。この判定がＹＥＳならば、ブロック１２４
で、その未使用パッドが未使用パッドの組に加えられ
る。そしてコンピュータ流れ図はブロック１２０に戻
り、次の未使用パッドを取り出す。ブロック１２２での
判定がＮＯならば、ブロック１２６で、取り出されたパ
ッドが最後の未使用パッドであるかどうかを判断する決
定が行なわれる。ブロック１２６での判定がＹＥＳなら
ば、ブロック１２８で未使用パッドの新たな組が始ま
り、流れ図はブロック１１６に戻り、第一の未使用パッ
ドを取り出して新たな未使用パッド組を作り出し始め
る。ブロック１２６での判定がＮＯならば、ブロック１
２０で次の未使用パッドが続いて取り出される。
【００２１】未使用のパッドをすベて組に分け、データ
フアイル内にもはや未使用パッドがないならば、ブロッ
ク１１８での判定はＮＯであり、流れ図はブロック１３
０へと続いて各未使用パッド組の終点を取り出すことに
なる。未使用パッドの組の間の各ジャンパを表わすポイ
ントを選択するために、ブロック１３２で次の終点が取
り出される。ブロック１３４では未使用パッド組の反対
端が決定される。そしてブロック１３６で、組の最後の
終点が位置づけられたかどうかを判断する決定が行なわ
れる。
【００２２】次に図１５を参照する。ブロック１３６
（図１４）での判定がＹＥＳならば、その終点はテスト
ポイントとして指定される。ブロック１３６（図１４）
での判定がＮＯならば、ブロック１４０で、その終点か
ら次の最寄りの終点までのジャンパが指定される。そし
てコンピュータ流れ図はブロック１３４（図１４）に戻
る。ブロック１３８で終点がテストポイントとして指定
されたならば、次にブロック１４２で、その終点が組の
最後であるかどうかを判断する決定が行なわれる。その
判定がＮＯならば、流れ図はブロック１３０（図１４）
に戻る。ブロック１４２での判定がＹＥＳならば、未使
用のパッドがすべて組分けされ、各組間のジャンパが識
別されたことになる。したがって、未使用パッドの終点
が決まったことになる。
【００２３】本方法の次の段階は、ブロック１４４で終
点およびパッドジャンパをオートルート（ａｕｔｏｒｏ
ｕｔｅ）し、プリント回路板試験システムが本発明によ
って決定された所望の選択テストポイントにインターフ
ェースするためのインターフェースデータを作成する。
ブロック１４８で組のテストポイントが試験システムイ
ンターフェースポイントにオートルートされ、ブロック
１５０で、試験システムをプリント回路板にインターフ
ェースさせるために必要な固定を行なうためのＧｅｒｂ
ｅｒファイルおよびドリルファイルが作成され、ブロッ
ク１５２で、これらのファイルはプリント回路板を試験
するために利用される試験システムにダウンロードされ
る。
【００２４】
【発明の効果】したがって、本発明は、回路ネットワー
クトレースおよびパッドを解析して各ネットワークトレ
ースの終点を決定することにより、プリント回路板上の
試験すべきポイントの数を減らすということを理解する
ことができる。そしてネットワークトレースは、隣接す
る２本のネットワークトレースが同じ組にならないよう
に組分けされる。隔離したネットワーク組はそれぞれプ
リント回路板試験システムにインターフェースされる終
点を有している。したがって本発明は、プリント回路板
を試験するための自動試験システムの試験用電子素子の
量を大幅に減らすことを可能にしながらも、プリント回
路板上のネットワークトレースのすべてについて厳密で
有効な試験を保証することができる。本発明は、プリン
ト回路板の片面試験または両面試験のための固定データ
を作成するために用いることができ、また、スルーホー
ルおよび表面実装技術を用いる多層回路板に用いて、専
用および汎用の格子型自動試験システムのための固定具
を作成することができる。
【００２５】本発明をその具体的な実施態様に則して説
明したが、多様な変更が可能であることが当業者に明ら
かであり、冒頭の請求範囲に該当するそのような変更を
包含するものであることが理解されるであろう。
【図面の簡単な説明】
【図１】ネットワークトレースおよびパッドを含むプリ
ント回路板の平面図である。
【図２】図１のプリント回路板を表わす図であり、すべ
てのテストポイントおよびパッドを示すものである。
【図３】図１のプリント回路板を表わす図であり、ネッ
トワークトレースのすべての終点および未使用パッドを
示すものである。
【図４】図１のプリント回路板を表わす図であり、本発
明によって識別されたネットワークトレースの組を示す
ものである。
【図５】図１のプリント回路板を表わす図であり、本発
明によって識別されたネットワークトレースの組を示す
ものである。
【図６】図１のプリント回路板を表わす図であり、本発
明によって識別されたネットワークトレースの組を示す
ものである。
【図７】図１のプリント回路板を表わす図であり、本発
明によって識別されたネットワークトレースの組を示す
ものである。
【図８】図１のプリント回路板を表わす図であり、本発
明によって組分けされた未使用パッドを示すものであ
る。
【図９】図１のプリント回路板を表わす図であり、本発
明によって組分けされた未使用パッドを示すものであ
る。
【図１０】図１のプリント回路板を表わす図であり、図
１の回路板を試験するために必要な最終的なテストポイ
ントを示すものである。
【図１１】本システムによって実施されるコンピュータ
ソフトウェア機能を表わすコンピュータ流れ図である。
【図１２】本システムによって実施されるコンピュータ
ソフトウェア機能を表わすコンピュータ流れ図である。
【図１３】本システムによって実施されるコンピュータ
ソフトウェア機能を表わすコンピュータ流れ図である。
【図１４】本システムによって実施されるコンピュータ
ソフトウェア機能を表わすコンピュータ流れ図である。
【図１５】本システムによって実施されるコンピュータ
ソフトウェア機能を表わすコンピュータ流れ図である。
【符号の説明】
２０ プリント回路板 ２２ スルーホールパッド ２４ ネットワークトレース ２６ 表面実装パッド ２８ 未使用スルーホールパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エヴアン、ジエイ、エヴアンズ アメリカ合衆国テクサス州76225、アルヴ オード、 バツクス 370−６、ルート １番 (72)発明者 ステイーヴン、ジエイ、フオスタ アメリカ合衆国テクサス州75040、ガーラ ンド、 ライムストウン 2502番

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 それぞれが終点および複数のパッドを有
    する複数のネットワークトレースを含むプリント回路板
    上の試験すべきポイントの数を減らすシステムにおい
    て、前記複数のネットワークトレースの各ネットワーク
    トレースの終点を識別する手段と、前記複数のネットワ
    ークトレースのうち互いに対して所定距離内に位置する
    ものを組分けして、複数のネットワークトレース組を形
    成する組形成手段と、前記ネットワークトレースの識別
    された終点どうしを各前記ネットワークトレース組内で
    接続して、前記プリント回路板を試験するために使用さ
    れる各前記ネットワークトレース組ごとに一対の終点を
    有する１本のつながったトレースを形成する手段と、を
    含むシステム。 【請求項２】 前記パッドのうち互いに対して所定距離
    内に位置するものを組分けして複数のパッド組を形成
    し、これ等の複数のパッド組の各パッド組内のパッドど
    うしを接続して、前記プリント回路板を試験するための
    前記各パッド組ごとに一対の終点を有する１本のつなが
    ったトレースを形成するパッド組分け手段をさらに含む
    請求項１記載のシステム。 【請求項３】 前記組形成手段が、隣接する２本のネッ
    トワークトレースの間に中間のネットワークトレースが
    存在することを判定し、前記隣接するネットワークトレ
    ースを含むネットワークトレース組から前記中間のネッ
    トワークトレースを除外する手段をさらに含む請求項１
    記載のシステム。 【請求項４】 前記パッド組分け手段が、隣接する２個
    のパッドの間に中間のパッドが存在することを判定し、
    前記隣接するパッドを含むパッド組から前記中間のパッ
    ドを除外する手段を含む請求項２記載のシステム。 【請求項５】 それぞれが終点および複数のパッドを有
    する複数のネットワークトレースを含むプリント回路板
    上の試験すべきポイントの数を減らす方法において、前
    紀複数のネットワークトレースの各ネットワークトレー
    スの終点を識別しする段階と、前記複数のネットワーク
    トレースのうち互いに対して所定距離内に位置するもの
    を組分けして、複数のネットワークトレース組を形成し
    する組形成段階と、前記ネットワークトレースの識別さ
    れた終点どうしを各前記ネットワークトレース組内で接
    続して、前記プリント回路板を試験するために使用され
    る各前記ネットワークトレース組ごとに一対の終点を有
    する１本のつながったトレースを形成する段階と、を含
    む方法。 【請求項６】 前記パッドのうち互いに対して所定距離
    内に位置するものを組分けして複数のパッド組を形成
    し、これ等の複数のパッド組の各パッド組内のパッドど
    うしを接続して、前記プリント回路板を試験するための
    前記各パッド組ごとに一対の終点を有する１本のつなが
    ったトレースを形成するパッド組分け段階をさらに含む
    請求項５記載の方法。 【請求項７】 前記組形成段階が、隣接する２本のネッ
    トワークトレースの間に中間のネットワークトレースが
    存在することを判定し、前記隣接するネットワークトレ
    ースを含むネットワークトレース組から前記中間のネッ
    トワークトレースを除外することをさらに含む請求項５
    記載の方法。 【請求項８】 前記パッド組分け段階が、隣接する２個
    のパッドの間に中間のパッドが存在することを判定し、
    前記隣接するパッドを含むパッド組から前記中間のパッ
    ドを除外する段階を含む請求項６記載の方法。
JP3347569A 1990-10-30 1991-10-29 プリント回路板試験システム Pending JPH055772A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60592590A 1990-10-30 1990-10-30
US605925 1990-10-30

Publications (1)

Publication Number Publication Date
JPH055772A true JPH055772A (ja) 1993-01-14

Family

ID=24425785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3347569A Pending JPH055772A (ja) 1990-10-30 1991-10-29 プリント回路板試験システム

Country Status (3)

Country Link
US (1) US5485081A (ja)
JP (1) JPH055772A (ja)
DE (1) DE4136061A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575178B1 (ko) * 1998-06-23 2006-05-03 제이에스알 가부시끼가이샤 프린트 기판 검사용 어댑터 기판 및 프린트 기판 검사 방법과, 검사용 어댑터 기판을 제작하기 위한 정보 생성 방법 및 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631856A (en) * 1995-01-17 1997-05-20 International Business Machines Corporation Test sequence optimization process for a circuit tester
DE19748029C2 (de) * 1997-10-30 2001-02-01 Siemens Nixdorf Inf Syst Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen
US6201383B1 (en) 1998-01-22 2001-03-13 International Business Machines Corporation Method and apparatus for determining short circuit conditions using a gang probe circuit tester
DE10120066B4 (de) * 2001-04-24 2004-09-30 Siemens Ag Elektronisches Modul zum Einbau in eine elektonische Baugruppeneinheit, entsprechendes System, sowie Verfahren zum Test einer elektronischen Baugruppeneinheit
TW200540610A (en) * 2004-06-04 2005-12-16 Hon Hai Prec Ind Co Ltd System and method for automatically comparing test points of two different boards
US7353479B2 (en) * 2005-01-31 2008-04-01 Faraday Technology Corp. Method for placing probing pad and computer readable recording medium for storing program thereof
CN102339333B (zh) * 2010-07-19 2013-04-10 鸿富锦精密工业（深圳）有限公司 信号线到隔离孔之间的距离稽查系统及方法
CN106199378B (zh) * 2016-06-28 2018-12-11 国营芜湖机械厂 一种电路板网表快速提取方法
US9980378B1 (en) 2017-03-10 2018-05-22 Dell Products, Lp Surface mount connector pad
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10334720B1 (en) * 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4186338A (en) * 1976-12-16 1980-01-29 Genrad, Inc. Phase change detection method of and apparatus for current-tracing the location of faults on printed circuit boards and similar systems
US4924179A (en) * 1977-12-12 1990-05-08 Sherman Leslie H Method and apparatus for testing electronic devices
US4175253A (en) * 1978-02-22 1979-11-20 Teradyne, Inc. Analyzing electrical circuit boards
US4352165A (en) * 1979-12-17 1982-09-28 The Gerber Scientific Instrument Company Apparatus for storing and retrieving data
US4504782A (en) * 1982-07-06 1985-03-12 Sperry Corporation Detection of catastrophic failure of dielectric, improper connection, and temperature of a printed circuit assembly via one wire
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575178B1 (ko) * 1998-06-23 2006-05-03 제이에스알 가부시끼가이샤 프린트 기판 검사용 어댑터 기판 및 프린트 기판 검사 방법과, 검사용 어댑터 기판을 제작하기 위한 정보 생성 방법 및 장치

Also Published As

Publication number Publication date
US5485081A (en) 1996-01-16
DE4136061A1 (de) 1992-05-07

Similar Documents

Publication Publication Date Title
JPH055772A (ja) プリント回路板試験システム
US7669321B1 (en) Methods for verifying correct counter-bore depth and precision on printed circuit boards
US7847567B2 (en) Verifying a printed circuit board manufacturing process prior to electrical intercoupling
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
GB2236398A (en) Self documenting patch panel
JPH0434951A (ja) プリント配線板の検査方法
US6243655B1 (en) Circuit trace probe and method
CN112462245B (zh) 边界扫描互联线路的生成方法与装置
JPH11261179A (ja) 試験用プリント回路基板
US5124633A (en) Dual sided printed circuit board test system
JP3037043B2 (ja) プリント基板のテスト容易化回路実装方式
US5623202A (en) Testing multiple IC in parallel by a single IC tester
JP3111959B2 (ja) 布線検査装置の検査方法及び方式
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
JP3040665B2 (ja) プリント板設計装置
JP3022433B2 (ja) グループ等長配線システム
JPS6126243A (ja) Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置
JPH03211481A (ja) Ｌｓｉテスト回路
JP4240553B2 (ja) プリント基板製造用ｃａｄ装置による電源回路の設計方法
JPH04286077A (ja) プリント配線板の部品自動配置設計方式
JPH0377172A (ja) データパス抽出方式
GB2184555A (en) Assembling a module library for the generation of a PCB test program
JPH02137390A (ja) 印刷配線板ユニットの製造方法
Jones et al. Schematics and electrical and electronic drawing
JPH04142673A (ja) 配線経路探索装置