JP3037043B2 - プリント基板のテスト容易化回路実装方式 - Google Patents
プリント基板のテスト容易化回路実装方式Info
- Publication number
- JP3037043B2 JP3037043B2 JP5272258A JP27225893A JP3037043B2 JP 3037043 B2 JP3037043 B2 JP 3037043B2 JP 5272258 A JP5272258 A JP 5272258A JP 27225893 A JP27225893 A JP 27225893A JP 3037043 B2 JP3037043 B2 JP 3037043B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- lsi
- circuit
- layer
- boundary scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板の自動テ
ストを可能とするプリント基板のテスト容易化回路実装
方式に関し、特にバウンダリスキャンテストロジックを
装備した大規模ＬＳＩが搭載された高密度ディジタル基
板の量産用自動テストを可能とするプリント基板のテス
ト容易化回路実装方式に関するものである。
ストを可能とするプリント基板のテスト容易化回路実装
方式に関し、特にバウンダリスキャンテストロジックを
装備した大規模ＬＳＩが搭載された高密度ディジタル基
板の量産用自動テストを可能とするプリント基板のテス
ト容易化回路実装方式に関するものである。
【０００２】
【従来の技術】従来、大規模ＬＳＩが搭載された高密度
ディジタル基板の量産用自動テストは、エッジコネクタ
よりテストベクタを印可し、出力ベクタをエッジコネク
タより取り出し期待値と比較するファンクションテスト
方式、又は直接搭載部品の端子あるいはヴィアホールに
パターン印可／読みだし用のピンを具備した検査治具を
あてて当該ピン間のテストを行なうインサーキットテス
ト方式で行なわれる。両者の方式に関しては特開昭６２
−１４７３７４に詳しく述べられている。
ディジタル基板の量産用自動テストは、エッジコネクタ
よりテストベクタを印可し、出力ベクタをエッジコネク
タより取り出し期待値と比較するファンクションテスト
方式、又は直接搭載部品の端子あるいはヴィアホールに
パターン印可／読みだし用のピンを具備した検査治具を
あてて当該ピン間のテストを行なうインサーキットテス
ト方式で行なわれる。両者の方式に関しては特開昭６２
−１４７３７４に詳しく述べられている。
【０００３】又、新しくバウンダリスキャン方式とよば
れる方式が提唱されている。即ち、搭載されるＬＳＩが
その内部に、入出力端子個々に対応した内部バッファを
保持し、それらを直列に１列でつなぐテスト用データバ
スとコントロール用テストロジックを備え、基板上で上
記データバスを直列につなぐ事によりＬＳＩ内部を考慮
せずに搭載ＬＳＩ間の接続試験を自動で行なう方式であ
る。
れる方式が提唱されている。即ち、搭載されるＬＳＩが
その内部に、入出力端子個々に対応した内部バッファを
保持し、それらを直列に１列でつなぐテスト用データバ
スとコントロール用テストロジックを備え、基板上で上
記データバスを直列につなぐ事によりＬＳＩ内部を考慮
せずに搭載ＬＳＩ間の接続試験を自動で行なう方式であ
る。
【０００４】
【発明が解決しようとする課題】上述した従来の方式
は、大規模なＬＳＩが複数搭載される高密度のディジタ
ル基板に対しては以下の問題点を抱えている。即ち、フ
ァンクションテスト方式は故障検出率の高いテストベク
タを設計する事が現実的には不可能であり、インサーキ
ットテスト方式はすべての検査ポイントをカバーするよ
うな検査治具を用意する事が物理的、経済的に困難であ
る。又、バウンダリスキャン方式はそのたのテストロジ
ックをＬＳＩに装備するためのコストが高く、プリント
基板に搭載されるすべてのＬＳＩに対して、バウンダリ
スキャン方式を適用する事が困難である。
は、大規模なＬＳＩが複数搭載される高密度のディジタ
ル基板に対しては以下の問題点を抱えている。即ち、フ
ァンクションテスト方式は故障検出率の高いテストベク
タを設計する事が現実的には不可能であり、インサーキ
ットテスト方式はすべての検査ポイントをカバーするよ
うな検査治具を用意する事が物理的、経済的に困難であ
る。又、バウンダリスキャン方式はそのたのテストロジ
ックをＬＳＩに装備するためのコストが高く、プリント
基板に搭載されるすべてのＬＳＩに対して、バウンダリ
スキャン方式を適用する事が困難である。
【０００５】本発明は、上記問題点を解決し、プリント
基板を多層構造にし、貫通孔を用いて配線を行うことに
より、バウンダリスキャンテストロジックを装備してい
るＬＳＩ群に対するバウンダリスキャン方式自動テスト
と、バウンダリスキャンテストロジックを装備していな
いＬＳＩ群に対するファンクション方式自動テストを同
時に行うことを可能にするプリント基板のテスト容易化
回路実装方式を提供することを目的とする。
基板を多層構造にし、貫通孔を用いて配線を行うことに
より、バウンダリスキャンテストロジックを装備してい
るＬＳＩ群に対するバウンダリスキャン方式自動テスト
と、バウンダリスキャンテストロジックを装備していな
いＬＳＩ群に対するファンクション方式自動テストを同
時に行うことを可能にするプリント基板のテスト容易化
回路実装方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明によれば、一対の
電源専用層を有し、該一対の電源専用層を挟み込むよう
にその両側に一対の第１及び第２の信号層、前記第１及
び第２の信号層を挟み込むようにその両側に一対の第１
及び第２の表面層を備え、前記第１の表面層にはパラレ
ルシリアル変換手段、エッジコネクタ、バウンダリスキ
ャンテストロジックを装備した複数の搭載ＬＳＩ、及び
バウンダリスキャンテストロジックを装備していない複
数の搭載ＬＳＩが設けられ、前記電源専用層の一方の層
を使用して前記バウンダリスキャンテストロジックを装
備した複数の搭載ＬＳＩの出力端子からバウンダリスキ
ャンテスト制御信号用パターン及びテストパターン入力
並びに結果出力用のパターンを引き出して、前記複数の
搭載ＬＳＩの出力端子と前記エッジコネクタとを配線
し、該制御信号用パターンの一部の配線は、ブラインド
ヴィアホールを使用して、前記電源専用層の他方の層を
経由させて前記エッジコネクタとの間で行われ、前記電
源専用層の他方の層を使用して前記バウンダリスキャン
テストロジックを装備していない複数の搭載ＬＳＩの出
力端子から出力信号用パターンを引き出して、該出力信
号用パターンは前記パラレルシリアル変換手段を経由し
て前記エッジコネクタに配線され、通常信号用パターン
の配線を前記第１の信号層と前記第１の表面層の間の貫
通孔及び前記第２の信号層と前記第２の表面層の間の貫
通孔を使用してそれぞれ独立に行うことを特徴とするプ
リント基板のテスト容易化回路実装方式が得られる。
電源専用層を有し、該一対の電源専用層を挟み込むよう
にその両側に一対の第１及び第２の信号層、前記第１及
び第２の信号層を挟み込むようにその両側に一対の第１
及び第２の表面層を備え、前記第１の表面層にはパラレ
ルシリアル変換手段、エッジコネクタ、バウンダリスキ
ャンテストロジックを装備した複数の搭載ＬＳＩ、及び
バウンダリスキャンテストロジックを装備していない複
数の搭載ＬＳＩが設けられ、前記電源専用層の一方の層
を使用して前記バウンダリスキャンテストロジックを装
備した複数の搭載ＬＳＩの出力端子からバウンダリスキ
ャンテスト制御信号用パターン及びテストパターン入力
並びに結果出力用のパターンを引き出して、前記複数の
搭載ＬＳＩの出力端子と前記エッジコネクタとを配線
し、該制御信号用パターンの一部の配線は、ブラインド
ヴィアホールを使用して、前記電源専用層の他方の層を
経由させて前記エッジコネクタとの間で行われ、前記電
源専用層の他方の層を使用して前記バウンダリスキャン
テストロジックを装備していない複数の搭載ＬＳＩの出
力端子から出力信号用パターンを引き出して、該出力信
号用パターンは前記パラレルシリアル変換手段を経由し
て前記エッジコネクタに配線され、通常信号用パターン
の配線を前記第１の信号層と前記第１の表面層の間の貫
通孔及び前記第２の信号層と前記第２の表面層の間の貫
通孔を使用してそれぞれ独立に行うことを特徴とするプ
リント基板のテスト容易化回路実装方式が得られる。
【０００７】さらに、本発明によれば、前記貫通孔が半
貫通ヴィアホールであることを特徴とするプリント基板
のテスト容易化回路実装方式が得られる。
貫通ヴィアホールであることを特徴とするプリント基板
のテスト容易化回路実装方式が得られる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明する図である。対象
となるプリント基板１は６層で構成され、便宜上、上層
より順番に第１層、第２層と呼ぶ事にし、最下層を第６
層と呼ぶ事にする。
る。図１は本発明の一実施例を説明する図である。対象
となるプリント基板１は６層で構成され、便宜上、上層
より順番に第１層、第２層と呼ぶ事にし、最下層を第６
層と呼ぶ事にする。
【０００９】第１層及び第６層が通常信号用銅箔パター
ンの表面層２、第２層及び第５層が通常信号用銅箔パタ
ーンの信号層（配線層）３であり、内側の第３層、第４
層が電源グランド用銅箔パターン専用の電源グランド層
（電源専用層）４である。又、第１層の表面層２には、
バウンダリスキャンテストロジックを装備したＬＳＩ
（ＤＩＰ型）５が２個、バウンダリスキャンテストロジ
ックを装備していないＬＳＩ（ＤＩＰ型であり、以下、
非バウンダリスキャンＬＳＩと呼ぶ）６が２個搭載され
ている。エッジコネクタ７及び、各ＬＳＩ間の通常回路
の配線は、第１層と第２層間の半貫通ヴィアホール８、
及び第５層と第６層間の半貫通ヴィアホール９を使用し
て、第１層及び第２層、第５層及び第６層のペア層内で
独立に行われる。この場合、配線は第３層及び第４層の
電源グランド用銅箔パターンに影響を与えない。
ンの表面層２、第２層及び第５層が通常信号用銅箔パタ
ーンの信号層（配線層）３であり、内側の第３層、第４
層が電源グランド用銅箔パターン専用の電源グランド層
（電源専用層）４である。又、第１層の表面層２には、
バウンダリスキャンテストロジックを装備したＬＳＩ
（ＤＩＰ型）５が２個、バウンダリスキャンテストロジ
ックを装備していないＬＳＩ（ＤＩＰ型であり、以下、
非バウンダリスキャンＬＳＩと呼ぶ）６が２個搭載され
ている。エッジコネクタ７及び、各ＬＳＩ間の通常回路
の配線は、第１層と第２層間の半貫通ヴィアホール８、
及び第５層と第６層間の半貫通ヴィアホール９を使用し
て、第１層及び第２層、第５層及び第６層のペア層内で
独立に行われる。この場合、配線は第３層及び第４層の
電源グランド用銅箔パターンに影響を与えない。
【００１０】テスト用回路として、４本のバウンダリス
キャンテスト制御信号用パターン１０（銅箔パターン）
を第４層で配線し、さらに、第３層を使用して非バウン
ダリスキャンＬＳＩの出力端子から通常信号配線とは別
に出力信号用パターン１１（銅箔パターン）を引き出
し、それらをまとめて第１層に用意されたパラレルシリ
アル変換回路１２へ入力させる。パラレルシリアル変換
回路１２の出力はエッジコネクタ７の空き端子１３へと
接続される。
キャンテスト制御信号用パターン１０（銅箔パターン）
を第４層で配線し、さらに、第３層を使用して非バウン
ダリスキャンＬＳＩの出力端子から通常信号配線とは別
に出力信号用パターン１１（銅箔パターン）を引き出
し、それらをまとめて第１層に用意されたパラレルシリ
アル変換回路１２へ入力させる。パラレルシリアル変換
回路１２の出力はエッジコネクタ７の空き端子１３へと
接続される。
【００１１】図２はバウンダリスキャンテストロジック
を搭載したＬＳＩに対するバウンダリスキャンテスト用
付加回路（図示せず）の配線の一実施例を説明する図で
ある。前記バウンダリスキャンテスト用付加回路からは
バウンダリスキャンテスト制御信号用パターン１０を通
して、テスト動作をコントロールするバウンダリスキャ
ンテスト制御信号、すなわちクロック信号（ＴＣＫ）２
１、モード信号（ＴＭＳ）２２、及びリセット信号（Ｔ
ＲＳ）２３が出力され、それぞれエッジコネクタ２５の
各入力端子に入力される。さらにテストパターン入力及
び結果出力用のバスパターン（ＴＤＩ−ＴＤＯ）２４を
通してテストパターン入力及び結果出力用の信号が出力
され、それぞれエッジコネクタ２５の各入力端子に入力
される。尚、エッジコネクタ２５は、５個の空き端子が
必要となる。
を搭載したＬＳＩに対するバウンダリスキャンテスト用
付加回路（図示せず）の配線の一実施例を説明する図で
ある。前記バウンダリスキャンテスト用付加回路からは
バウンダリスキャンテスト制御信号用パターン１０を通
して、テスト動作をコントロールするバウンダリスキャ
ンテスト制御信号、すなわちクロック信号（ＴＣＫ）２
１、モード信号（ＴＭＳ）２２、及びリセット信号（Ｔ
ＲＳ）２３が出力され、それぞれエッジコネクタ２５の
各入力端子に入力される。さらにテストパターン入力及
び結果出力用のバスパターン（ＴＤＩ−ＴＤＯ）２４を
通してテストパターン入力及び結果出力用の信号が出力
され、それぞれエッジコネクタ２５の各入力端子に入力
される。尚、エッジコネクタ２５は、５個の空き端子が
必要となる。
【００１２】エッジコネクタ２５はＤＩＰ型部品であ
り、端子の足が６層を貫通しているため全ての銅箔パタ
ーン（１０，２４）は主に第４層を使って配線され、モ
ード信号（ＴＭＳ）２２及びリセット信号（ＴＲＳ）２
３を伝送するための銅箔パターン１０は、ブラインドヴ
ィアホール２６で第３層を経由して配線され、エッジコ
ネクタ２５の入力端子へ接続される。
り、端子の足が６層を貫通しているため全ての銅箔パタ
ーン（１０，２４）は主に第４層を使って配線され、モ
ード信号（ＴＭＳ）２２及びリセット信号（ＴＲＳ）２
３を伝送するための銅箔パターン１０は、ブラインドヴ
ィアホール２６で第３層を経由して配線され、エッジコ
ネクタ２５の入力端子へ接続される。
【００１３】図３は非バウンダリスキャンＬＳＩに対す
るテスト用付加回路（図示せず）の配線の一実施例を説
明する図である。非バウンダリスキャンＬＳＩ６の出力
端子３１それぞれから第３層を使用して出力信号を直接
取り出す銅箔パターン３２を引き回して、個々の銅箔パ
ターンが互いに接触する事のないように注意しながら第
１層に用意されたパラレルシリアル変換回路３３の入力
端子へ接続する。
るテスト用付加回路（図示せず）の配線の一実施例を説
明する図である。非バウンダリスキャンＬＳＩ６の出力
端子３１それぞれから第３層を使用して出力信号を直接
取り出す銅箔パターン３２を引き回して、個々の銅箔パ
ターンが互いに接触する事のないように注意しながら第
１層に用意されたパラレルシリアル変換回路３３の入力
端子へ接続する。
【００１４】図４はパラレルシリアル変換回路とエッジ
コネクタの接続の一実施例を説明する図である。パラレ
ル入力（合計８本）された信号を直接取り出す銅箔パタ
ーン４１を引き出し、パラレルシリアル変換回路３３を
通って１本のシリアル出力に変換して、シリアル出力パ
ターン４２によって、前記シリアル出力はエッジコネク
タ２５の空き端子４３へ第４層を使用して入力される。
コネクタの接続の一実施例を説明する図である。パラレ
ル入力（合計８本）された信号を直接取り出す銅箔パタ
ーン４１を引き出し、パラレルシリアル変換回路３３を
通って１本のシリアル出力に変換して、シリアル出力パ
ターン４２によって、前記シリアル出力はエッジコネク
タ２５の空き端子４３へ第４層を使用して入力される。
【００１５】図５は通常信号用銅箔パターンの配線の一
実施例を説明する図である。通常信号用銅箔パターンは
第１層並びに第２層間及び第５層並びに第６層間の半貫
通ヴィアホール５１を使用してそれぞれのペア層内で目
的の配線を行なう。
実施例を説明する図である。通常信号用銅箔パターンは
第１層並びに第２層間及び第５層並びに第６層間の半貫
通ヴィアホール５１を使用してそれぞれのペア層内で目
的の配線を行なう。
【００１６】以上の実装方式により完成したプリント基
板に対して、バウンダリスキャン搭載ＬＳＩに関しては
バウンダリスキャン方式による自動テストが可能とな
り、残りの非バウンダリスキャンＬＳＩに関する自動テ
ストも以下の手順で可能となる。最後に非バウンダリス
キャンＬＳＩに関する自動テストの手順を説明する。
板に対して、バウンダリスキャン搭載ＬＳＩに関しては
バウンダリスキャン方式による自動テストが可能とな
り、残りの非バウンダリスキャンＬＳＩに関する自動テ
ストも以下の手順で可能となる。最後に非バウンダリス
キャンＬＳＩに関する自動テストの手順を説明する。
【００１７】図６は非バウンダリスキャンＬＳＩに関す
る自動テストの手順を説明するフローチャートである。
まずバウンダリスキャン方式でテストされた以外のテス
ト対象範囲をきりだしその部分に対する論理シミュレー
ションを実施（ステップ６１）する。この時、入力端子
はエッジコネクタ端子とし、非バウンダリスキャンＬＳ
Ｉ５の各出力端子の出力信号を期待値として保存（ステ
ップ６２）する。次に、入力テストベクタをエッジコネ
クタ２５（図４参照）から基板に流し込み、各ＬＳＩの
出力端子から出力された信号がパラレルシリアル変換回
路３３（図４参照）を経由してエッジコネクタ２５より
出力される（ステップ６３）。この出力信号を事前に保
存しておいた論理シミュレーションの出力信号と比較す
る（ステップ６４）ことによりファンクションテスト方
式と同様に自動テストを簡単に行うことができる。
る自動テストの手順を説明するフローチャートである。
まずバウンダリスキャン方式でテストされた以外のテス
ト対象範囲をきりだしその部分に対する論理シミュレー
ションを実施（ステップ６１）する。この時、入力端子
はエッジコネクタ端子とし、非バウンダリスキャンＬＳ
Ｉ５の各出力端子の出力信号を期待値として保存（ステ
ップ６２）する。次に、入力テストベクタをエッジコネ
クタ２５（図４参照）から基板に流し込み、各ＬＳＩの
出力端子から出力された信号がパラレルシリアル変換回
路３３（図４参照）を経由してエッジコネクタ２５より
出力される（ステップ６３）。この出力信号を事前に保
存しておいた論理シミュレーションの出力信号と比較す
る（ステップ６４）ことによりファンクションテスト方
式と同様に自動テストを簡単に行うことができる。
【００１８】
【発明の効果】本発明によれば、従来の方式では不十分
であった、大規模ＬＳＩが複数個搭載された高密度ディ
ジタル基板の自動テストを可能にし、バウンダリスキャ
ンテストロジックを装備しているＬＳＩ群に対するバウ
ンダリスキャン方式自動テストと、バウンダリスキャン
テストロジックを装備していないＬＳＩ群に対するファ
ンクション方式自動テストを同時に行うことを可能にす
る。又、低コストで高品質プリント基板生産を可能にす
る。
であった、大規模ＬＳＩが複数個搭載された高密度ディ
ジタル基板の自動テストを可能にし、バウンダリスキャ
ンテストロジックを装備しているＬＳＩ群に対するバウ
ンダリスキャン方式自動テストと、バウンダリスキャン
テストロジックを装備していないＬＳＩ群に対するファ
ンクション方式自動テストを同時に行うことを可能にす
る。又、低コストで高品質プリント基板生産を可能にす
る。
【図１】本発明の構成の一実施例を説明する図である。
【図２】バウンダリスキャンテスト用付加回路の配線の
一実施例を説明する図である。
一実施例を説明する図である。
【図３】非バウンダリスキャンＬＳＩに対するテスト用
付加回路の配線の一実施例を説明する図である。
付加回路の配線の一実施例を説明する図である。
【図４】パラレルシリアル変換回路とエッジコネクタの
接続の一実施例を説明する図である。
接続の一実施例を説明する図である。
【図５】通常信号用銅箔パターンの配線の一実施例を説
明する図である。
明する図である。
【図６】非バウンダリスキャンＬＳＩに関する自動テス
トの手順を説明するフローチャートである。
トの手順を説明するフローチャートである。
１ プリント基板 ２ 表面層 ３ 信号層 ４ 電源グランド層 ５ バウンダリスキャンＬＳＩ ６ 非バウンダリスキャンＬＳＩ ７，２５ エッジコネクタ ８，９ 半貫通ヴィアホール １０ バウンダリスキャンテスト制御信号用パターン １１ 出力信号用パターン １２，３３ パラレルシリアル変換回路 ２６ ブラインドヴィアホール
Claims (2)
- 【請求項１】 一対の電源専用層を有し、該一対の電源
専用層を挟み込むようにその両側に一対の第１及び第２
の信号層、前記第１及び第２の信号層を挟み込むように
その両側に一対の第１及び第２の表面層を備え、前記第
１の表面層にはパラレルシリアル変換手段、エッジコネ
クタ、バウンダリスキャンテストロジックを装備した複
数の搭載ＬＳＩ、及びバウンダリスキャンテストロジッ
クを装備していない複数の搭載ＬＳＩが設けられ、前記
電源専用層の一方の層を使用して前記バウンダリスキャ
ンテストロジックを装備した複数の搭載ＬＳＩの出力端
子からバウンダリスキャンテスト制御信号用パターン及
びテストパターン入力並びに結果出力用のパターンを引
き出して、前記複数の搭載ＬＳＩの出力端子と前記エッ
ジコネクタとを配線し、該制御信号用パターンの一部の
配線は、ブラインドヴィアホールを使用して、前記電源
専用層の他方の層を経由させて前記エッジコネクタとの
間で行われ、前記電源専用層の他方の層を使用して前記
バウンダリスキャンテストロジックを装備していない複
数の搭載ＬＳＩの出力端子から出力信号用パターンを引
き出して、該出力信号用パターンは前記パラレルシリア
ル変換手段を経由して前記エッジコネクタに配線され、
通常信号用パターンの配線を前記第１の信号層と前記第
１の表面層の間の貫通孔及び前記第２の信号層と前記第
２の表面層の間の貫通孔を使用してそれぞれ独立に行う
ことを特徴とするプリント基板のテスト容易化回路実装
方式。 - 【請求項２】 請求項１記載のテスト容易化回路実装方
式において、前記貫通孔が半貫通ヴィアホールであるこ
とを特徴とするプリント基板のテスト容易化回路実装方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272258A JP3037043B2 (ja) | 1993-10-29 | 1993-10-29 | プリント基板のテスト容易化回路実装方式 |
| US08/331,174 US5500862A (en) | 1993-10-29 | 1994-10-28 | Multi-layer digital circuit board with a test pattern section |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272258A JP3037043B2 (ja) | 1993-10-29 | 1993-10-29 | プリント基板のテスト容易化回路実装方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07128398A JPH07128398A (ja) | 1995-05-19 |
| JP3037043B2 true JP3037043B2 (ja) | 2000-04-24 |
Family
ID=17511346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272258A Expired - Lifetime JP3037043B2 (ja) | 1993-10-29 | 1993-10-29 | プリント基板のテスト容易化回路実装方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5500862A (ja) |
| JP (1) | JP3037043B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040530A (en) * | 1997-12-05 | 2000-03-21 | Hewlett-Packard Company | Versatile printed circuit board for testing processing reliability |
| US6310398B1 (en) | 1998-12-03 | 2001-10-30 | Walter M. Katz | Routable high-density interfaces for integrated circuit devices |
| KR100473266B1 (ko) * | 2000-12-30 | 2005-03-07 | 엘지전자 주식회사 | 클러스터 테스트와 에지 테스트를 동시에 수행하는 테스트패턴의 생성방법 |
| US7750446B2 (en) | 2002-04-29 | 2010-07-06 | Interconnect Portfolio Llc | IC package structures having separate circuit interconnection structures and assemblies constructed thereof |
| JP2005524239A (ja) * | 2002-04-29 | 2005-08-11 | シリコン・パイプ・インコーポレーテッド | ダイレクト・コネクト形信号システム |
| US6956379B2 (en) * | 2002-07-09 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Testing device and method for testing backplanes and connectors on backplanes |
| US6891272B1 (en) | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
| US7014472B2 (en) * | 2003-01-13 | 2006-03-21 | Siliconpipe, Inc. | System for making high-speed connections to board-mounted modules |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129863A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Multilayer printed board |
| JPS55133597A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Multilayer circuit board |
| CA1237820A (en) * | 1985-03-20 | 1988-06-07 | Hitachi, Ltd. | Multilayer printed circuit board |
| US4799128A (en) * | 1985-12-20 | 1989-01-17 | Ncr Corporation | Multilayer printed circuit board with domain partitioning |
| US4700016A (en) * | 1986-05-16 | 1987-10-13 | International Business Machines Corporation | Printed circuit board with vias at fixed and selectable locations |
| US4873764A (en) * | 1987-12-23 | 1989-10-17 | Zenith Electronics Corporation | Component mounting process for printed circuit boards |
| US5399982A (en) * | 1989-11-13 | 1995-03-21 | Mania Gmbh & Co. | Printed circuit board testing device with foil adapter |
-
1993
- 1993-10-29 JP JP5272258A patent/JP3037043B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-28 US US08/331,174 patent/US5500862A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07128398A (ja) | 1995-05-19 |
| US5500862A (en) | 1996-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2505049B2 (ja) | 電子素子のテスト方法 | |
| US4241307A (en) | Module interconnection testing scheme | |
| US6255602B1 (en) | Multiple layer electrical interface | |
| KR100381079B1 (ko) | 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템 | |
| JPH01501033A (ja) | 素早い注文設計及び独特な試験能力の為の集積回路パッケージ形式 | |
| EP0560500B1 (en) | Method and apparatus for testing edge connector I/O connections for circuit boards using boundary scan | |
| JPH0271176A (ja) | 集積回路実装構造体を電気テストする方法 | |
| JP3037043B2 (ja) | プリント基板のテスト容易化回路実装方式 | |
| JPH09232697A (ja) | プリント配線板 | |
| DE69827754T2 (de) | Gedruckte Schaltungsplatte | |
| US5406199A (en) | Test fixture carrying a channel card for logic level translation | |
| JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
| CN113438799B (zh) | 老化电路板，老化测试结构及方法 | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH11260869A (ja) | プローブカードによる多ピンデバイスの検査装置 | |
| JP3040665B2 (ja) | プリント板設計装置 | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPS5934172A (ja) | 半導体集積回路のバ−ンイン試験方法 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH06222109A (ja) | 集積回路 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| JPH02137390A (ja) | 印刷配線板ユニットの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970204 |