JP4240553B2 - プリント基板製造用ｃａｄ装置による電源回路の設計方法 - Google Patents
プリント基板製造用ｃａｄ装置による電源回路の設計方法 Download PDFInfo
- Publication number
- JP4240553B2 JP4240553B2 JP10465797A JP10465797A JP4240553B2 JP 4240553 B2 JP4240553 B2 JP 4240553B2 JP 10465797 A JP10465797 A JP 10465797A JP 10465797 A JP10465797 A JP 10465797A JP 4240553 B2 JP4240553 B2 JP 4240553B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- circuit
- gnd
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板の設計・製造に必要とされる各種データを作成するプリント基板製造用コンピュータ支援による設計（ Computer Aided Design。以下、「ＣＡＤ」と言う。）装置による電源回路の製造方法に関するものである。
【０００２】
【従来の技術】
コンピュータの発達に伴い、最近ではプリント基板製造用ＣＡＤ装置が開発されている。図５はそのプリント基板製造用ＣＡＤ装置全体の構成図である。それによると、プリント基板製造用ＣＡＤ装置１０はプリント基板設計装置１１と回路図作成装置１２とを有し、互いにホストコンピュータ１３を介してネットワークが構成され、回路図作成の部品配置・配線設計と基板設計の部品配置・配線設計とが同期して行われるような構成になっている。基板設計装置１１並びに回路図作成装置１２は、それぞれディスプレイＤ及び入出力装置Ｉ／Ｏのハードと製図・図形処理・ＯＳ（オペレーションシステム）ソフトウェアより構成されている。また、ホストコンピュータ１３は部品に関するデータベース１４を備えている。このような構成のプリント基板製造用ＣＡＤ装置において、回路図作成装置１２を使用して回路図を作成すると、基板設計がこの回路図作成と同時に行われ基板設計装置１１に出力され、回路図との整合性のとれた精度の高い設計ができるとともに時間的にもロスなく基板設計がなされるようになっている。
【０００３】
図６は以上のように構成された基板設計装置１１並びに回路図作成装置１２についての作業の流れ及び動作を説明するものである。
図６において、まず、基板設計装置１１並びに回路図作成装置１２とも、図面を開き、部品を配置し、次に結線もしくは配線を行い最後にチェック修正を行い、完成するという作業の流れは等しく、同じ工程を踏んでいる。かつ基板は、回路図を元に必要な部品が置かれ結線する設計がされるものであり［１：１］の整合がとれている。そこで、それぞれの工程を特定のルールで片方の装置より他方の装置に反映させる事で２つの作業が同時進行にて（すなわち、同期して）遂行される。特定のルール及び反映のためのソフトウェアはソフト開発者にとっては従来技術の組み合わせもしくは応用により作成可能である。
【０００４】
そこでこの回路図作成装置１２を用いて具体的に図７のような回路図を作成した時、基板設計装置１１ではどの様に設計されるのかを図８Ａおよび図８Ｂに示している。
図８Ａは基板表面であり、シンボル配置をした時の基板上に部品が配置される状態を示したものであり、これはシンボルに対応する部品の形状情報（３次元）並びに半田付けされるピンの情報をデータベースとして有していることで同期して配置される。ここで基板上で部品が重複する時、配置出来ない状態として回路図作成でも禁止モードとして、シンボル配置が不可能になる。
図８Ｂは、図８Ａの基板表面図に対応する基板裏面図を示すもので、回路図での結線状態が基板設計での配線状態に反映されている状態を示している。
【０００５】
ところで、このようなプリント基板製造用ＣＡＤ装置１０を用いて電源回路を設計・製造する場合には次のような問題があった。従来は電源回路と制御回路が載った基板を設計すると、図９のような４層のプリント基板が主流で表裏面間に電源の電源電圧（以下、「ＶＣＣ」と言う。）層とアース（以下、「ＧＮＤ」と言う。）層を挟むようになる。プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路図を作成すると、通常は図１０のような回路図が作成される。図１０において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。そこで、図１０のような電源回路のＧＮＤと制御回路のＧＮＤを共通にする回路図が作成されると、プリント基板製造用ＣＡＤ装置１０上では相互のＧＮＤが内層のベタパターンで配線されてしまい、電源回路の基本である１点アースが行えず、プリント基板のパターン設計に対して１点アースの指示をし、且つチェックを行うなど煩雑な作業が発生していた。
【０００６】
【発明が解決しようとする課題】
本発明によると、プリント基板製造用ＣＡＤ装置上でこのような相互のＧＮＤが内層のベタパターンで配線されてしまうことのないような、電源回路の基本である１点アースが行えるプリント基板のパターン設計をさせるようにするもので、これによって１点アースの指示をもはや行なう必要のない、したがってまた、チェックを行うなどの煩雑な作業を自動的に減ずることにある。
【０００７】
【課題を解決するための手段】
プリント基板製造用ＣＡＤ装置による電源回路の設計に際して、該プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路のＧＮＤと、該電源回路が電源を供給する制御回路のＧＮＤとの間に０Ωの抵抗を挿入するようにしたものである。
【０００８】
プリント基板製造用ＣＡＤ装置によるプリント基板設計においては、プリント基板製造用ＣＡＤ装置は、接続された信号は全て同一のものと判断し自動的に結線されてしまうため、したがって、逆に、０Ωの抵抗を信号や電源、ＧＮＤ間に挿入することで別の信号と判断し、個々のまとまったパターンとして設計されることを巧みに利用したのがこの発明である。このように、電源回路のＧＮＤと、電源回路が電源を供給する制御回路のＧＮＤの間に０Ωの抵抗を回路上で挿入することで、プリント基板製造用ＣＡＤ装置は相互のＧＮＤを別の信号と判断し、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになる。
【０００９】
また、この０Ωの抵抗の代わりにインダクタンスを挿入するようにしても同じ効果が得られる。
【００１０】
上記の場合は、電源回路のＧＮＤ側についての対策であったが、この他に電源回路のＶＣＣと制御回路のＶＣＣとの間についても同じようなことがいえる。したがって電源回路のＶＣＣと制御回路のＶＣＣとの間に０Ωの抵抗を挿入することも可能である。また、この場合、この０Ωの抵抗の代わりにインダクタンスを挿入するようにしても同じ効果が得られる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１はプリント基板製造用ＣＡＤ装置１０の回路図作成装置１２上において作成される本発明による電源回路図であり、図２は図１における１点アースを強調した図である。
図１において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。本発明によると電源回路１と制御回路２のＧＮＤ間に０Ωの抵抗３を挿入している。このようにすることにより、抵抗が０Ωなので、両回路のＧＮＤ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号と認識されるので、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになる。
【００１２】
また、図２は電源回路１のＧＮＤ部５”をＧＮＤ１とし、制御回路のＧＮＤ部５’をＧＮＤ２として、電源回路用ＧＮＤ１の１点アースを強調したものであり、パターン設計時はこの１点アースが容易に行えることになる。
【００１３】
さらに第２の実施形態として、図３は図１の０Ω抵抗の代わりにインダクタンスを挿入した場合を示している。図３において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。第２の実施形態によると電源回路１と制御回路２のＧＮＤ間にインダクタンス６を挿入している。このようにすることにより、インダクタンス６は抵抗分が０Ωなので、両回路のＧＮＤ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号と認識されるので、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになり、機能的には０Ω抵抗を挿入した場合と変わらない。
【００１４】
また第３の実施形態として、図１の電源回路と制御回路のＧＮＤ間の代わりに図４は電源回路と制御回路のＶＣＣ間に０Ω抵抗を挿入した場合を示している。図４において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。この第３の実施形態によると、電源回路１と制御回路２のＶＣＣ間に０Ωの抵抗３を挿入している。このようにすることにより、抵抗が０Ωなので、両回路のＶＣＣ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号としてパターン設計できる。またこの場合、抵抗３の代わりにインダクタンス６を挿入してもよい。
【００１５】
【発明の効果】
以上のように、本発明によると、プリント基板製造用ＣＡＤ装置による電源回路の設計に際して、該プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路のＧＮＤと、該電源回路が電源を供給する制御回路のＧＮＤとの間に、または、電源回路のＶＣＣと、該電源回路が電源を供給する制御回路のＶＣＣとの間に、０Ωの抵抗またはインダクタンスを挿入するようにしたので、自動的に電源回路の１点アースが可能になるとともに、この部分を開放し電源回路の試験を行ったり回路電流の測定が可能になる。
【図面の簡単な説明】
【図１】回路図作成装置で作成する本発明の電源回路図。
【図２】図１における１点アースを強調した図。
【図３】本発明の第１の応用例を示す図。
【図４】本発明の第２の応用例を示す図。
【図５】本発明が用いるプリント基板設計装置の全体構成図。
【図６】図５の基板設計装置並びに回路図作成装置についての作業の流れ及び動作を説明する図。
【図７】図５の回路図作成装置の具体実施例における回路図。
【図８】図７の具体実施例における回路図に対応した基板設計表図と裏図面。
【図９】従来の４層プリント基板の構造を示す図。
【図１０】回路図作成装置で作成する従来の電源回路図。
【符号の説明】
１・・・・・・電源回路
２・・・・・・制御回路
３・・・・・・０Ω抵抗
４・・・・・・ＶＣＣ
５・・・・・・ＧＮＤ
５’・・・・・電源回路用ＧＮＤ１
５”・・・・・制御回路用ＧＮＤ２
６・・・・・・インダクタンス
Ｖｉｎ・・・・入力電源
ＩＣ１・・・・電源回路内ＩＣ
Ｃ１、Ｃ２・・電源回路内コンデンサ
１０・・・・・・プリント基板製造用ＣＡＤ装置
１１・・・・・・プリント基板設計装置
１２・・・・・・回路図作成装置
１３・・・・・・ホストコンピュータ
１４・・・・・・データベース
【発明の属する技術分野】
本発明は、プリント基板の設計・製造に必要とされる各種データを作成するプリント基板製造用コンピュータ支援による設計（ Computer Aided Design。以下、「ＣＡＤ」と言う。）装置による電源回路の製造方法に関するものである。
【０００２】
【従来の技術】
コンピュータの発達に伴い、最近ではプリント基板製造用ＣＡＤ装置が開発されている。図５はそのプリント基板製造用ＣＡＤ装置全体の構成図である。それによると、プリント基板製造用ＣＡＤ装置１０はプリント基板設計装置１１と回路図作成装置１２とを有し、互いにホストコンピュータ１３を介してネットワークが構成され、回路図作成の部品配置・配線設計と基板設計の部品配置・配線設計とが同期して行われるような構成になっている。基板設計装置１１並びに回路図作成装置１２は、それぞれディスプレイＤ及び入出力装置Ｉ／Ｏのハードと製図・図形処理・ＯＳ（オペレーションシステム）ソフトウェアより構成されている。また、ホストコンピュータ１３は部品に関するデータベース１４を備えている。このような構成のプリント基板製造用ＣＡＤ装置において、回路図作成装置１２を使用して回路図を作成すると、基板設計がこの回路図作成と同時に行われ基板設計装置１１に出力され、回路図との整合性のとれた精度の高い設計ができるとともに時間的にもロスなく基板設計がなされるようになっている。
【０００３】
図６は以上のように構成された基板設計装置１１並びに回路図作成装置１２についての作業の流れ及び動作を説明するものである。
図６において、まず、基板設計装置１１並びに回路図作成装置１２とも、図面を開き、部品を配置し、次に結線もしくは配線を行い最後にチェック修正を行い、完成するという作業の流れは等しく、同じ工程を踏んでいる。かつ基板は、回路図を元に必要な部品が置かれ結線する設計がされるものであり［１：１］の整合がとれている。そこで、それぞれの工程を特定のルールで片方の装置より他方の装置に反映させる事で２つの作業が同時進行にて（すなわち、同期して）遂行される。特定のルール及び反映のためのソフトウェアはソフト開発者にとっては従来技術の組み合わせもしくは応用により作成可能である。
【０００４】
そこでこの回路図作成装置１２を用いて具体的に図７のような回路図を作成した時、基板設計装置１１ではどの様に設計されるのかを図８Ａおよび図８Ｂに示している。
図８Ａは基板表面であり、シンボル配置をした時の基板上に部品が配置される状態を示したものであり、これはシンボルに対応する部品の形状情報（３次元）並びに半田付けされるピンの情報をデータベースとして有していることで同期して配置される。ここで基板上で部品が重複する時、配置出来ない状態として回路図作成でも禁止モードとして、シンボル配置が不可能になる。
図８Ｂは、図８Ａの基板表面図に対応する基板裏面図を示すもので、回路図での結線状態が基板設計での配線状態に反映されている状態を示している。
【０００５】
ところで、このようなプリント基板製造用ＣＡＤ装置１０を用いて電源回路を設計・製造する場合には次のような問題があった。従来は電源回路と制御回路が載った基板を設計すると、図９のような４層のプリント基板が主流で表裏面間に電源の電源電圧（以下、「ＶＣＣ」と言う。）層とアース（以下、「ＧＮＤ」と言う。）層を挟むようになる。プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路図を作成すると、通常は図１０のような回路図が作成される。図１０において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。そこで、図１０のような電源回路のＧＮＤと制御回路のＧＮＤを共通にする回路図が作成されると、プリント基板製造用ＣＡＤ装置１０上では相互のＧＮＤが内層のベタパターンで配線されてしまい、電源回路の基本である１点アースが行えず、プリント基板のパターン設計に対して１点アースの指示をし、且つチェックを行うなど煩雑な作業が発生していた。
【０００６】
【発明が解決しようとする課題】
本発明によると、プリント基板製造用ＣＡＤ装置上でこのような相互のＧＮＤが内層のベタパターンで配線されてしまうことのないような、電源回路の基本である１点アースが行えるプリント基板のパターン設計をさせるようにするもので、これによって１点アースの指示をもはや行なう必要のない、したがってまた、チェックを行うなどの煩雑な作業を自動的に減ずることにある。
【０００７】
【課題を解決するための手段】
プリント基板製造用ＣＡＤ装置による電源回路の設計に際して、該プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路のＧＮＤと、該電源回路が電源を供給する制御回路のＧＮＤとの間に０Ωの抵抗を挿入するようにしたものである。
【０００８】
プリント基板製造用ＣＡＤ装置によるプリント基板設計においては、プリント基板製造用ＣＡＤ装置は、接続された信号は全て同一のものと判断し自動的に結線されてしまうため、したがって、逆に、０Ωの抵抗を信号や電源、ＧＮＤ間に挿入することで別の信号と判断し、個々のまとまったパターンとして設計されることを巧みに利用したのがこの発明である。このように、電源回路のＧＮＤと、電源回路が電源を供給する制御回路のＧＮＤの間に０Ωの抵抗を回路上で挿入することで、プリント基板製造用ＣＡＤ装置は相互のＧＮＤを別の信号と判断し、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになる。
【０００９】
また、この０Ωの抵抗の代わりにインダクタンスを挿入するようにしても同じ効果が得られる。
【００１０】
上記の場合は、電源回路のＧＮＤ側についての対策であったが、この他に電源回路のＶＣＣと制御回路のＶＣＣとの間についても同じようなことがいえる。したがって電源回路のＶＣＣと制御回路のＶＣＣとの間に０Ωの抵抗を挿入することも可能である。また、この場合、この０Ωの抵抗の代わりにインダクタンスを挿入するようにしても同じ効果が得られる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１はプリント基板製造用ＣＡＤ装置１０の回路図作成装置１２上において作成される本発明による電源回路図であり、図２は図１における１点アースを強調した図である。
図１において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。本発明によると電源回路１と制御回路２のＧＮＤ間に０Ωの抵抗３を挿入している。このようにすることにより、抵抗が０Ωなので、両回路のＧＮＤ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号と認識されるので、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになる。
【００１２】
また、図２は電源回路１のＧＮＤ部５”をＧＮＤ１とし、制御回路のＧＮＤ部５’をＧＮＤ２として、電源回路用ＧＮＤ１の１点アースを強調したものであり、パターン設計時はこの１点アースが容易に行えることになる。
【００１３】
さらに第２の実施形態として、図３は図１の０Ω抵抗の代わりにインダクタンスを挿入した場合を示している。図３において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。第２の実施形態によると電源回路１と制御回路２のＧＮＤ間にインダクタンス６を挿入している。このようにすることにより、インダクタンス６は抵抗分が０Ωなので、両回路のＧＮＤ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号と認識されるので、プリント基板上で別のパターンとして設計されることで、電源回路の１点アースを行うことができるようになり、機能的には０Ω抵抗を挿入した場合と変わらない。
【００１４】
また第３の実施形態として、図１の電源回路と制御回路のＧＮＤ間の代わりに図４は電源回路と制御回路のＶＣＣ間に０Ω抵抗を挿入した場合を示している。図４において、１は電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。この第３の実施形態によると、電源回路１と制御回路２のＶＣＣ間に０Ωの抵抗３を挿入している。このようにすることにより、抵抗が０Ωなので、両回路のＶＣＣ間に電気的な違いは無いが、プリント基板製造用ＣＡＤ装置上では別の信号としてパターン設計できる。またこの場合、抵抗３の代わりにインダクタンス６を挿入してもよい。
【００１５】
【発明の効果】
以上のように、本発明によると、プリント基板製造用ＣＡＤ装置による電源回路の設計に際して、該プリント基板製造用ＣＡＤ装置における回路図作成装置の回路上で電源回路のＧＮＤと、該電源回路が電源を供給する制御回路のＧＮＤとの間に、または、電源回路のＶＣＣと、該電源回路が電源を供給する制御回路のＶＣＣとの間に、０Ωの抵抗またはインダクタンスを挿入するようにしたので、自動的に電源回路の１点アースが可能になるとともに、この部分を開放し電源回路の試験を行ったり回路電流の測定が可能になる。
【図面の簡単な説明】
【図１】回路図作成装置で作成する本発明の電源回路図。
【図２】図１における１点アースを強調した図。
【図３】本発明の第１の応用例を示す図。
【図４】本発明の第２の応用例を示す図。
【図５】本発明が用いるプリント基板設計装置の全体構成図。
【図６】図５の基板設計装置並びに回路図作成装置についての作業の流れ及び動作を説明する図。
【図７】図５の回路図作成装置の具体実施例における回路図。
【図８】図７の具体実施例における回路図に対応した基板設計表図と裏図面。
【図９】従来の４層プリント基板の構造を示す図。
【図１０】回路図作成装置で作成する従来の電源回路図。
【符号の説明】
１・・・・・・電源回路
２・・・・・・制御回路
３・・・・・・０Ω抵抗
４・・・・・・ＶＣＣ
５・・・・・・ＧＮＤ
５’・・・・・電源回路用ＧＮＤ１
５”・・・・・制御回路用ＧＮＤ２
６・・・・・・インダクタンス
Ｖｉｎ・・・・入力電源
ＩＣ１・・・・電源回路内ＩＣ
Ｃ１、Ｃ２・・電源回路内コンデンサ
１０・・・・・・プリント基板製造用ＣＡＤ装置
１１・・・・・・プリント基板設計装置
１２・・・・・・回路図作成装置
１３・・・・・・ホストコンピュータ
１４・・・・・・データベース
Claims (4)
- プリント基板製造用ＣＡＤ装置の回路図作成装置で電源回路を設計する電源回路の設計方法であって、前記回路図作成装置が、前記電源回路と該電源回路が電源を供給する制御回路とが載った基板を設計する電源回路の設計方法において、前記電源回路のアース（以下、「ＧＮＤ」と言う。）と前記制御回路のＧＮＤとが存在することを検出する２ＧＮＤ検出ステップと、前記検出ステップで２ＧＮＤを検出したときは前記電源回路のＧＮＤと前記制御回路のＧＮＤとの間に０Ωの抵抗を挿入するステップと、を備えたことにより、前記電源回路のＧＮＤと前記制御回路のＧＮＤを前記プリント基板上で別のパターンとして設計されるようにしたことを特徴とするプリント基板製造用ＣＡＤ装置による電源回路の設計方法。
- 前記検出ステップで２ＧＮＤを検出したときは、前記電源回路のＧＮＤと前記制御回路のＧＮＤとの間に前記０Ωの抵抗の代わりにインダクタンスを挿入するステップと、を備えたことを特徴とする請求項１記載のプリント基板製造用ＣＡＤ装置による電源回路の設計方法。
- プリント基板製造用ＣＡＤ装置の回路図作成装置で電源回路を設計する電源回路の設計方法であって、前記回路図作成装置が、前記電源回路と該電源回路が電源を供給する制御回路とが載った基板を設計する電源回路の設計方法において、前記電源回路の電源電圧（以下、「ＶＣＣ」と言う。）と前記制御回路のＶＣＣとが存在することを検出する２ＶＣＣ検出ステップと、前記検出ステップで２ＶＣＣを検出したときは、前記電源回路のＶＣＣと前記制御回路のＶＣＣとの間に０Ωの抵抗を挿入するステップと、を備えたことにより、前記電源回路のＶＣＣと前記制御回路のＶＣＣを前記プリント基板上で別のパターンとして設計されるようにしたことを特徴とするプリント基板製造用ＣＡＤ装置による電源回路の設計方法。
- 前記検出ステップで２ＶＣＣを検出したときは、前記電源回路のＶＣＣと前記制御回路のＶＣＣとの間に前記０Ωの抵抗の代わりにインダクタンスを挿入するステップと、を備えたことを特徴とする請求項３記載のプリント基板製造用ＣＡＤ装置による電源回路の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465797A JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465797A JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301964A JPH10301964A (ja) | 1998-11-13 |
| JP4240553B2 true JP4240553B2 (ja) | 2009-03-18 |
Family
ID=14386545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10465797A Expired - Fee Related JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240553B2 (ja) |
-
1997
- 1997-04-22 JP JP10465797A patent/JP4240553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10301964A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7430729B2 (en) | Design rule report utility | |
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| US5587887A (en) | Printed circuit board having a configurable voltage supply | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
| US8103988B2 (en) | Use of breakouts in printed circuit board designs | |
| JP2001175702A (ja) | 回路設計方法 | |
| JP4240553B2 (ja) | プリント基板製造用ｃａｄ装置による電源回路の設計方法 | |
| US20030020511A1 (en) | Information processing apparatus having a reduced signal distortion between a module and a memory | |
| JP3770100B2 (ja) | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム | |
| Cuny | SPICE and IBIS modeling kits the basis for signal integrity analyses | |
| JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
| JP3031311B2 (ja) | プリント基板ｃａｄシステム | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP2004252743A (ja) | 多層配線基板の設計装置、その設計方法及び記録媒体 | |
| JP2004192618A (ja) | レイアウトチェックシステム | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP4479619B2 (ja) | 回路図作成支援装置および回路レイアウト検証装置 | |
| JP2653013B2 (ja) | 計算機利用設計システム | |
| JP2003216680A (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| JP2002063227A (ja) | ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JP2000155768A (ja) | 配線経路表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070628 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |