JPH10301964A - プリント基板製造用ｃａｄ装置による電源回路の設計方法 - Google Patents
プリント基板製造用ｃａｄ装置による電源回路の設計方法Info
- Publication number
- JPH10301964A JPH10301964A JP9104657A JP10465797A JPH10301964A JP H10301964 A JPH10301964 A JP H10301964A JP 9104657 A JP9104657 A JP 9104657A JP 10465797 A JP10465797 A JP 10465797A JP H10301964 A JPH10301964 A JP H10301964A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply circuit
- manufacturing
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】プリント基板製造用ＣＡＤ装置による電源回路
の設計に際して、自動的に電源回路の１点アースが可能
になるとともに、この部分を開放し電源回路の試験を行
ったり回路電流の測定が可能になるようにする。 【解決手段】プリント基板製造用ＣＡＤ装置による電源
回路（１）の設計に際して、該プリント基板製造用ＣＡ
Ｄ装置における回路図作成装置の回路上で電源回路
（１）のＧＮＤ（５）と、該電源回路が電源を供給する
制御回路（２）のＧＮＤ（５）との間に、または、電源
回路（１）のＶＣＣ（４）と、該電源回路が電源を供給
する制御回路（２）のＶＣＣ（４）との間に、０Ωの抵
抗（３）またはインダクタンスを挿入するようにした。
の設計に際して、自動的に電源回路の１点アースが可能
になるとともに、この部分を開放し電源回路の試験を行
ったり回路電流の測定が可能になるようにする。 【解決手段】プリント基板製造用ＣＡＤ装置による電源
回路（１）の設計に際して、該プリント基板製造用ＣＡ
Ｄ装置における回路図作成装置の回路上で電源回路
（１）のＧＮＤ（５）と、該電源回路が電源を供給する
制御回路（２）のＧＮＤ（５）との間に、または、電源
回路（１）のＶＣＣ（４）と、該電源回路が電源を供給
する制御回路（２）のＶＣＣ（４）との間に、０Ωの抵
抗（３）またはインダクタンスを挿入するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板の設
計・製造に必要とされる各種データを作成するプリント
基板製造用コンピュータ支援による設計（ Computer Ai
ded Design。以下、「ＣＡＤ」と言う。）装置による電
源回路の製造方法に関するものである。
計・製造に必要とされる各種データを作成するプリント
基板製造用コンピュータ支援による設計（ Computer Ai
ded Design。以下、「ＣＡＤ」と言う。）装置による電
源回路の製造方法に関するものである。
【０００２】
【従来の技術】コンピュータの発達に伴い、最近ではプ
リント基板製造用ＣＡＤ装置が開発されている。図５は
そのプリント基板製造用ＣＡＤ装置全体の構成図であ
る。それによると、プリント基板製造用ＣＡＤ装置１０
はプリント基板設計装置１１と回路図作成装置１２とを
有し、互いにホストコンピュータ１３を介してネットワ
ークが構成され、回路図作成の部品配置・配線設計と基
板設計の部品配置・配線設計とが同期して行われるよう
な構成になっている。基板設計装置１１並びに回路図作
成装置１２は、それぞれディスプレイＤ及び入出力装置
Ｉ／Ｏのハードと製図・図形処理・ＯＳ（オペレーショ
ンシステム）ソフトウェアより構成されている。また、
ホストコンピュータ１３は部品に関するデータベース１
４を備えている。このような構成のプリント基板製造用
ＣＡＤ装置において、回路図作成装置１２を使用して回
路図を作成すると、基板設計がこの回路図作成と同時に
行われ基板設計装置１１に出力され、回路図との整合性
のとれた精度の高い設計ができるとともに時間的にもロ
スなく基板設計がなされるようになっている。
リント基板製造用ＣＡＤ装置が開発されている。図５は
そのプリント基板製造用ＣＡＤ装置全体の構成図であ
る。それによると、プリント基板製造用ＣＡＤ装置１０
はプリント基板設計装置１１と回路図作成装置１２とを
有し、互いにホストコンピュータ１３を介してネットワ
ークが構成され、回路図作成の部品配置・配線設計と基
板設計の部品配置・配線設計とが同期して行われるよう
な構成になっている。基板設計装置１１並びに回路図作
成装置１２は、それぞれディスプレイＤ及び入出力装置
Ｉ／Ｏのハードと製図・図形処理・ＯＳ（オペレーショ
ンシステム）ソフトウェアより構成されている。また、
ホストコンピュータ１３は部品に関するデータベース１
４を備えている。このような構成のプリント基板製造用
ＣＡＤ装置において、回路図作成装置１２を使用して回
路図を作成すると、基板設計がこの回路図作成と同時に
行われ基板設計装置１１に出力され、回路図との整合性
のとれた精度の高い設計ができるとともに時間的にもロ
スなく基板設計がなされるようになっている。
【０００３】図６は以上のように構成された基板設計装
置１１並びに回路図作成装置１２についての作業の流れ
及び動作を説明するものである。図６において、まず、
基板設計装置１１並びに回路図作成装置１２とも、図面
を開き、部品を配置し、次に結線もしくは配線を行い最
後にチェック修正を行い、完成するという作業の流れは
等しく、同じ工程を踏んでいる。かつ基板は、回路図を
元に必要な部品が置かれ結線する設計がされるものであ
り［１：１］の整合がとれている。そこで、それぞれの
工程を特定のルールで片方の装置より他方の装置に反映
させる事で２つの作業が同時進行にて（すなわち、同期
して）遂行される。特定のルール及び反映のためのソフ
トウェアはソフト開発者にとっては従来技術の組み合わ
せもしくは応用により作成可能である。
置１１並びに回路図作成装置１２についての作業の流れ
及び動作を説明するものである。図６において、まず、
基板設計装置１１並びに回路図作成装置１２とも、図面
を開き、部品を配置し、次に結線もしくは配線を行い最
後にチェック修正を行い、完成するという作業の流れは
等しく、同じ工程を踏んでいる。かつ基板は、回路図を
元に必要な部品が置かれ結線する設計がされるものであ
り［１：１］の整合がとれている。そこで、それぞれの
工程を特定のルールで片方の装置より他方の装置に反映
させる事で２つの作業が同時進行にて（すなわち、同期
して）遂行される。特定のルール及び反映のためのソフ
トウェアはソフト開発者にとっては従来技術の組み合わ
せもしくは応用により作成可能である。
【０００４】そこでこの回路図作成装置１２を用いて具
体的に図７のような回路図を作成した時、基板設計装置
１１ではどの様に設計されるのかを図８Ａおよび図８Ｂ
に示している。図８Ａは基板表面であり、シンボル配置
をした時の基板上に部品が配置される状態を示したもの
であり、これはシンボルに対応する部品の形状情報（３
次元）並びに半田付けされるピンの情報をデータベース
として有していることで同期して配置される。ここで基
板上で部品が重複する時、配置出来ない状態として回路
図作成でも禁止モードとして、シンボル配置が不可能に
なる。図８Ｂは、図８Ａの基板表面図に対応する基板裏
面図を示すもので、回路図での結線状態が基板設計での
配線状態に反映されている状態を示している。
体的に図７のような回路図を作成した時、基板設計装置
１１ではどの様に設計されるのかを図８Ａおよび図８Ｂ
に示している。図８Ａは基板表面であり、シンボル配置
をした時の基板上に部品が配置される状態を示したもの
であり、これはシンボルに対応する部品の形状情報（３
次元）並びに半田付けされるピンの情報をデータベース
として有していることで同期して配置される。ここで基
板上で部品が重複する時、配置出来ない状態として回路
図作成でも禁止モードとして、シンボル配置が不可能に
なる。図８Ｂは、図８Ａの基板表面図に対応する基板裏
面図を示すもので、回路図での結線状態が基板設計での
配線状態に反映されている状態を示している。
【０００５】ところで、このようなプリント基板製造用
ＣＡＤ装置１０を用いて電源回路を設計・製造する場合
には次のような問題があった。従来は電源回路と制御回
路が載った基板を設計すると、図９のような４層のプリ
ント基板が主流で表裏面間に電源の電源電圧（以下、
「ＶＣＣ」と言う。）層とアース（以下、「ＧＮＤ」と
言う。）層を挟むようになる。プリント基板製造用ＣＡ
Ｄ装置における回路図作成装置の回路上で電源回路図を
作成すると、通常は図１０のような回路図が作成され
る。図１０において、１は電源回路、２は制御回路、４
はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２
はコンデンサ、ＩＣ１は集積回路である。そこで、図１
０のような電源回路のＧＮＤと制御回路のＧＮＤを共通
にする回路図が作成されると、プリント基板製造用ＣＡ
Ｄ装置１０上では相互のＧＮＤが内層のベタパターンで
配線されてしまい、電源回路の基本である１点アースが
行えず、プリント基板のパターン設計に対して１点アー
スの指示をし、且つチェックを行うなど煩雑な作業が発
生していた。
ＣＡＤ装置１０を用いて電源回路を設計・製造する場合
には次のような問題があった。従来は電源回路と制御回
路が載った基板を設計すると、図９のような４層のプリ
ント基板が主流で表裏面間に電源の電源電圧（以下、
「ＶＣＣ」と言う。）層とアース（以下、「ＧＮＤ」と
言う。）層を挟むようになる。プリント基板製造用ＣＡ
Ｄ装置における回路図作成装置の回路上で電源回路図を
作成すると、通常は図１０のような回路図が作成され
る。図１０において、１は電源回路、２は制御回路、４
はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２
はコンデンサ、ＩＣ１は集積回路である。そこで、図１
０のような電源回路のＧＮＤと制御回路のＧＮＤを共通
にする回路図が作成されると、プリント基板製造用ＣＡ
Ｄ装置１０上では相互のＧＮＤが内層のベタパターンで
配線されてしまい、電源回路の基本である１点アースが
行えず、プリント基板のパターン設計に対して１点アー
スの指示をし、且つチェックを行うなど煩雑な作業が発
生していた。
【０００６】
【発明が解決しようとする課題】本発明によると、プリ
ント基板製造用ＣＡＤ装置上でこのような相互のＧＮＤ
が内層のベタパターンで配線されてしまうことのないよ
うな、電源回路の基本である１点アースが行えるプリン
ト基板のパターン設計をさせるようにするもので、これ
によって１点アースの指示をもはや行なう必要のない、
したがってまた、チェックを行うなどの煩雑な作業を自
動的に減ずることにある。
ント基板製造用ＣＡＤ装置上でこのような相互のＧＮＤ
が内層のベタパターンで配線されてしまうことのないよ
うな、電源回路の基本である１点アースが行えるプリン
ト基板のパターン設計をさせるようにするもので、これ
によって１点アースの指示をもはや行なう必要のない、
したがってまた、チェックを行うなどの煩雑な作業を自
動的に減ずることにある。
【０００７】
【課題を解決するための手段】プリント基板製造用ＣＡ
Ｄ装置による電源回路の設計に際して、該プリント基板
製造用ＣＡＤ装置における回路図作成装置の回路上で電
源回路のＧＮＤと、該電源回路が電源を供給する制御回
路のＧＮＤとの間に０Ωの抵抗を挿入するようにしたも
のである。
Ｄ装置による電源回路の設計に際して、該プリント基板
製造用ＣＡＤ装置における回路図作成装置の回路上で電
源回路のＧＮＤと、該電源回路が電源を供給する制御回
路のＧＮＤとの間に０Ωの抵抗を挿入するようにしたも
のである。
【０００８】プリント基板製造用ＣＡＤ装置によるプリ
ント基板設計においては、プリント基板製造用ＣＡＤ装
置は、接続された信号は全て同一のものと判断し自動的
に結線されてしまうため、したがって、逆に、０Ωの抵
抗を信号や電源、ＧＮＤ間に挿入することで別の信号と
判断し、個々のまとまったパターンとして設計されるこ
とを巧みに利用したのがこの発明である。このように、
電源回路のＧＮＤと、電源回路が電源を供給する制御回
路のＧＮＤの間に０Ωの抵抗を回路上で挿入すること
で、プリント基板製造用ＣＡＤ装置は相互のＧＮＤを別
の信号と判断し、プリント基板上で別のパターンとして
設計されることで、電源回路の１点アースを行うことが
できるようになる。
ント基板設計においては、プリント基板製造用ＣＡＤ装
置は、接続された信号は全て同一のものと判断し自動的
に結線されてしまうため、したがって、逆に、０Ωの抵
抗を信号や電源、ＧＮＤ間に挿入することで別の信号と
判断し、個々のまとまったパターンとして設計されるこ
とを巧みに利用したのがこの発明である。このように、
電源回路のＧＮＤと、電源回路が電源を供給する制御回
路のＧＮＤの間に０Ωの抵抗を回路上で挿入すること
で、プリント基板製造用ＣＡＤ装置は相互のＧＮＤを別
の信号と判断し、プリント基板上で別のパターンとして
設計されることで、電源回路の１点アースを行うことが
できるようになる。
【０００９】また、この０Ωの抵抗の代わりにインダク
タンスを挿入するようにしても同じ効果が得られる。
タンスを挿入するようにしても同じ効果が得られる。
【００１０】上記の場合は、電源回路のＧＮＤ側につい
ての対策であったが、この他に電源回路のＶＣＣと制御
回路のＶＣＣとの間についても同じようなことがいえ
る。したがって電源回路のＶＣＣと制御回路のＶＣＣと
の間に０Ωの抵抗を挿入することも可能である。また、
この場合、この０Ωの抵抗の代わりにインダクタンスを
挿入するようにしても同じ効果が得られる。
ての対策であったが、この他に電源回路のＶＣＣと制御
回路のＶＣＣとの間についても同じようなことがいえ
る。したがって電源回路のＶＣＣと制御回路のＶＣＣと
の間に０Ωの抵抗を挿入することも可能である。また、
この場合、この０Ωの抵抗の代わりにインダクタンスを
挿入するようにしても同じ効果が得られる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１はプリント基板製造用
ＣＡＤ装置１０の回路図作成装置１２上において作成さ
れる本発明による電源回路図であり、図２は図１におけ
る１点アースを強調した図である。図１において、１は
電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖ
ｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集
積回路である。本発明によると電源回路１と制御回路２
のＧＮＤ間に０Ωの抵抗３を挿入している。このように
することにより、抵抗が０Ωなので、両回路のＧＮＤ間
に電気的な違いは無いが、プリント基板製造用ＣＡＤ装
置上では別の信号と認識されるので、プリント基板上で
別のパターンとして設計されることで、電源回路の１点
アースを行うことができるようになる。
施の形態について説明する。図１はプリント基板製造用
ＣＡＤ装置１０の回路図作成装置１２上において作成さ
れる本発明による電源回路図であり、図２は図１におけ
る１点アースを強調した図である。図１において、１は
電源回路、２は制御回路、４はＶＣＣ、５はＧＮＤ、Ｖ
ｉｎは直流電源、Ｃ１、Ｃ２はコンデンサ、ＩＣ１は集
積回路である。本発明によると電源回路１と制御回路２
のＧＮＤ間に０Ωの抵抗３を挿入している。このように
することにより、抵抗が０Ωなので、両回路のＧＮＤ間
に電気的な違いは無いが、プリント基板製造用ＣＡＤ装
置上では別の信号と認識されるので、プリント基板上で
別のパターンとして設計されることで、電源回路の１点
アースを行うことができるようになる。
【００１２】また、図２は電源回路１のＧＮＤ部５”を
ＧＮＤ１とし、制御回路のＧＮＤ部５’をＧＮＤ２とし
て、電源回路用ＧＮＤ１の１点アースを強調したもので
あり、パターン設計時はこの１点アースが容易に行える
ことになる。
ＧＮＤ１とし、制御回路のＧＮＤ部５’をＧＮＤ２とし
て、電源回路用ＧＮＤ１の１点アースを強調したもので
あり、パターン設計時はこの１点アースが容易に行える
ことになる。
【００１３】さらに第２の実施形態として、図３は図１
の０Ω抵抗の代わりにインダクタンスを挿入した場合を
示している。図３において、１は電源回路、２は制御回
路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ
１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。第２
の実施形態によると電源回路１と制御回路２のＧＮＤ間
にインダクタンス６を挿入している。このようにするこ
とにより、インダクタンス６は抵抗分が０Ωなので、両
回路のＧＮＤ間に電気的な違いは無いが、プリント基板
製造用ＣＡＤ装置上では別の信号と認識されるので、プ
リント基板上で別のパターンとして設計されることで、
電源回路の１点アースを行うことができるようになり、
機能的には０Ω抵抗を挿入した場合と変わらない。
の０Ω抵抗の代わりにインダクタンスを挿入した場合を
示している。図３において、１は電源回路、２は制御回
路、４はＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ
１、Ｃ２はコンデンサ、ＩＣ１は集積回路である。第２
の実施形態によると電源回路１と制御回路２のＧＮＤ間
にインダクタンス６を挿入している。このようにするこ
とにより、インダクタンス６は抵抗分が０Ωなので、両
回路のＧＮＤ間に電気的な違いは無いが、プリント基板
製造用ＣＡＤ装置上では別の信号と認識されるので、プ
リント基板上で別のパターンとして設計されることで、
電源回路の１点アースを行うことができるようになり、
機能的には０Ω抵抗を挿入した場合と変わらない。
【００１４】また第３の実施形態として、図１の電源回
路と制御回路のＧＮＤ間の代わりに図４は電源回路と制
御回路のＶＣＣ間に０Ω抵抗を挿入した場合を示してい
る。図４において、１は電源回路、２は制御回路、４は
ＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２は
コンデンサ、ＩＣ１は集積回路である。この第３の実施
形態によると、電源回路１と制御回路２のＶＣＣ間に０
Ωの抵抗３を挿入している。このようにすることによ
り、抵抗が０Ωなので、両回路のＶＣＣ間に電気的な違
いは無いが、プリント基板製造用ＣＡＤ装置上では別の
信号としてパターン設計できる。またこの場合、抵抗３
の代わりにインダクタンス６を挿入してもよい。
路と制御回路のＧＮＤ間の代わりに図４は電源回路と制
御回路のＶＣＣ間に０Ω抵抗を挿入した場合を示してい
る。図４において、１は電源回路、２は制御回路、４は
ＶＣＣ、５はＧＮＤ、Ｖｉｎは直流電源、Ｃ１、Ｃ２は
コンデンサ、ＩＣ１は集積回路である。この第３の実施
形態によると、電源回路１と制御回路２のＶＣＣ間に０
Ωの抵抗３を挿入している。このようにすることによ
り、抵抗が０Ωなので、両回路のＶＣＣ間に電気的な違
いは無いが、プリント基板製造用ＣＡＤ装置上では別の
信号としてパターン設計できる。またこの場合、抵抗３
の代わりにインダクタンス６を挿入してもよい。
【００１５】
【発明の効果】以上のように、本発明によると、プリン
ト基板製造用ＣＡＤ装置による電源回路の設計に際し
て、該プリント基板製造用ＣＡＤ装置における回路図作
成装置の回路上で電源回路のＧＮＤと、該電源回路が電
源を供給する制御回路のＧＮＤとの間に、または、電源
回路のＶＣＣと、該電源回路が電源を供給する制御回路
のＶＣＣとの間に、０Ωの抵抗またはインダクタンスを
挿入するようにしたので、自動的に電源回路の１点アー
スが可能になるとともに、この部分を開放し電源回路の
試験を行ったり回路電流の測定が可能になる。
ト基板製造用ＣＡＤ装置による電源回路の設計に際し
て、該プリント基板製造用ＣＡＤ装置における回路図作
成装置の回路上で電源回路のＧＮＤと、該電源回路が電
源を供給する制御回路のＧＮＤとの間に、または、電源
回路のＶＣＣと、該電源回路が電源を供給する制御回路
のＶＣＣとの間に、０Ωの抵抗またはインダクタンスを
挿入するようにしたので、自動的に電源回路の１点アー
スが可能になるとともに、この部分を開放し電源回路の
試験を行ったり回路電流の測定が可能になる。
【図１】回路図作成装置で作成する本発明の電源回路
図。
図。
【図２】図１における１点アースを強調した図。
【図３】本発明の第１の応用例を示す図。
【図４】本発明の第２の応用例を示す図。
【図５】本発明が用いるプリント基板設計装置の全体構
成図。
成図。
【図６】図５の基板設計装置並びに回路図作成装置につ
いての作業の流れ及び動作を説明する図。
いての作業の流れ及び動作を説明する図。
【図７】図５の回路図作成装置の具体実施例における回
路図。
路図。
【図８】図７の具体実施例における回路図に対応した基
板設計表図と裏図面。
板設計表図と裏図面。
【図９】従来の４層プリント基板の構造を示す図。
【図１０】回路図作成装置で作成する従来の電源回路
図。
図。
１・・・・・・電源回路 ２・・・・・・制御回路 ３・・・・・・０Ω抵抗 ４・・・・・・ＶＣＣ ５・・・・・・ＧＮＤ ５’・・・・・電源回路用ＧＮＤ１ ５”・・・・・制御回路用ＧＮＤ２ ６・・・・・・インダクタンス Ｖｉｎ・・・・入力電源 ＩＣ１・・・・電源回路内ＩＣ Ｃ１、Ｃ２・・電源回路内コンデンサ １０・・・・・・プリント基板製造用ＣＡＤ装置 １１・・・・・・プリント基板設計装置 １２・・・・・・回路図作成装置 １３・・・・・・ホストコンピュータ １４・・・・・・データベース
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/00 Ｈ０１Ｌ 27/04 Ｄ
Claims (4)
- 【請求項１】 プリント基板製造用ＣＡＤ装置による電
源回路の設計に際して、該プリント基板製造用ＣＡＤ装
置における回路図作成装置の回路上で電源回路のＧＮＤ
と、該電源回路が電源を供給する制御回路のＧＮＤとの
間に０Ωの抵抗を挿入することを特徴とするプリント基
板製造用ＣＡＤ装置による電源回路の設計方法。 - 【請求項２】 前記プリント基板製造用ＣＡＤ装置によ
る電源回路の設計方法において、前記０Ωの抵抗の代わ
りにインダクタンスを挿入することを特徴とする請求項
１記載のプリント基板製造用ＣＡＤ装置による電源回路
の設計方法。 - 【請求項３】 プリント基板製造用ＣＡＤ装置による電
源回路の設計に際して、該プリント基板製造用ＣＡＤ装
置における回路図作成装置の回路上で電源回路のＶＣＣ
と、該電源回路が電源を供給する制御回路のＶＣＣとの
間に０Ωの抵抗を挿入することを特徴とするプリント基
板製造用ＣＡＤ装置による電源回路の設計方法。 - 【請求項４】 前記プリント基板製造用ＣＡＤ装置によ
る電源回路の設計方法において、前記０Ωの抵抗の代わ
りにインダクタンスを挿入することを特徴とする請求項
３記載のプリント基板製造用ＣＡＤ装置による電源回路
の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465797A JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465797A JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301964A true JPH10301964A (ja) | 1998-11-13 |
| JP4240553B2 JP4240553B2 (ja) | 2009-03-18 |
Family
ID=14386545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10465797A Expired - Fee Related JP4240553B2 (ja) | 1997-04-22 | 1997-04-22 | プリント基板製造用ｃａｄ装置による電源回路の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240553B2 (ja) |
-
1997
- 1997-04-22 JP JP10465797A patent/JP4240553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4240553B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7281232B1 (en) | Method and apparatus for automatically checking circuit layout routing | |
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| US9147034B1 (en) | Circuit layout verification method | |
| US5587887A (en) | Printed circuit board having a configurable voltage supply | |
| JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
| US20030020511A1 (en) | Information processing apparatus having a reduced signal distortion between a module and a memory | |
| JP4240553B2 (ja) | プリント基板製造用ｃａｄ装置による電源回路の設計方法 | |
| JP3770100B2 (ja) | プリント基板設計装置、プリント基板設計方法、及びその制御プログラム | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JPWO2009037738A1 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
| JP2004252743A (ja) | 多層配線基板の設計装置、その設計方法及び記録媒体 | |
| JP2985261B2 (ja) | プリント板配線設計装置 | |
| JPH06231199A (ja) | 回路解析方法 | |
| JP3040665B2 (ja) | プリント板設計装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2002063227A (ja) | ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JP2870824B2 (ja) | プリント基板設計システム | |
| JP2665160B2 (ja) | 多層プリント基板の配線処理装置 | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JP2853644B2 (ja) | 印刷配線板設計装置 | |
| JPH05266137A (ja) | 配置設計支援装置 | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| JP3961621B2 (ja) | 高周波アナログ回路用プリント配線基板設計ｃａｄ装置 | |
| JP2589800Y2 (ja) | プリント配線基板用ｃａｄ装置 | |
| JPH05256909A (ja) | プリント配線基板のテストパッド配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070628 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |