JP3770100B2 - プリント基板設計装置、プリント基板設計方法、及びその制御プログラム - Google Patents

プリント基板設計装置、プリント基板設計方法、及びその制御プログラム Download PDF

Info

Publication number
JP3770100B2
JP3770100B2 JP2001111947A JP2001111947A JP3770100B2 JP 3770100 B2 JP3770100 B2 JP 3770100B2 JP 2001111947 A JP2001111947 A JP 2001111947A JP 2001111947 A JP2001111947 A JP 2001111947A JP 3770100 B2 JP3770100 B2 JP 3770100B2
Authority
JP
Japan
Prior art keywords
crosstalk
circuit diagram
wiring
pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001111947A
Other languages
English (en)
Other versions
JP2002312418A (ja
Inventor
ジュン 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001111947A priority Critical patent/JP3770100B2/ja
Priority to US10/114,255 priority patent/US6789247B2/en
Priority to TW091107095A priority patent/TW522770B/zh
Publication of JP2002312418A publication Critical patent/JP2002312418A/ja
Application granted granted Critical
Publication of JP3770100B2 publication Critical patent/JP3770100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、プリント基板設計装置、プリント基板設計方法、及びその制御プログラムに係り、特に、複数種類の高周波の信号が流れる回路のプリント基板を設計する場合に用いて好適なプリント基板設計装置、プリント基板設計方法、及びその制御プログラムに関する。
【0002】
【従来の技術】
プリント基板の設計では、電子機器の性能や実装方式に応じて、特性、材料及び形状が選択され、近年では、高密度配線及び高多層化の方向で要求水準が高くなっている。高密度化に伴い、パターン幅の0.1mm以下のものが実用化され、パターンの断面積を確保する形で対応している。各パターンの間隙は、材料、コーティングの有無、使用電圧で決められる。多層の場合、スルーホールと隣接パターンとの間隙の検討も重要である。他の電気特性として、電気容量、特性インピーダンス、クロストークなどが考慮され、パターンの設計や多層の層構成が決定されてプリント基板設計装置でプリント基板の設計が行われる。
【0003】
従来、この種の技術としては、例えば、文献;特開平4−312176号公報に記載されるものがあった。
図7は、前記文献に記載された従来のプリント基板設計装置で用いられる回路図の配線情報を示す図である。
同図に示すように、集積回路(以下、「IC」という)1の各入出力ピン“1”,“2”,“3”,“4”,“5”,“6”には、コネクタ2のピン“A1”,“A2”,“A3”,“A4”,“A5”,“A6”が接続されている。入出力ピン“1”とピン“A1”との間の信号線には、信号名“信号1”及び電圧識別符号“E”(“E”は、アースラインを示す)が付与されている。入出力ピン“2”とピン“A2”との間の信号線には、信号名“信号2”及び電圧識別符号“5”(“5”は、+5Vラインを示す)が付与されている。入出力ピン“3”とピン“A3”との間の信号線には、信号名“信号3”及び電圧識別符号“S”(“S”は、信号ラインを示す)が付与されている。入出力ピン“4”とピン“A4”との間の信号線には、信号名“信号4”及び電圧識別符号“S”が付与されている。入出力ピン“5”とピン“A5”との間の信号線には、信号名“信号5”及び電圧識別符号“G”(“G”は、グランドラインを示す)が付与されている。入出力ピン“6”とピン“A6”との間の信号線には、信号名“信号6”及び電圧識別符号“M48”(“M48”は、−48Vラインを示す)が付与されている。
【0004】
図8は、従来のプリント基板設計装置で図7の配線情報に基づいて作成されたプリント基板のパターンを示す図である。
このプリント基板3では、図8に示すように、図7の配線情報に基づき、入出力ピン“1”,“2”,“3”,“4”,“5”,“6”とピン“A1”,“A2”,“A3”,“A4”,“A5”,“A6”との間に、各パターンが形成されている。この場合、電圧識別符号“E”,“5”,“S”,“S”,“G”,“M48”を用いて配線時に隣接する例えばパターン4,5間の電位差が算出され、この電位差に基づいてクロストークの防止に必要な間隙Dが設けられている。また、既に形成されているパターンを横切る裏面のパターン6が形成される場合、透視で交差する部分について層間における電位差が算出され、この電位差に基づいてクロストークの防止に必要な間隙が設けられている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のプリント基板設計装置では、次のような問題点があった。
すなわち、従来のプリント基板設計装置では、図8に示すプリント基板3におけるクロストークは、各パターン間の電位差に基づいて間隙を設けることによって防止されるようになっている。ところが、近年の電子機器の内部のプリント基板では、従来よりもさらに高周波で多種の信号が流れ、各パターン間の電位差に基づいて設けられた間隙のみでは、クロストークの防止には不十分なことがあるという問題があった。このため、プリント基板の設計の段階で、高周波で多種の信号に対してクロストークの防止を検討する必要がある。
【0006】
この発明は、上述の事情に鑑みてなされたもので、高周波で多種の信号に対してクロストークの発生を防止したプリント基板を設計できるプリント基板設計装置、プリント基板設計方法、及びその制御プログラムを提供することを目的としている。
【0007】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計装置に係り、前記各パターンのうちの隣接する2つのパターンに流れる信号の電圧、種類及び周波数を要素とする特徴を相互に比較して該特徴が異なる場合にクロストークの発生を判定するクロストーク発生判定手段と、該クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴としている。
【0008】
また、請求項2記載の発明は、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計装置に係り、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定するクロストーク発生判定手段と、該クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴としている。
【0009】
また、請求項3記載の発明は、プリント基板設計装置に係り、回路の配線情報に対応した回路図を入力すると共に、前記回路図中の各配線に流れる信号の特徴を表す信号名データを該当する配線にそれぞれ付与する回路図入力手段と、前記回路図に基づいて前記各配線に対応する各パターンを設計すると共に、前記各パターンに対して該当する前記信号名データを付与するパターン設計手段と、前記各パターンのうちの隣接する2つのパターンに対応する各信号名データを相互に比較し、前記各信号名データが特徴の異なる信号を表す場合にクロストークの発生を判定するクロストーク発生判定手段と、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴としている。
【0010】
また、請求項4記載の発明は、プリント基板設計装置に係り、回路の配線情報に対応した回路図を入力すると共に、前記回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データを該当する配線にそれぞれ付与する回路図入力手段と、前記回路図に基づいて前記各配線に対応する各パターンを設計すると共に、前記各パターンに対して該当する前記信号名データを付与するパターン設計手段と、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生を判定するクロストーク発生判定手段と、 前記設計された各パターン及び前記信号名データを表示すると共に、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴としている。
【0011】
また、請求項5記載の発明は、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法に係り、前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる信号の電圧、種類及び周波数を要素とする特徴を相互に比較させて該特徴が異なる場合にクロストークの発生を判定させ、該クロストーク発生の判定に基づいて、前記表示装置に、前記クロストークが発生する箇所に所定のマークを表示させることを特徴としている。
【0012】
請求項6記載の発明は、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法に係り、前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較させ、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定させ、該クロストーク発生の判定に基づいて、前記表示装置に、前記クロストークが発生する箇所に所定のマークを表示させることを特徴としている。
【0013】
また、請求項7記載の発明は、回路図入力装置と、コンピュータ構成のパターン設計手段と、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法に係り、前記回路図入力装置に、前記回路の配線情報に対応した回路図を入力させると共に、前記回路図中の各配線に流れる信号の特徴を表す信号名データを該当する配線にそれぞれ付与させ、前記パターン設計手段に、前記回路図に基づいて前記各配線に対応するパターンを設計させると共に、前記各パターンに対して該当する前記信号名データを付与させた後、前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに対応する各信号名データを相互に比較させ、前記各信号名データが特徴の異なる信号を表す場合にクロストークの発生を判定させ、該クロストーク発生の判定に基づいて、前記表示装置に、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示させることを特徴としている。
【0014】
また、請求項8記載の発明は、回路図入力装置と、コンピュータ構成のパターン設計手段と、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法に係り、前記回路図入力装置に、前記回路の配線情報に対応した回路図を入力させると共に、前記回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データを該当する配線にそれぞれ付与させ、前記パターン設計手段に、前記回路図に基づいて前記各配線に対応するパターンを設計させると共に、前記各パターンに対して該当する前記信号名データを付与させた後、前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較させ、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定させ、前記表示装置に、前記設計された各パターン及び前記信号名データを表示させると共に、前記クロストーク発生の判定に基づいて、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示させることを特徴としている。
【0015】
請求項9記載の発明は、制御プログラムに係り、コンピュータ請求項1、2、3又は4記載のプリント基板設計装置の各種手段として機能させることを特徴としている。
【0016】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
図1は、この発明の実施形態であるプリント基板設計装置の構成を示すブロック図である。
この形態のプリント基板設計装置は、例えばCAD(Computer Aided Design )装置などで構成され、同図に示すように、入力手段(例えば、入力部)11と、パターン設計手段(例えば、パターン設計部)12と、クロストーク発生判定手段(例えば、クロストーク発生判定部)13と、表示手段(例えば、表示部)14とを備えている。
【0017】
入力部11は、例えば、キーボードやマウスなどで構成され、オペレータの操作に基づき、回路の配線情報に対応した回路図を入力すると共に、同回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データを該当する配線にそれぞれ付与して回路図データLを出力する。パターン設計部12は、同パターン設計部12全体を制御する中央処理装置(以下、「CPU」という)12a及び同CPU12aを動作させるための制御プログラムが記録された記録媒体(例えば、リード・オンリ・メモリ、以下、「ROM」という)12bを有している。パターン設計部12は、回路図データLを入力し、不要なインダクタンスや抵抗成分などが生じないように回路図中の各配線に対応する各パターンを設計すると共に、各パターンに対して該当する信号名データを付与してパターン設計データMを出力する。
【0018】
クロストーク発生判定部13は、同クロストーク発生判定部13全体を制御するCPU13a及び同CPU13aを動作させるための制御プログラムが記録されたROM13bを有している。クロストーク発生判定部13は、パターン設計データMを入力し、各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生を判定してクロストークデータNと共にパターン設計データMを出力する。表示部14は、例えば液晶表示装置などで構成され、クロストークデータN及びパターン設計データMを入力し、設計された各パターン及び信号名データを表示すると共に、各パターンのうちのクロストークが発生する箇所に所定のマークを表示する。
【0019】
図2は、図1のプリント基板設計装置におけるプリント基板設計方法を説明するためのフローチャート、図3が配線に付与された信号名データを示す図、図4が設計された各パターン及び信号名データを示す図、図5がクロストークの発生を判定するための判定基準を示す図、及び図6はクロストークが発生する箇所に表示されたマークを示す図である。
これらの図を参照して、この形態のプリント基板設計装置におけるプリント基板設計方法について説明する。
図2に示すように、オペレータの操作に基づき、回路の配線情報に対応した回路図が入力部11に入力されると共に、同回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データが該当する配線にそれぞれ付与されて回路図データLが出力される(ステップA1,A2、回路図入力処理)。
【0020】
信号名データは、X;電圧レベル、Y;信号種類、Z;周波数、及びN;信号番号とすると、表示部14で[XY−ZN]の形式で表示される。例えば、図3に示すように、論理部品21から論理部品22へ信号a,b,cが送出される場合、例えば、同信号aの電圧レベルが5.0V、種類がPCI(Peripheral Component Interconnect )、及び周波数が33MHzとすると、信号名データは、[050PCI-0331 ]で表示される。また、信号bの電圧レベルが1.5V、種類がCLK(クロック)、及び周波数が100MHzとすると、信号名データは、[015CLK-1001 ]で表示される。信号cの電圧レベルが5.0V、種類がPCI、及び周波数が33MHzとすると、信号名データは、[050PCI-0332 ]で表示される。
【0021】
パターン設計部12では、回路図データLが入力され、入力された回路図に基づき、不要なインダクタンスや抵抗成分などが生じないように同回路図中の各配線に対応する各パターンが設計され、図4に示すように、各パターンに対して該当する信号名データが付与されてパターン設計データMが生成され、同パターン設計データMがクロストーク発生判定部13を経て表示部14で表示される(ステップA3,A4、パターン設計処理)。
【0022】
クロストーク発生判定部13では、図5に示す判定基準に基づいて各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数が比較され、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生が判定される(ステップA5、クロストーク発生判定処理)。そして、図4中のパターン31とパターン32とが隣接する領域でクロストークが発生すると判定されてクロストークデータNが生成され、図6に示すように、表示部14でクロストーク危険マーク33が表示される(ステップA6、問題箇所表示処理)。その後、オペレータは、パターン31,32のクロストークが発生する領域に対し、例えば間隙を調整することにより、クロストークを防止する処理を行う。
【0023】
以上のように、この実施形態では、クロストーク発生判定部13で各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生を判定するようにしたので、高周波で多種の信号が流れる回路におけるクロストークの発生を未然に防止したプリント基板が設計できる。
【0024】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。
例えば、実施形態では、プリント基板の表面におけるクロストークの発生について説明したが、この発明は、多層基板の縦層間におけるクロストークの発生箇所についても適用できる。また、この発明は、図3に示すような論理部品21,22が実装されたプリント基板に限らず、例えば、アナログ回路のプリント基板や半導体の内部のプリント基板などにも適用できる。
【0025】
【発明の効果】
以上説明したように、この発明の構成によれば、クロストーク発生判定手段で各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生を判定して表示手段で表示するようにしたので、高周波で多種の信号が流れる回路におけるクロストークの発生を未然に防止したプリント基板を設計できる。
【図面の簡単な説明】
【図1】この発明の実施形態であるプリント基板設計装置の構成を示すブロック図である。
【図2】図1のプリント基板設計装置におけるプリント基板設計方法を説明するためのフローチャートである。
【図3】配線に付与された信号名データを示す図である。
【図4】設計された各パターン及び信号名データを示す図である。
【図5】クロストークの発生を判定するための判定基準を示す図である。
【図6】クロストークが発生する箇所に表示されたマークを示す図である。
【図7】従来のプリント基板設計装置で用いられる回路図の配線情報を示す図である。
【図8】図7の配線情報に基づいて作成されたプリント基板のパターンを示す図である。
【符号の説明】
11 入力部(入力手段)
12 パターン設計部(パターン設計手段)
12b,13b ROM(記録媒体)
13 クロストーク発生判定部(クロストーク発生判定手段)
14 表示部(表示手段)

Claims (9)

  1. 回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計装置であって、
    前記各パターンのうちの隣接する2つのパターンに流れる信号の電圧、種類及び周波数を要素とする特徴を相互に比較して該特徴が異なる場合にクロストークの発生を判定するクロストーク発生判定手段と、該クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴とするプリント基板設計装置。
  2. 回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計装置であって、
    前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定するクロストーク発生判定手段と、該クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴とするプリント基板設計装置。
  3. 回路の配線情報に対応した回路図を入力すると共に、前記回路図中の各配線に流れる信号の特徴を表す信号名データを該当する配線にそれぞれ付与する回路図入力手段と、
    前記回路図に基づいて前記各配線に対応する各パターンを設計すると共に、前記各パターンに対して該当する前記信号名データを付与するパターン設計手段と、
    前記各パターンのうちの隣接する2つのパターンに対応する各信号名データを相互に比較し、前記各信号名データが特徴の異なる信号を表す場合にクロストークの発生を判定するクロストーク発生判定手段と、
    前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴とするプリント基板設計装置。
  4. 回路の配線情報に対応した回路図を入力すると共に、前記回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データを該当する配線にそれぞれ付与する回路図入力手段と、
    前記回路図に基づいて前記各配線に対応する各パターンを設計すると共に、前記各パターンに対して該当する前記信号名データを付与するパターン設計手段と、
    前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較し、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合にクロストークの発生を判定するクロストーク発生判定手段と、
    前記設計された各パターン及び前記信号名データを表示すると共に、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示する表示手段とを備えてなることを特徴とするプリント基板設計装置。
  5. コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法であって、
    前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる信号の電圧、種類及び周波数を要素とする特徴を相互に比較させて該特徴が異なる場合にクロストークの発生を判定させ、該クロストーク発生の判定に基づいて、前記表示装置に、前記クロストークが発生する箇所に所定のマークを表示させることを特徴とするプリント基板設計方法。
  6. コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法であって、
    前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較させ、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定させ、該クロストーク発生の判定に基づいて、前記表示装置に、前記クロストークが発生する箇所に所定のマークを表示させることを特徴とするプリント基板設計方法。
  7. 回路図入力装置と、コンピュータ構成のパターン設計手段と、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法であって、
    前記回路図入力装置に、前記回路の配線情報に対応した回路図を入力させると共に、前記回路図中の各配線に流れる信号の特徴を表す信号名データを該当する配線にそれぞれ付与させ、
    前記パターン設計手段に、前記回路図に基づいて前記各配線に対応するパターンを設計させると共に、前記各パターンに対して該当する前記信号名データを付与させた後、
    前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに対応する各信号名データを相互に比較させ、前記各信号名データが特徴の異なる信号を表す場合にクロストークの発生を判定させ、
    該クロストーク発生の判定に基づいて、前記表示装置に、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示させることを特徴とするプリント基板設計方法。
  8. 回路図入力装置と、コンピュータ構成のパターン設計手段と、コンピュータ構成のクロストーク発生判定手段と、表示装置とを用いて、回路の配線情報に対応した回路図を入力して該回路図の各配線に対応する各パターンを設計するプリント基板設計方法であって、
    前記回路図入力装置に、前記回路の配線情報に対応した回路図を入力させると共に、前記回路図中の各配線に流れる信号の電圧、種類及び周波数を表す信号名データを該当する配線にそれぞれ付与させ、
    前記パターン設計手段に、前記回路図に基づいて前記各配線に対応するパターンを設計させると共に、前記各パターンに対して該当する前記信号名データを付与させた後、
    前記クロストーク発生判定手段に、前記各パターンのうちの隣接する2つのパターンに流れる各信号の電圧、種類及び周波数を相互に比較させ、これらの電圧、種類及び周波数のうちの少なくとも一つの要素が異なる場合に前記クロストークの発生を判定させ、
    前記表示装置に、前記設計された各パターン及び前記信号名データを表示させると共に、前記クロストーク発生の判定に基づいて、前記各パターンのうちの前記クロストークが発生する箇所に所定のマークを表示させることを特徴とするプリント基板設計方法。
  9. コンピュータ請求項1、2、3又は4記載のプリント基板設計装置の各種手段として機能させるための制御プログラム。
JP2001111947A 2001-04-10 2001-04-10 プリント基板設計装置、プリント基板設計方法、及びその制御プログラム Expired - Fee Related JP3770100B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001111947A JP3770100B2 (ja) 2001-04-10 2001-04-10 プリント基板設計装置、プリント基板設計方法、及びその制御プログラム
US10/114,255 US6789247B2 (en) 2001-04-10 2002-04-03 Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded
TW091107095A TW522770B (en) 2001-04-10 2002-04-09 Printed board designing apparatus, printed board designing method, and recording medium on which control program for printed board design is recorded

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001111947A JP3770100B2 (ja) 2001-04-10 2001-04-10 プリント基板設計装置、プリント基板設計方法、及びその制御プログラム

Publications (2)

Publication Number Publication Date
JP2002312418A JP2002312418A (ja) 2002-10-25
JP3770100B2 true JP3770100B2 (ja) 2006-04-26

Family

ID=18963442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001111947A Expired - Fee Related JP3770100B2 (ja) 2001-04-10 2001-04-10 プリント基板設計装置、プリント基板設計方法、及びその制御プログラム

Country Status (3)

Country Link
US (1) US6789247B2 (ja)
JP (1) JP3770100B2 (ja)
TW (1) TW522770B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185374A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd クロストークチェック方法
JP3975841B2 (ja) * 2002-06-28 2007-09-12 ソニー株式会社 回路基板の検証方法および検証装置
US7353480B1 (en) 2004-12-07 2008-04-01 Nvidia Corporation Apparatus, system, and method for designing via pads having extended contours
JP4868412B2 (ja) * 2007-11-16 2012-02-01 シャープ株式会社 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体
US11042681B1 (en) * 2017-03-24 2021-06-22 Ansys, Inc. Integrated circuit composite test generation
JP7278981B2 (ja) * 2020-01-23 2023-05-22 日立Astemo株式会社 クロストークチェック装置
CN115828832B (zh) * 2023-02-16 2023-06-09 苏州浪潮智能科技有限公司 电路板的串扰预测方法、装置、电子设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312176A (ja) 1991-04-10 1992-11-04 Nec Corp 印刷配線板cadシステム
JP2932781B2 (ja) * 1991-09-10 1999-08-09 松下電器産業株式会社 配線板用cadの自動配線方法
JPH07262241A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント板実装設計システム及び方法
JP3204842B2 (ja) * 1994-06-07 2001-09-04 富士通株式会社 Cadシステムにおける編集装置および編集方法
JP2964989B2 (ja) * 1997-04-18 1999-10-18 日本電気株式会社 プリント回路基板設計システム

Also Published As

Publication number Publication date
JP2002312418A (ja) 2002-10-25
US6789247B2 (en) 2004-09-07
TW522770B (en) 2003-03-01
US20020157077A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
US6256769B1 (en) Printed circuit board routing techniques
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
JP4294647B2 (ja) プリント基板設計装置とcadシステム
US7643980B2 (en) Electromagnetic field analysis apparatus, method and computer program
US7421673B2 (en) Design checks for signal lines
JP3770100B2 (ja) プリント基板設計装置、プリント基板設計方法、及びその制御プログラム
WO2005076164A1 (ja) プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
US20130145334A1 (en) Design supporting apparatus and information processing method thereof
JP2009258730A (ja) 電子モジュール、電気コネクタ、及びその配置方法
JP5725840B2 (ja) 設計支援装置およびその情報処理方法
US6704919B2 (en) Printed circuit board wiring structure checkup system
JP2001175702A (ja) 回路設計方法
JP2000020573A (ja) プリント基板配線処理システム及び方法
JP2009146271A (ja) 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP4283647B2 (ja) レイアウトチェックシステム
JP2004252743A (ja) 多層配線基板の設計装置、その設計方法及び記録媒体
JP4240553B2 (ja) プリント基板製造用cad装置による電源回路の設計方法
JP3961786B2 (ja) ノイズ解析方法及び装置、記憶媒体並びにコンピュータプログラム
US6662132B2 (en) Noise analyzing method and apparatus and storage medium
US7313509B2 (en) Simulation method and apparatus, and computer-readable storage medium
US20190340325A1 (en) Wire routing algorithm
JP2006039909A (ja) 電気配線板設計支援装置及びデザインルールチェック装置
JP3027962B2 (ja) 配線収容性評価方法および配線収容性評価システム
JPH05198675A (ja) 配線パターンの許容電流検証方法及び検証装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees