KR101518771B1 - 설계 지원장치, 설계 지원방법 및 기억매체 - Google Patents

설계 지원장치, 설계 지원방법 및 기억매체 Download PDF

Info

Publication number
KR101518771B1
KR101518771B1 KR1020110137932A KR20110137932A KR101518771B1 KR 101518771 B1 KR101518771 B1 KR 101518771B1 KR 1020110137932 A KR1020110137932 A KR 1020110137932A KR 20110137932 A KR20110137932 A KR 20110137932A KR 101518771 B1 KR101518771 B1 KR 101518771B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
discharge path
ground pattern
unit
Prior art date
Application number
KR1020110137932A
Other languages
English (en)
Other versions
KR20120069591A (ko
Inventor
토시타카 노지마
코지 히라이
신이치 하마
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20120069591A publication Critical patent/KR20120069591A/ko
Application granted granted Critical
Publication of KR101518771B1 publication Critical patent/KR101518771B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

프린트 회로 기판 상의 회로의 레이아웃을 나타내는 레이아웃 정보를 취득한다. 레이아웃 정보를 참조하여, 프린트 회로 기판의 접지 패턴과, 프린트 회로 기판의 외부 접지를 전기적으로 접속하는 접속부를 특정하고, 프린트 회로 기판 상에 레이아웃된 커넥터 내에 포함되고, 접지 패턴에 접속되는 핀을 특정한다. 그리고, 단자와 접속부와의 사이의 방전 경로를 판정한다.

Description

설계 지원장치, 설계 지원방법 및 기억매체{DESIGN SUPPORT APPARATUS, DESIGN SUPPORT METHOD AND STORAGE MEDIUM}
본 발명은, 프린트 회로 기판의 설계 지원장치 및 설계 지원방법에 관한 것이다.
전자기기의 이용자가 전자기기의 커넥터에 접촉하면, 인체 등에 대전한 정전기가 방전하고, 프린트 회로 기판 상의 전자회로에 유입한다. 이러한 정전기의 방전 현상을 이하에서는 "정전기 노이즈"라고 부른다. 정전기 노이즈는, 집적회로(IC)와 대규모 집적회로(LSI)의 파손 및 오동작을 일으키는 것이 알려져 있다. 이하에서는, 반도체 IC 및 LSI를 총괄해서 IC이라고 칭한다.
정전기 노이즈에 의한 전자기기의 오동작을 검증하는 방법으로서, 정전기 방전 이뮤니티(immunity) 시험이 전자기기의 조립 후에 실시된다. 정전기 방전 이뮤니티 시험에 있어서 오동작이 발생했을 경우, 판금 등의 대책 부품을 추가하는 처치와, 프린트 회로 기판의 레이아웃 설계 단계까지 거슬러 올라가서 부품 레이아웃 및 도체 패턴을 변경하는 처치가 취해진다. 그러나, 판금 등의 대책 부품의 추가는 제품 비용을 증가시키고, 프린트 회로 기판의 레이아웃 설계 단계까지 거슬러 올라가면 개발 기간이 증대한다.
일 국면에 있어서, 프린트 회로 기판의 설계를 지원하는 장치는 상기 프린트 회로 기판 상에 있어서의 회로의 레이아웃을 나타내는 레이아웃 정보를 취득하는 취득부와, 상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판의 접지 패턴과 상기 프린트 회로 기판의 외부의 접지를 전기적으로 접속하는 접속부를 특정하는 특정부와, 상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판 상에 레이아웃된 커넥터에 포함되어 있고, 상기 접지 패턴에 접속되어 있는 핀을 확인하는 확인부와, 상기 핀과 상기 접속부와의 사이의 방전 경로를 판정하는 제1 판정부를 구비하고, 상기 특정부는, 드릴 구멍을 나타내는 정보, 금속 노출 영역을 나타내는 정보, 및 상기 접속부의 특정 범위를 나타내는 정보를 취득하는 취득부와, 상기 프린트 회로 기판상의 상기 드릴 구멍 주위의 상기 접속부의 특정 범위 내에서, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는가의 여부를 판정하는 판정부와, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는 것으로 판정되면 상기 드릴 구멍을 상기 접속부로서 설정하고, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치지 않는 것으로 판정되면 상기 드릴 구멍을 비접속부로서 설정하는 설정부를 포함한다.
상기의 국면에 의하면, 프린트 회로 기판의 설계 단계에 있어서, 정전기 노이즈의 영향의 검증을 가능하게 할 수 있다.
본 발명의 추가의 특징들은 첨부도면을 참조하면서 이하의 예시적인 실시예의 설명으로부터 밝혀질 것이다.
도 1은 설계 지원 처리를 실행하는 컴퓨터 장치의 구성을 설명하는 블럭도이다.
도 2는 설계 지원 처리를 실행하는 지원 프로그램의 기능 구성을 설명하는 블럭도이다.
도 3은 프린트 회로 기판의 레이아웃 정보의 일례를 나타낸다.
도 4는 검증부의 처리를 설명하는 플로차트이다.
도 5는 방전 경로 산출부의 처리를 설명하는 플로차트이다.
도 6 및 도 7은 최단 경로의 결정 방법의 일례를 설명하는 도면이다.
도 8a 및 8b는 판정 결과의 표시 예를 설명하는 도면이다.
도 9는 제2 실시예에 따른 프린트 회로 기판의 레이아웃 정보의 일례를 도시한 도면이다.
도 10은 검증부의 처리를 설명하는 플로차트이다.
도 11은 접속부 특정부의 처리를 설명하는 플로차트이다.
도 12는 드릴 구멍 정보, 금속 노출 정보, 및 접속부의 특정 범위의 관계를 설명하는 도면이다.
도 13은 방전 경로 산출부의 처리를 설명하는 플로차트이다.
도 14는 경로의 취득 방법을 설명하는 도면이다.
도 15는 경로의 다른 취득 방법을 설명하는 도면이다.
도 16은 고주파 교류 성분의 방전 경로의 일례를 도시한 도면이다.
도 17 및 도 18은 고주파 교류 성분의 방전 경로의 다른 일례를 도시한 도면이다.
도 19a 및 도 19b는 판정 결과의 표시 예를 설명하는 도면이다.
도 20은 레이아웃 수정에 있어서의 표시 예를 설명하는 도면이다.
이하, 본 발명에 따른 실시 예의 설계 지원장치 및 그 정보처리를 도면을 참조해서 상세하게 설명한다.
(제1 실시예)
[장치의 구성]
도 1에 나타낸 블럭도를 참조해서 실시 예의 설계 지원 처리를 실행하는 컴퓨터 장치의 구성을 설명한다.
CPU(마이크로프로세서)(101)는, RAM(Random Access Memory)(102)을 워크 메모리로서 이용해서, ROM(Read Only Memory)(103)과 HDD(Hard disk drive)(108) 등의 불휘발성 메모리에 기억되어 있는, 오퍼레이팅 시스템(OS)을 포함하는 각종 프로그램을 실행하고, 시스템 버스(107)를 거쳐서 (후술하는) 각 유닛을 제어한다. HDD(108)에 저장된 각종 프로그램에는, (후술하는) 프린트 회로 기판 설계 지원 프로그램이 포함된다.
범용 인터페이스(I/F)(104)는, 예를 들면 USB(Universal Serial Bus)과 같은 시리얼 버스 인터페이스이며, 마우스 및 키보드 등의 입력 디바이스(111)를 접속하기 위해 이용된다. 비디오 카드(VC)(105)는, 비디오 인터페이스이며, 액정 디바이스(LCD) 등의 모니터(113)를 접속하기 위해 이용된다. 범용 I/F(106)는, 예를 들면 USB 등의 시리얼 버스 인터페이스이며, 예를 들면 프린터(114)와 같은 출력 디바이스를 접속하기 위해 이용된다. 또한, 범용 I/F 104과 106은 하나의 인터페이스와 결합될 수 있다.
CPU(101)는, 모니터(113)에 유저 인터페이스(UI)를 표시한다. 유저는, 입력 디바이스(111)를 조작하여, UI에 대하여 지시와 데이터를 입력한다. CPU(101)는, 입력 디바이스(111)로부터 유저 지시와 데이터를 입력하고, 그들 입력에 따라 프로그램을 실행해서 각종 처리를 행한다.
HDD(108)는, 프린트 회로 기판을 설계하기 위한 CAD(Computer Aided Design) 프로그램, 프린트 회로 기판과 관련된 회로의 레이아웃 정보(이하, 레이아웃 정보), 및 프린트 회로 기판에 설치되는 부품에 관한 정보(이하, 부품정보)를 저장한다. 또한, CPU(101)는, 이들 프로그램 및 정보를, (도면에 나타나 있지 않은) 디스크 드라이브 및 카드 리더(card reader)를 이용해서 각종의 기록 매체로부터 로딩하고, 또는 (도면에 나타나 있지 않은) 네트워크를 통해서 서버 장치로부터 취득하는 것으로, HDD(108)에 저장할 수 있다.
● 레이아웃 정보
레이아웃 정보는, 다음의 정보 등을 포함하지만, 모두가 필수라고는 할 수 없다. 레이아웃 정보는 다음을 포함한다.
- 프린트 회로 기판의 층 구성에 관한 정보;
- 프린트 회로 기판에 실장되는 부품(이하, 실장 부품)의 레퍼런스 지정자(reference designator) 정보;
- 실장 부품의 실장 좌표;
- 실장 부품의 형상;
- 실장 부품 정보(실장 부품의 핀(단자)의 실장 좌표 및 형상, 핀(단자)이 접속되는 도전체부의 형상 및 신호명 등);
- 실장 부품을 특정하는 부품 번호 정보(부품 정보와의 대조용);
- 부품간 배선의 신호명 및 배선 정보(배선 패턴을 구성하는 각 점의 좌표 등);
- 드릴 구멍 정보(드릴 구멍의 좌표 및 형상 등);
- 금속 노출 정보(금속의 노출 영역을 나타내는 각 점의 좌표 등);
- 회로 기판 외형 정보(프린트 회로 기판의 외형을 구성하는 각 점의 좌표 등).
● 부품정보
부품정보는, 다음의 정보 등을 포함하지만, 모두가 필수라고는 할 수 없다. 또한, 부품정보는, 네트워크를 거쳐서 부품 데이터베이스(DB로부터 취득될 수도 있다. 부품번호정보는, 다음을 포함한다.
- 부품 번호 정보(프린트 회로 기판 설계시의 부품에 관한 정보; 부품 고유의 번호를 특정한다);
- 재질정보(부품을 구성하는 재질을 나타낸다);
- 부품명칭정보("커넥터", "저항기", "IC" 등의 명칭);
- 단자정보(전원 핀, 접지 핀, 입출력 핀 등의 단자를 나타낸다).
[지원 프로그램]
도 2에 나타낸 블럭도를 참조해서 이 실시 예의 설계 지원 처리를 실행하는 지원 프로그램의 기능 구성을 설명한다. 지원 프로그램은, 프린트 회로 기판을 설계하기 위한 CAD 프로그램의 일부이며, CPU(101)가 지원 프로그램을 실행하는 경우에 도 2의 기능 구성이 실현된다.
입력부(20)는, 유저가 입력 디바이스(111)를 조작해서 입력한 각종 지시 및 데이터를 검증부(22)에 입력한다. 정보 추출부(21)는, 입력부(20)를 거쳐서 레이아웃 정보와 부품정보의 입력이 지시되면, 지시된 정보를 HDD(108)로부터 판독하고, 판독한 정보를 검증부(22)에 입력한다.
검증부(22)는, 정전기의 방전 경로(이하, 도전 경로라고도 부른다)와, IC 등의 능동부품(능동소자) 및 도체 패턴의 위치 관계를 판정한다. 검증부(22)의 접속부 특정부(221)는, 유저가 입력한 정보에 근거하여 프린트 회로 기판 내부의 접지(내부 접지)와 프린트 회로 기판 외부의 접지(외부 접지)를 전기적으로 접속하는 도전성의 접속 부재가 레이아웃되는 위치(접속부)를 특정한다. 또한, 접속부 특정부(221)는, HDD(108) 또는 외부 DB에 기억된 전자기기의 유닛 정보로부터 접속부를 특정할 수도 있다.
핀 확인부(pin identifying unit)(222)는, 정보 추출부(21)에 의해 입력된 레이아웃 정보와 부품정보에 근거해 내부 접지에 접속되는 커넥터의 도전성 핀(이하, 접지 핀)을 확인한다.
방전 경로 산출부(223)는, 정보 추출부(21)에 의해 입력된 레이아웃 정보, 접속부 특정부(221)가 특정한 접속부, 및 핀 확인부(222)가 확인한 접지 핀을 참조하고, 접속부와 접지 핀 사이의 정전기의 방전 경로를 산출한다.
판정부(224)는, 정보 추출부(21)에 의해 입력된 레이아웃 정보를 참조하여, 방전 경로 산출부(223)가 산출한 방전 경로 내에, 능동부품 또는 도체 패턴이 레이아웃되는지 아닌지를 판정한다. 출력부(23)는, 판정부(224)의 판정 결과를 출력한다. 또한, 판정 결과의 출력에는, 예를 들면 모니터(113)에 판정 결과를 표시하고, HDD(108)의 소정영역에 판정 결과를 기록하는 것 등이 포함된다. 또한, 방전 경로 내에, 능동부품 혹은 도체 패턴이 레이아웃되어 있다고 판정되었을 경우, 출력부(23)는, 모니터(113)에 충고하는 경고 메시지를 표시한다.
이상은, 지원 프로그램이 실현하는 기능의 개요다. 이하에서는, 지원 프로그램이 실행하는 처리의 상세를 설명한다.
● 검증 처리
도 3은 프린트 회로 기판의 레이아웃 정보의 일례를 나타낸다. 도 3에 나타내는 프린트 회로 기판은 설계 도중에 있어, 레이아웃 정보로서는, 접지 전위의 도체 패턴(이하, 접지 패턴) 정보(500), 드릴 구멍 정보(501), 커넥터의 형상 정보(502), 커넥터의 핀을 나타내는 실장 부품 정보(503)가 존재한다. 즉, 도 3에 나타내는 레이아웃 정보는, 프린트 회로 기판에 드릴 구멍, 접지 패턴, 커넥터를 레이아웃한 단계의 레이아웃 정보다. 도 3에 나타내는 레이아웃 정보는, CAD 프로그램에 의해 모니터(113)의 UI에 표시된다.
도 3은, 간단화를 위해서 간단한 부품 레이아웃 및 도체 패턴을 나타낸다. 실제의 프린트 회로 기판은, 고밀도 및 복잡한 부품 레이아웃 및 도체 패턴을 포함하고 있지만, 이하의 설명은 그들을 배제하지 않을 것이다.
이하, 도 3에 나타내는 레이아웃 정보를 참조하여, 도 4에 나타낸 플로차트에 의해 검증부(22)의 처리를 설명한다.
검증부(22)는, 입력부(20)를 거쳐서 검증 처리의 실행 지시를 수신하면, 이벤트의 발생을 판정한다(S301). 검증부(22)는, 유저가 CAD 프로그램에 대하여 지시를 입력(이하, "CAD 조작"이라고 표기한다)하는 경우에, 이벤트가 발생했다고 판정한다. CAD 조작에는, 프린트 회로 기판 상의 레이아웃의 변경이 포함된다. 또한, 레이아웃의 변경은, 드릴 구멍의 레이아웃과, 부품의 레이아웃과, 신호 경로의 배선과, 도체 패턴의 레이아웃과, 드릴 구멍, 부품, 도체 패턴의 레이아웃의 변경과, 배선의 변경 등이 포함된다.
검증부(22)는, 이벤트가 미발생인 경우에는, 처리를 스텝 S310로 진행시키고, 이벤트가 발생한 경우에는, 정보 추출부(21)에 지시해서 레이아웃 정보와 부품정보를 취득한다(S302). 그리고, 검증부(22)는 레이아웃 정보가 변경되었는지 아닌지를 판정한다(S303). 검증부(22)는 레이아웃 정보가 변경되지 않은 경우에는, 처리를 스텝 S310로 진행시킨다. 또한, 레이아웃 정보가 변경되었는지 아닌지를, 예를 들면 레이아웃 정보에 포함되는 변경 이력을 참조해서 판정할 수 있다.
검증부(22)는, 레이아웃 정보가 변경되었을 경우, 접속부 특정부(221)에 지시해서 내부 접지와 외부 접지 사이를 전기적으로 접속하는 접속부를 특정한다 (S304). 접속부 특정부(221)는, 유저가 입력부(20)를 거쳐서 입력한 정보로부터 접속부를 특정한다. 예를 들면, 유저는, 모니터(113) 상의 UI에 표시된 레이아웃 정보(도 3)의 드릴 구멍 정보(501)를 선택해서 접속부를 지정한다. 또는, 접속부 특정부(221)는 HDD(108) 또는 외부 DB에 저장된 전자기기의 유닛 정보에 포함된, 프린트 회로 기판과 금속 유닛(케이싱)을 접속하는 유닛 접속 정보로부터 접속부를 특정한다. 또한, 유닛 접속 정보는, 프린트 회로 기판을 금속 유닛(케이싱)에 고정하는 접속부재인 파스너(fastener)(볼트, 너트, 나사 등을 포함한다)의 종류 및 재질을 드릴 구멍에 대응해서 나타낸다.
다음에, 검증부(22)는, 핀 확인부(222)에 지시해서 레이아웃 정보와 부품정보에 근거해서 내부 접지에 접속되는 커넥터의 핀(접지 핀)을 확인한다(S305). 핀 확인부(222)는, 예를 들면 레이아웃 정보로부터 "커넥터"를 의미하는 레퍼런스 지정자 정보에 대응하는 부품을 추출하고, 해당 커넥터에 접속된 신호로부터 "접지"를 나타내는 신호를 탐색하고, "접지"를 나타내는 신호가 접속된 핀을 접지 핀으로서 확인한다.
또는, 핀 확인부(222)는, 다음 방법에 의해 접지 핀을 확인해도 된다. 즉, 핀 확인부(222)는, "커넥터"를 의미하는, 레이아웃 정보의 레퍼런스 지정자 정보에 대응하는 부품 모두를 추출하고, 또 레이아웃 정보의 부품번호정보에 대응하여, 부품정보의 부품번호정보와 일치하며, 또 부품정보의 재질정보에 대응하여, 금속을 나타내고, 부품명칭정보에 대응하여, "커넥터"를 나타내는 부품을 추출한다. 그리고, 핀 확인부(222)는, 추출한 커넥터의 접지 핀을 확인한다.
다음에, 검증부(22)는, 상세한 것은 후술하지만, 방전 경로 산출부(223)에 지시해서, 특정된 접지 핀과 특정된 접속부 사이의 방전 경로를 산출하고(S306), 판정부(224)에 지시해서 방전 경로가 산출되었는지 아닌지를 판정한다(S307). 만약에 방전 경로가 산출되지 않은 경우에는, 검증부(22)는, 처리를 스텝 S309로 진행시킨다. 또한, 방전 경로가 산출된 경우에는, 검증부(22)는, 판정부(224)에 지시해서 방전 경로 상에 능동부품이나 접지 패턴 이외의 도체 패턴(이하, 비접지 패턴)이 존재하는지 아닌지를 판정한다(S308). 그리고, 그러한 능동부품이나 비접지 패턴이 존재하지 않는 경우에는, 검증부(22)는, 처리를 스텝 S310로 진행시킨다.
검증부(22)는, 방전 경로가 산출되지 않은 경우, 또는, 방전 경로 상에 능동부품이나 비접지 패턴이 존재하는 경우, 출력부(23)에 지시해서 판정 결과를 출력한다(S309). 또한, 검증부(22)는, 방전 경로 상에 능동부품이나 비접지 패턴이 존재하지 않을 경우에도, 그것을 나타내는 판정 결과를 출력해도 된다.
검증부(22)는, 이벤트가 미발생인 경우에, 레이아웃 정보의 변경이 없으면, 방전 경로 상에 능동부품이나 비접지 패턴이 존재하지 않을 경우, 또는 판정 결과를 출력했을 경우, 프린트 회로 기판의 레이아웃 설계가 완료했는지 아닌지를 판정한다(S310). 그리고, 검증부(22)는, 레이아웃 설계가 완료한 경우에는, 처리를 종료하고, 미완료인 경우에는 처리가 스텝 S301로 되돌아가도록 제어한다.
● 방전 경로 산출부
도 5에 나타낸 플로차트를 참조해서 방전 경로 산출부(223)의 처리(S306)를 설명한다.
방전 경로 산출부(223)는, 레이아웃 정보를 참조하여, 접지 핀에 접속하는 신호의 신호명과, 접속부에 전기적으로 접속하는 외부 접지의 신호명을 비교하고, 양쪽 신호명이 동일한지 아닌지를 판정한다(S401). 양쪽 신호명이 동일한 경우에는, 접지 핀과 접속부의 사이의 거리가 가장 짧은 경로(최단 경로)를 결정해서(S402), 처리를 스텝 S407로 진행시킨다.
도 6을 참조해서 최단 경로의 결정 방법의 일례를 설명한다. 예를 들면, 커넥터(502)의 우단의 핀(503)을 접지 핀이라고 하고, 우측 하부의 드릴 구멍(501)을 접속부라고 하면, 우단의 접지 핀(503)의 좌표와 우측 하부의 드릴 구멍(501)의 좌표를 접속하는 선분 504를 최단 경로로서 결정한다.
또한, 예를 들면, 커넥터(502)의 좌단의 핀 503을 접지 핀이라고 하고, 우측 상부의 드릴 구멍(501)을 접속부라고 하면, 좌단의 접지 핀(503)의 좌표와 우측 상부의 드릴 구멍(501)의 좌표를 접속하는 선분을 최단경로로서 결정한다. 또는, 레이아웃 정보의 도체 패턴의 형상을 나타내는 배선 패턴에 근거하여, 좌단의 접지 핀(503)의 좌표와 우측 상부의 드릴 구멍(501)의 좌표를 접속하는 곡선 또는 꺾인 선(505)(접지 핀과 접속부를 연결하는 임피던스가 최소인 경로)을 최단경로로서 결정해도 된다. 또는, 프린트 회로 기판의 연면(沿面;creepage)에 따른 경로를 최단경로서 결정해도 된다.
한편, 예를 들어, 커넥터의 접지 핀과 외부 접지 사이에 임피던스 소자가 레이아웃되어 있는 경우에는, 접지 핀의 신호명과 접지 패턴(500)의 신호명이 서로 다른 경우가 있다. 이 경우, 방전 경로 산출부(223)는, 레이아웃 정보를 참조하여, 접지 핀에 접속하는 신호와 동일한 신호명을 갖는 신호가 접속된 핀(제1 핀)을 갖고, 접지 핀에 가장 가까운 위치에 레이아웃되어 있는 수동부품(수동 소자)을 추출한다(S403). 그리고, 방전 경로 산출부(223)는, 레이아웃 정보를 참조해 해당 부품의 제1 핀과는 다른 핀(제2 핀)에 접속된 신호의 신호명과, 접속부에 전기적으로 접속된 내부 접지의 신호명을 비교하고, 양쪽 신호명이 동일한지 아닌지를 판정한다(S404).
방전 경로 산출부(223)는, 만약 제2 핀의 신호명과 접속부에 전기적으로 접속된 내부 접지의 신호명이 일치하지 않는 경우에는, 방전 경로의 산출 에러로서 처리를 종료한다. 또한, 방전 경로 산출부(223)는, 이들 신호명이 일치하는 경우에는, 스텝 S402와 마찬가지로, 접지 핀과 제1 핀의 최단 경로를 결정하고(S405), 제2 핀과 접속부의 최단경로를 결정한다(S406). 이렇게, 정전기의 방전 전류의 직류성분 및 저주파 교류 성분의 방전 경로는, 프린트 회로 기판의 도체 이외의 부분을 피해서 형성된다.
도 7을 참조해서 최단경로의 결정 방법의 일례를 설명한다. 예를 들면, 커넥터(502)의 우단의 핀(503)을 접지 핀이라고 하고, 좌측 하부의 드릴 구멍(501)을 접속부라고 하며, 부품 506을 스텝 S403에서 추출된 수동부품이라고 하면, 선분 507과 508이 최단경로로서 결정된다. 물론, 배선 패턴에 근거하여, 임피던스가 최소인 경로를 최단경로 509와 510으로서 결정해도 된다. 또한, 도 7은 접지 핀이 접속되는 도체 패턴과 접지 패턴(500)을 접속하는 수동부품(506) 한 개만의 경우를 나타냈다. 방전 경로 산출부(223)는, 복수의 수동부품을 경유하는 경로를 산출할 수도 있고, 복수의 경로를 산출해도 된다.
다음에, 방전 경로 산출부(223)는, 결정한 최단경로를 직류성분 및 저주파 교류 성분의 방전 경로("직류/저주파의 방전 경로"라고 부르는 경우가 있다)로서 나타내는 정보를 RAM(102) 등의 메모리의 소정영역에 저장하고(S407), 처리를 종료한다. 또한, 방전 경로는, 폭을 갖지 않는 선분이나 원호 등의 패턴으로 표현되어도 되고, 폭을 갖는 선분이나 원호 등의 패턴으로 표현되어도 된다.
● 판정부
판정부(224)에 의한 방전 경로 상의 부품/도체 패턴의 존재의 판정 처리(S308)는, 레이아웃 정보를 참조하여, 예를 들면 방전 경로와, 실장 부품의 형상이 나타내는 부품의 외형이 겹치는지 아닌지와, 방전 경로와 비접지 패턴이 서로 겹치는지 아닌지를 체크하는 것에 의해 행해진다. 예를 들면, 이 판정 처리는 도 7에 나타내는 레이아웃에 있어서는, 방전 경로 508(또는 510)와 능동부품(511)의 외형이 겹치는지 아닌지와, 방전 경로 507(또는 509)과 도체 패턴(512)의 어느 하나가 겹치는지 아닌지를 체크하는 것에 의해 달성된다.
● 판정 결과의 표시
도 8a 및 도 8b를 참조해서 판정 결과의 표시 예를 설명한다. 출력부(23)는, 도 7에 나타나 있는 바와 같이 방전 경로 상에 능동부품이나 비접지 패턴이 존재할 경우, 도 8a에 나타낸 표시 내용을 출력한다. 즉, 출력부(23)는 프린트 회로 기판의 레이아웃 화면 상에, 방전 경로 507과 508을 표시하고, 방전 경로 상에 존재하는 능동부품(511)과 도체 패턴(512)을 유저가 시인 가능하게 표시한다.
또한, 도 8b에 나타나 있는 바와 같은 표 형식의 판정 결과를 표시해도 된다. 도 8b는, 접지 핀을 갖는 커넥터 CN001에 대해서, 방전 경로 상에 존재하는 능동부품(판정 NG의 부품), 도체 패턴의 신호명(판정 NG의 신호명), 방전 경로 내의 도체 패턴의 배선길이를 표시한 예를 나타낸다. 물론, 유저가 표시된 결과를 클릭해서 판정 NG의 부품이나 신호명을 선택했을 경우, 레이아웃 화면 위에 선택된 부품이나 신호명에 대응하는 도체 패턴이, 하이라이트 표시, 줌 업 표시, 혹은 팝업 표시를 사용해서 시인 가능하게 표시된다.
출력부(23)는, 방전 경로가 산출되지 않은 경우에는, "방전 경로의 산출 에러"를 나타내는 메시지를 표시하고, 상기의 판정 결과를 표시하기 위한 정보를 예를 들면 RAM(102)이나 HDD(108) 등의 메모리의 소정영역에 저장한다.
이렇게, 정전기 노이즈에 의한 정전기의 방전 경로와, 방전 경로 위에 존재하는 능동부품 및 도체 패턴을 가시화할 수 있다. 따라서, 유저는, 프린트 회로 기판의 설계 단계에 있어서, 방전 경로를 인식할 수 있고, 방전 경로 상에의 부품 레이아웃 및 방전 경로 상에의 도체 패턴의 배선을 회피해서 레이아웃 설계를 취득할 수 있다. 즉, 커넥터를 거쳐서 유입하는 정전기 노이즈의 영향을 받기 어려운 프린트 회로 기판 상의 부품 레이아웃 및 배선 처리를 행하기 위한 설계 지원장치를 제공할 수 있다.
예를 들면, 도 8a에 나타내는 능동부품(511)은, 방전 경로 상에 레이아웃되어 있다. 유저는, 표시된 결과를 참조해서, 능동부품(511)을 방전경로로부터 옮기도록 레이아웃을 변경한다. 또한, 방전 경로는, 접속부와 접지 핀의 상대적인 위치 관계에 의존하기 때문에, 유저는 접속부와 접지 핀의 위치를 변경해서 능동부품(511)으로부터 방전 경로를 옮기도록 레이아웃을 변경해도 된다.
(제2 실시예)
이하, 본 발명에 따른 제2 실시예의 설계 지원 처리를 설명한다. 또한, 제2 실시예에 있어서, 제1 실시예와 동일한 구성에 대해서는, 동일한 부호를 부착하고, 그 상세 설명을 생략한다.
제1 실시예에 있어서는, 설계 중의 프린트 회로 기판의 레이아웃에 대해서, 정전기 노이즈의 영향을 검증하는 설계 지원 처리를 설명했다. 제2 실시예에 있어서는, 설계 후의 프린트 회로 기판의 레이아웃에 대해서, 정전기 노이즈의 영향을 검증하는 설계 지원 처리를 설명한다.
제2 실시예에 있어서, 입력부(20)는, 유저가 입력 디바이스(111)를 조작해서 입력한 각종 지시와 데이터뿐 아니라, 유저가 입력 디바이스(111)를 조작해서 입력한 검증 처리의 조건에 관한 정보(이하, 검증 조건)를 검증부(22)에 입력할 수 있다. 입력된 검증 조건에 근거하여, 접속부 특정부(221)는 접속부를 특정하고, 핀 확인부(222)는 접지 핀을 확인하며, 방전 경로 산출부(223)는 방전 경로를 산출한다.
● 검증 처리
도 9는 프린트 회로 기판의 레이아웃 정보의 일례를 나타낸다. 도 9에 나타내는 프린트 회로 기판은 부품과 도체 패턴의 레이아웃 처리가 종료한 상태에 있다. 즉, 레이아웃 정보로서, 접지 패턴 정보(500), 드릴 구멍 정보(501), 커넥터의 형상정보(502), 커넥터의 핀을 나타내는 실장 부품 정보(503), 부품의 형상 정보 506과 511, 및 도체 패턴의 배선 정보(512)가 존재한다. 또한, 부품 511은 IC(능동부품)이고, 부품 506은 수동부품이며, 도체 패턴(512)은 커넥터(502)의 핀과 IC(511)의 핀을 접속하는 배선이다. 또한, 도 9에 나타내는 레이아웃 정보는, CAD 프로그램에 의해 모니터(113) 상의 UI에 표시된다.
이하, 도 9에 나타내는 레이아웃 정보를 참조하여, 도 10의 플로차트에 의해 검증부(22)의 처리를 설명한다.
검증부(22)는, 입력부(20)를 거쳐서 검증 처리의 실행이 지시되면, 검증 조건을 입력한다(S501). 검증 조건은, 검증 대상의 커넥터의 레퍼런스 지정자, 특정 번호 정보 등을 나타내는 정보와, 접속부를 특정하기 위한 정보 등을 포함한다. 한층 더, 검증 조건은, 방전 경로를 산출할 때의, 방전 경로의 폭, 프린트 회로 기판의 단부로부터의 소망하는 검증 범위, 방전 경로 상에 존재하는 도체 패턴을 판정 NG로 하는 경우의 도체 패턴의 길이(배선 금지 길이) 등을 포함해도 된다.
다음에, 검증부(22)는, 제1 실시예의 스텝 S302와 마찬가지로, 정보 추출부(21)에 지시해서 레이아웃 정보와 부품정보를 취득한다(S502). 그리고, 상세한 것은 후술하지만, 검증부(22)는 접속부 특정부(221)에 지시해서, 레이아웃 정보와 검증 조건에 근거해 내부 접지와 외부 접지 사이를 전기적으로 접속하는 접속부를 특정한다(S503). 계속해서, 검증부(22)는, 검증 조건이 나타내는 검증 대상의 커넥터에 대해서, 제1 실시예의 스텝 S305와 마찬가지로, 핀 확인부(222)에 지시해서 접지 핀을 확인한다(S504).
다음에, 검증부(22)는, 상세한 것은 후술하지만, 방전 경로 산출부(223)에 지시해서, 특정된 접지 핀과 특정된 접속부 사이의 방전 경로를 산출하고(S505), 판정부(224)에 지시해서, 방전 경로가 산출되었는지 아닌지를 판정한다(S506). 만약에 방전 경로가 산출되지 않은 경우에는, 검증부(22)는, 처리를 스텝 S508로 진행시킨다. 또한, 방전 경로가 산출된 경우에는, 검증부(22)는, 제1 실시예의 스텝 S308와 마찬가지로, 판정부(224)에 지시해서, 방전 경로 상에 능동부품이나 접지 패턴 이외의 도체 패턴(비접지 패턴)이 존재하는지 아닌지를 판정한다(S507). 그리고, 검증부(22)는, 그러한 능동부품이나 비접지 패턴이 존재하지 않는 경우에는, 처리를 종료한다.
검증부(22)는, 방전 경로가 산출되지 않았을 경우, 또는, 방전 경로 상에 능동부품이나 비접지 패턴이 존재할 경우, 제1 실시예의 스텝 S309와 마찬가지로, 출력부(23)에 지시해서 판정 결과를 출력하고(S508), 처리를 종료한다. 또한, 검증부(22)는, 방전 경로 상에 능동부품이나 비접지 패턴이 존재하지 않을 경우에도, 그것을 나타내는 판정 결과를 출력해도 된다.
●접속부 특정부
도 11의 플로차트를 참조해서 접속부 특정부(221)의 처리(S503)를 설명한다.
접속부 특정부(221)는, 레이아웃 정보로부터 드릴 구멍 정보를 취득하고(S601), 레이아웃 정보로부터 금속 노출 정보를 취득하며(S602), 검증 조건으로서 유저가 입력한 접속부의 특정 범위를 취득한다(S603).
도 12를 참조해서 드릴 구멍 정보, 금속 노출 정보, 접속부의 특정 범위의 관계를 설명한다. 도 12는, 드릴 구멍 정보(1300), 금속 노출 영역(1301), 접속부의 특정 범위(1302), 및, 접지 패턴(1303)을 나타낸다. 접속부 특정부(221)는, 접속부의 특정 범위(1302)에 금속 노출 영역(1301)이 존재하는지 아닌지를 판정하고(S604), 접속부의 특정 범위(1302)에 금속 노출 영역(1301)이 존재하지 않는 경우에는, 처리를 스텝 S608로 진행시킨다.
도 12는, 드릴 구멍의 중심으로부터 유저가 지정하는 반경의 원 내부를 접속부의 특정 범위(1302)로서 정의하는 예를 나타낸다. 그렇지만, 접속부의 특정 범위(1302)의 형상은 임의이다. 즉, 접속부 특정부(221)는, 접속부의 특정 범위(1302)의 형상을 나타내는 직선이나 원호 등의 패턴의 각 점의 좌표 및 각도(이하, 구성요소)와, 금속 노출 영역(1301)의 형상의 구성요소가 패턴으로서 겹치는지 아닌지 체크함으로써, 스텝 S604의 판정 처리를 행한다.
접속부의 특정 범위(1302)에 금속노출 영역(1301)이 포함될 경우, 접속부 특정부(221)는, 레이아웃 정보를 참조하여, 금속 노출 영역(1301)과 같은 층의 접지 패턴(1303)의 정보를 취득한다(S605). 그리고, 접속부 특정부(221)는, 접속부의 특정 범위(1302)에 존재하는 금속 노출 영역(1301)과, 접지 패턴(1303)이 전기적으로 접속되는지 아닌지를 판정한다(S606). 접속부 특정부(221)는, 양자가 전기적으로 접속되지 않은 경우에는, 처리를 스텝 S608로 진행시킨다.
접속부 특정부(221)는, 접지 패턴(1303)의 형상의 구성요소와, 금속 노출 영역(1301)의 형상의 구성요소가 패턴으로서 겹치는지 아닌지를 체크하는 것에 의해, 금속 노출 영역(1301)과 접지 패턴(1303) 간의 접속을 판정한다. 양자가 접속될 경우, 접속부 특정부(221)는, 접속부의 특정 범위(1302)에 존재하는 금속 노출 영역(1301)에 대응하는 드릴 구멍을 접속부로서 설정해(S607), 처리를 종료한다.
접속부의 특정 범위(1302)에 금속 노출 영역이 존재하지 않거나 또는, 금속노출 영역(1301)과 접지 패턴(1303)이 비접속인 경우, 접속부 특정부(221)는, 취득한 드릴 구멍 정보가 나타내는 드릴 구멍을 비접속부로서 설정하고(S608), 처리를 종료한다.
● 방전 경로 산출부
도 13의 플로차트를 참조해서 방전 경로 산출부(223)의 처리(S505)를 설명한다. 또한, 스텝 S401로부터 S407까지의 처리는 제1 실시예와 같아서, 그 상세 설명을 생략한다. 다만, 스텝 S407에 있어서, 방전 경로 산출부(223)는, 결정한 최단경로를, 검증 조건에서 설정된 경로 폭을 갖는 직류성분 및 저주파 교류 성분의 방전 경로로서 나타내는 정보를, RAM(102) 등의 메모리의 소정영역에 저장한다. 또한, 방전 경로 산출부(223)는, 스텝 S404에 있어서, 방전 경로의 산출 에러가 발생한 경우에는, 처리를 스텝 S411로 진행시킨다.
방전 경로 산출부(223)는, 접지 핀으로부터 기판 단부를 따라 연장하는 2방향에 대해서, 접지 핀으로부터 접속부까지의 경로를 취득한다(S411). 도 14를 참조해서 경로의 취득 방법을 설명한다. 예를 들면, 접지 핀 503a와 503b이 이용가능한 경우, 접지 핀 503a와 접지 핀 503a에 가장 가까운 기판 단부를 연결하는 선분, 접속부 501a와 접속부 501a에 가장 가까운 기판 단부를 연결하는 선분, 두 개의 기판 단부를 연결하는 선분의 조합을 경로 521로서 취득한다. 마찬가지로, 접지 핀 503b과 접지 핀 503b에 가장 가까운 기판 단부를 연결하는 선분, 접속부 501b과 접속부 501b에 가장 가까운 기판 단부를 연결하는 선분, 두 개의 기판 단부를 연결하는 선분의 조합을 경로 522로서 취득한다.
도 15를 참조해서 경로의 다른 취득 방법을 설명한다. 예를 들면, 커넥터(502)의 중심과, 해당 중심에 가장 가까운 기판 단부를 연결하는 선분, 접속부 501a와 접속부 501a에 가장 가까운 기판 단부를 연결하는 선분, 두 개의 기판 단부를 연결하는 선분의 조합을 경로 523으로서 취득한다. 마찬가지로, 커넥터(502)의 중심과 해당 중심에 가장 가까운 기판 단부를 연결하는 선분, 접속부 501b과 접속부 501b에 가장 가까운 기판 단부를 연결하는 선분, 두 개의 기판 단부를 연결하는 선분의 조합을 경로 524로서 취득한다.
또한, 기판 단부를 경로로서 취득하는 예를 설명했다. 또, 배선 영역 등의 회로 기판의 외형에 따른 영역의 엣지를 경로로서 취득해도 된다.
다음에, 방전 경로 산출부(223)는, 경로, 즉 취득한 경로를 따라 연장하고 검증 조건에서 설정된 기판 단부로부터의 범위를 포함하는 영역을, 고주파 교류 성분의 방전 경로로서 나타내는 정보를, RAM(102) 등의 메모리의 소정영역에 저정하고(S412), 처리를 종료한다. 또한, 고주파 교류 성분의 방전 경로를 "고주파의 방전 경로"라고 부르는 경우가 있다. 이렇게, 정전기의 방전 전류의 고주파 교류 성분의 방전 경로는, 프린트 회로 기판 단부의 도전체 상에 형성되어, 슬릿을 가로질러 형성된다.
도 16은 고주파 교류 성분의 방전 경로의 일례를 나타낸다. 도 16에 나타나 있는 바와 같이, 취득한 경로를, 검증 조건에서 설정된 기판단으로부터의 범위까지, 즉 기판의 내측까지 연장한 영역(530)이 고주파 교류 성분의 방전 경로이다.
도 17은 고주파 교류 성분의 방전 경로의 다른 일례를 나타낸다. 도 17에 나타나 있는 바와 같이, 취득한 경로를, 예를 들면 검증 조건에서 설정된 기판단으로부터의 범위까지 연장하고, 연장 후의 영역의 프린트 회로 기판 내의 정점을 둥글게 한 영역 531을 고주파 교류 성분의 방전 경로로서 설정해도 된다. 한층 더, 커넥터(502)의 주위에 관해서는 광범위에 걸쳐 검증을 행하기 위해서, 커넥터(502)의 면적(기판면을 점유하는 면적)에 소정의 계수를 곱한 영역 532를 방전 경로에 부가해도 된다. 즉, 영역 531과 532를 합성한 패턴이 나타내는 영역을 방전 경로로서 설정해도 된다.
도 18은 고주파 교류 성분의 방전 경로의 다른 일례를 나타낸다. 도 18에 파선으로 나타나 있는 바와 같이, 접지 핀으로부터 최단의 접속부까지의 경로는 방전 경로에 한정하지 않지만, 접지 핀으로부터, 최단의 접속부를 통해서, 두 번째의 최단 접속부까지의 경로를 방전 경로로서 설정해도 된다.
● 판정 결과의 표시
도 19a 및 19b를 참조해서 판정 결과의 표시 예를 설명한다. 출력부(23)는, 예를 들면 도 16에 나타나 있는 바와 같이, 방전 경로 상에 능동부품이나 비접지 패턴이 존재할 경우, 판정 결과로서 도 19a에 나타내는 표시 내용을 출력한다. 즉, 출력부(23)는 프린트 회로 기판의 레이아웃 화면 상에 방전 경로 530을 표시하고, 방전 경로 530 상에 존재하는 능동부품(703)과 도체 패턴(704)을 유저가 시인 가능하게 표시한다.
또한, 도 19b에 나타나 있는 바와 같은 표 형식의 판정 결과를 표시해도 된다. 도 19b는, 접지 핀을 갖는 커넥터 CN001에 대해서, 방전 경로 상에 존재하는 능동부품(판정 NG의 부품), 도체 패턴의 신호명(판정 NG의 신호명), 방전 경로 내의 도체 패턴의 배선길이를 표시한 예다. 물론, 유저가 표시된 결과를 클릭해서 판정 NG의 부품이나 신호명을 선택했을 경우, 레이아웃 화면 상에, 선택된 부품이나 선택된 신호명에 대응하는 도체 패턴이, 하이라이트 표시, 줌 업 표시, 팝업 표시를 사용해서 시인 가능하게 표시된다.
출력부(23)는, 방전 경로가 산출되지 않은 경우에, "방전 경로의 산출 에러"를 나타내는 메시지를 표시하고, 상기의 판정 결과를 표시하기 위한 정보를 예를 들면 RAM(102)이나 HDD(108) 등의 메모리의 소정영역에 저장한다.
●레이아웃의 수정
도 20을 참조해서 레이아웃의 수정에 있어서의 표시 예를 설명한다. 도 20은, 예를 들면 유저가 도 19a 및 19b에 나타낸 판정 결과를 참조해서 도체 패턴 704a의 배선을 수정하고 있는 상황을 나타내고 있다.
검증부(22)는, 유저가 배선한 도체 패턴 704a의 길이에 관한 정보를 실시간으로 윈도우(705) 상에 표시한다. 윈도우(705) 상에 표시되는 바(bar)는, 도체 패턴 704a의 길이가 검증 조건으로서 설정된 배선 금지 길이보다 짧으면, "OK" 영역으로 들어가고, 도체 패턴 704a의 길이가 배선 금지 길이를 초과하면 "NG" 영역에 들어간다.
이렇게, 정전기 노이즈에 의한 정전기의 방전 경로와, 방전 경로 상에 존재하는 능동부품 및 도체 패턴을 가시화할 수 있다. 따라서, 유저는, 프린트 회로 기판의 설계 완료 후, 방전 경로를 인식할 수 있고, 방전 경로 상에 레이아웃된 능동부품과, 방전 경로 상에 배선된 도체 패턴을 수정할 수 있다.
예를 들면, 도 19a에 나타내는 능동부품(703)은, 방전 경로 상에 레이아웃되어 있다. 유저는, 표시된 결과를 참고해서, 능동부품(703)을 방전 경로로부터 옮기도록 레이아웃을 수정하다. 또한, 각 방전 경로는, 접속부와 접지 핀의 상대적인 위치 관계에 의존하기 때문에, 유저는 접속부와 접지 핀의 위치를 변경해서, 능동부품(703)으로부터 방전 경로를 옮기도록 레이아웃을 수정해도 된다.
본 발명의 국면들은, 상술한 실시예(들)의 기능들을 행하도록 메모리 디바이스 상에 기록된 프로그램을 판독 및 실행하는 시스템 또는 장치의 컴퓨터(또는 CPU 혹은 MPU와 같은 디바이스)에 의해서도 실현될 수 있고, 또 예를 들면 상술한 실시예의 기능을 행하도록 메모리 디바이스 상에 기록된 프로그램을 판독 및 실행함으로써 시스템 또는 장치의 컴퓨터에 의해 행해지는 방법의 스텝들에 의해 실현될 수 있다. 이 목적을 위해서, 이 프로그램을, 예를 들면 메모리 디바이스(예를 들면, 컴퓨터 판독가능한 매체)로서 기능을 하는 다양한 형태의 기록매체로부터 또는 네트워크를 통해서 컴퓨터에 제공한다.
본 발명은 예시적인 실시 예를 참조하면서 설명되었지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.

Claims (10)

  1. 프린트 회로 기판의 설계를 지원하는 장치로서,
    상기 프린트 회로 기판 상에 있어서의 회로의 레이아웃을 나타내는 레이아웃 정보를 취득하는 취득부와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판의 접지 패턴과 상기 프린트 회로 기판의 외부의 접지를 전기적으로 접속하는 접속부를 특정하는 특정부와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판 상에 레이아웃된 커넥터에 포함되어 있고, 상기 접지 패턴에 접속되어 있는 핀을 확인하는 확인부와,
    상기 핀과 상기 접속부와의 사이의 방전 경로를 판정하는 제1 판정부를 구비하고,
    상기 특정부는, 드릴 구멍을 나타내는 정보, 금속 노출 영역을 나타내는 정보, 및 상기 접속부의 특정 범위를 나타내는 정보를 취득하는 취득부와,
    상기 프린트 회로 기판상의 상기 드릴 구멍 주위의 상기 접속부의 특정 범위 내에서, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는가의 여부를 판정하는 판정부와,
    상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는 것으로 판정되면 상기 드릴 구멍을 상기 접속부로서 설정하고, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치지 않는 것으로 판정되면 상기 드릴 구멍을 비접속부로서 설정하는 설정부를 포함하는, 설계 지원장치.
  2. 제 1 항에 있어서,
    상기 레이아웃 정보를 참조하여, 상기 판정된 방전 경로 상에 능동소자와 상기 접지 패턴 이외의 도체 패턴이 존재하는지 아닌지를 판정하는 제2 판정부와,
    상기 제2 판정부의 판정 결과를 출력하는 출력부를 더 구비하는, 설계 지원장치.
  3. 제 2 항에 있어서,
    상기 출력부는, 상기 방전 경로 상에 상기 능동소자 또는 상기 도체 패턴이 존재하는 경우, 그에 상응하게 경고하는 경고 메시지를 출력하는, 설계 지원장치.
  4. 제 2 항에 있어서,
    상기 출력부는, 상기 방전 경로를 모니터 상에 표시하는, 설계 지원장치.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제1 판정부는, 상기 접지 패턴에 접속된 핀의 신호명과, 상기 접지 패턴의 신호명을 비교하고, 상기 두 개의 신호명이 일치하는 경우에 상기 핀과 상기 접속부 사이의 최단 경로를 상기 방전 경로라고 판정하거나, 혹은 상기 두 개의 신호명이 일치하지 않는 경우에는 상기 핀과 상기 접지 패턴을 전기적으로 접속하는 수동 소자를 추출하며, 상기 핀으로부터 상기 수동 소자를 통해서 상기 접속부까지 연장되는 경로를 상기 방전 경로라고 판정하는, 설계 지원장치.
  8. 제 1 항에 있어서,
    상기 제1 판정부는 상기 접지 패턴에 접속된 핀으로부터 상기 프린트 회로 기판의 단부를 따라 상기 접속부까지 연장되는 경로를 상기 방전 경로라고 판정하는, 설계 지원장치.
  9. 프린트 회로 기판의 설계를 지원하는 방법으로서,
    상기 프린트 회로 기판 상에 있어서의 회로의 레이아웃을 나타내는 레이아웃 정보를 취득하는 단계와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판의 접지 패턴과 상기 프린트 회로 기판의 외부의 접지를 전기적으로 접속하는 접속부를 특정하는 단계와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판 상에 레이아웃된 커넥터에 포함되어 있고, 상기 접지 패턴에 접속되어 있는 핀을 확인하는 단계와,
    상기 핀과 상기 접속부와의 사이의 방전 경로를 판정하는 단계를 포함하고,
    상기 특정하는 단계는, 드릴 구멍을 나타내는 정보, 금속 노출 영역을 나타내는 정보, 및 상기 접속부의 특정 범위를 나타내는 정보를 취득하는 단계와,
    상기 프린트 회로 기판상의 상기 드릴 구멍 주위의 상기 접속부의 특정 범위 내에서, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는가의 여부를 판정하는 단계와,
    상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는 것으로 판정되면 상기 드릴 구멍을 상기 접속부로서 설정하는 단계와,
    상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치지 않는 것으로 판정되면 상기 드릴 구멍을 비접속부로서 설정하는 단계를 포함하는, 설계 지원방법.
  10. 프린트 회로 기판의 설계를 지원하는 방법을 컴퓨터에 실행시키는 컴퓨터 실행가능한 프로그램을 기억하는 컴퓨터 판독가능한 매체로서, 상기 방법은,
    상기 프린트 회로 기판 상에 있어서의 회로의 레이아웃을 나타내는 레이아웃 정보를 취득하는 단계와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판의 접지 패턴과 상기 프린트 회로 기판의 외부의 접지를 전기적으로 접속하는 접속부를 특정하는 단계와,
    상기 레이아웃 정보를 참조하여, 상기 프린트 회로 기판 상에 레이아웃된 커넥터에 포함되어 있고, 상기 접지 패턴에 접속되어 있는 핀을 확인하는 단계와,
    상기 핀과 상기 접속부와의 사이의 방전 경로를 판정하는 단계를 포함하고,
    상기 특정하는 단계는, 드릴 구멍을 나타내는 정보, 금속 노출 영역을 나타내는 정보, 및 상기 접속부의 특정 범위를 나타내는 정보를 취득하는 단계와,
    상기 프린트 회로 기판상의 상기 드릴 구멍 주위의 상기 접속부의 특정 범위 내에서, 상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는가의 여부를 판정하는 단계와,
    상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치는 것으로 판정되면 상기 드릴 구멍을 상기 접속부로서 설정하는 단계와,
    상기 금속 노출 영역과 상기 접지 패턴이 서로 겹치지 않는 것으로 판정되면 상기 드릴 구멍을 비접속부로서 설정하는 단계를 포함하는, 컴퓨터 판독가능한 매체.
KR1020110137932A 2010-12-20 2011-12-20 설계 지원장치, 설계 지원방법 및 기억매체 KR101518771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010283735A JP5725840B2 (ja) 2010-12-20 2010-12-20 設計支援装置およびその情報処理方法
JPJP-P-2010-283735 2010-12-20

Publications (2)

Publication Number Publication Date
KR20120069591A KR20120069591A (ko) 2012-06-28
KR101518771B1 true KR101518771B1 (ko) 2015-05-11

Family

ID=46236194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110137932A KR101518771B1 (ko) 2010-12-20 2011-12-20 설계 지원장치, 설계 지원방법 및 기억매체

Country Status (3)

Country Link
US (1) US8683422B2 (ko)
JP (1) JP5725840B2 (ko)
KR (1) KR101518771B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855337A (zh) * 2011-06-27 2013-01-02 鸿富锦精密工业(深圳)有限公司 自动化布线检查系统及方法
JP5943593B2 (ja) 2011-12-02 2016-07-05 キヤノン株式会社 設計支援装置およびその情報処理方法
JP6342213B2 (ja) * 2014-05-13 2018-06-13 株式会社日立製作所 絶縁距離チェック装置
US9633163B1 (en) * 2015-01-05 2017-04-25 Cadence Design Systems, Inc. System and method for displaying routing options in an electronic design
JP6536277B2 (ja) * 2015-08-12 2019-07-03 富士通株式会社 静電気放電検証プログラム、情報処理装置、及び静電気放電検証方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054648A (ja) 2007-08-23 2009-03-12 Toshiba Corp 検査装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336202A2 (de) * 2000-02-18 2003-08-20 Robert Bosch Gmbh Einrichtung zum schutz eines auf einem trägersubstrat angeordneten elektrischen und/oder elektronischen bauteils vor elektrostatischen entladungen
GB2400462A (en) * 2003-04-08 2004-10-13 Zarlink Semiconductor Ltd Testing Circuit designs for satisfactory electrostatic discharge protection
JP2005235592A (ja) 2004-02-19 2005-09-02 Olympus Corp コネクタ装置及びカメラ及び携帯型情報機器
US8247845B2 (en) * 2008-01-28 2012-08-21 Infineon Technologies Ag Electrostatic discharge (ESD) protection circuit placement in semiconductor devices
JP2009276905A (ja) * 2008-05-13 2009-11-26 Nec Electronics Corp レイアウト検証装置、レイアウト検証方法、及びプログラム
JP2011018746A (ja) 2009-07-08 2011-01-27 Canon Inc 電子機器
JP5477244B2 (ja) * 2010-09-29 2014-04-23 富士通株式会社 プリント基板設計支援装置、方法及びプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054648A (ja) 2007-08-23 2009-03-12 Toshiba Corp 検査装置

Also Published As

Publication number Publication date
JP2012133491A (ja) 2012-07-12
KR20120069591A (ko) 2012-06-28
JP5725840B2 (ja) 2015-05-27
US20120159411A1 (en) 2012-06-21
US8683422B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
US9075949B2 (en) Supporting design of electronic equipment
KR101518771B1 (ko) 설계 지원장치, 설계 지원방법 및 기억매체
JP4612543B2 (ja) プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム
US7281232B1 (en) Method and apparatus for automatically checking circuit layout routing
US6769102B2 (en) Verifying proximity of ground metal to signal traces in an integrated circuit
US8479140B2 (en) Automatically creating vias in a circuit design
US8832637B2 (en) Support apparatus and information processing method thereof
US20150324507A1 (en) Printed circuit board design verification system, printed circuit board design verification method, and recording medium
JP4633666B2 (ja) 基板設計支援装置及び基板設計支援プログラム
US9342649B2 (en) Rule check system, method, and non-transitory computer readable medium storing presentation program
JP4651284B2 (ja) プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
US20090083687A1 (en) Printed circuit board design support method and apparatus
JP5477244B2 (ja) プリント基板設計支援装置、方法及びプログラム
JP2000020573A (ja) プリント基板配線処理システム及び方法
JP2004252743A (ja) 多層配線基板の設計装置、その設計方法及び記録媒体
JP2007328465A (ja) プリント基板の配線構造チェックシステム及び配線構造チェック方法
JP2004192618A (ja) レイアウトチェックシステム
JP4312796B2 (ja) プリント基板の電源分離チェック装置および方法
JP2001067390A (ja) プリント基板設計装置
JPH10326300A (ja) 配線板設計装置
JP2011133990A (ja) プリント配線板の電圧降下算定装置、算定方法、及び算定プログラム
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JP2006039909A (ja) 電気配線板設計支援装置及びデザインルールチェック装置
JP2021060803A (ja) 電気特性演算装置及び電気特性演算プログラム
JP2006172370A (ja) 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 5