JP2006172370A - 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム - Google Patents
干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム Download PDFInfo
- Publication number
- JP2006172370A JP2006172370A JP2004367457A JP2004367457A JP2006172370A JP 2006172370 A JP2006172370 A JP 2006172370A JP 2004367457 A JP2004367457 A JP 2004367457A JP 2004367457 A JP2004367457 A JP 2004367457A JP 2006172370 A JP2006172370 A JP 2006172370A
- Authority
- JP
- Japan
- Prior art keywords
- area
- wiring
- check
- interference
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 基板のレイアウト設計時に干渉チェックを行えるようにし、回路設計時には干渉チェックのための入力の手間を必要としない干渉ノイズチェック装置を提供することにある。
【解決手段】 レイアウト設計された基板に対して、任意の領域を指定する領域指定手段3と、この領域指定手段3により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段4と、この配線抽出手段4により抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段7とを備えたことを特徴としている。
【選択図】 図1
【解決手段】 レイアウト設計された基板に対して、任意の領域を指定する領域指定手段3と、この領域指定手段3により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段4と、この配線抽出手段4により抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段7とを備えたことを特徴としている。
【選択図】 図1
Description
本発明は、アナログ回路/デジタル回路混在のプリント基板のレイアウト検証(干渉ノイズチェック)の際にEMC(Electro Magnetic Compatibility)的に問題となりやすい配線を抽出する機能を有する干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラムに関する。
従来のプリント基板において、アナログ回路とデジタル回路とが混在する場合のレイアウト設計では、レイアウト設計が終了した後で、作業者が、レイアウト図からノイズ源となる配線(デジタル配線)またはノイズ非耐性配線(アナログ配線)を探し出し、これらのノイズ源となる配線またはノイズ非耐性配線をレイアウト図上でトレースしている。
そして、隣接もしくは交差する配線について、これらの配線が、ノイズ源となる配線、ノイズ非耐性配線またはノイズ耐性配線のいずれかを作業者がチェックし、デジタル配線とアナログ配線とが適正に分離されているかの検証が行われていた。
そして、デジタル配線とアナログ配線とが適正に分離されていない場合は、デジタル配線とアナログ配線とが適正に分離されるように、レイアウト図のレイアウト変更を行なっていた。
また、半導体デバイスの設計において、ノイズ源となる配線とノイズ非耐性配線とを回路図上で指定し、識別表示手段は、ノイズ源となる配線とノイズ非耐性配線との間の寄生容量が抽出されると、寄生容量が規定値を超える配線対を、回路図およびレイアウト図上で識別表示させるようにして、アナログ回路とデジタル回路とが混在する半導体回路のレイアウト検証を効率化する手法が提案されている(例えば、特許文献1)。
特開2004−110627号公報。
ところで、上記特許文献1の手法では、回路設計時に、設計者がアナログ信号/デジタル信号の区別を識別子として逐一与える必要がある。したがって、回路設計時の設計者に膨大な手間が要求され、回路設計に長時間を要してしまうという問題がある。
そこで、本発明の目的は、回路設計時には干渉チェックのための入力の手間を必要とせず、基板のレイアウト設計時に干渉チェックを行えるようにした干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラムを提供することにある。
この発明は、上記目的を達成するために、以下のように構成される。
レイアウト設計された基板に対して、任意の領域を指定する領域指定手段と、この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段と、この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段とを備えたことを特徴とする。
このような構成によれば、レイアウト設計された基板に対して、ノイズの影響を受け易い、指定領域を跨ぐ配線を抽出し、この配線に対して干渉ノイズチェックを行うので、簡便に基板のレイアウト検証が行える。
また前記領域指定手段は、前記基板の所定のプレーン形状に基づいて領域を指定することを特徴としている。
このような構成によれば、基板のプレーン形状に従って領域が指定されるので、ユーザが領域指定を別途行わなくとも自動的に領域指定を行うことができる。
レイアウト設計された基板に対して、任意領域を指定する領域指定ステップと、この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出ステップと、
この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェックステップとを備えたことを特徴としている。
この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェックステップとを備えたことを特徴としている。
このような方法によれば、レイアウト設計された基板に対して、ノイズの影響を受け易い、指定領域を跨ぐ配線を抽出し、この配線に対して干渉ノイズチェックを行うので、簡便に基板のレイアウト検証が行える。
以上詳述したように本発明によれば、回路設計時には干渉チェックのための入力の手間を必要とせず基板のレイアウト設計時に干渉チェックを簡便に行えるようにすることができる。
以下、本発明の実施形態に係る干渉ノイズチェック装置および方法について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の一実施形態に係る干渉ノイズチェック装置の概略構成を示すブロック図である。
図1は、本発明の一実施形態に係る干渉ノイズチェック装置の概略構成を示すブロック図である。
図1に示す干渉ノイズチェック装置には、レイアウト図を入力するレイアウト図入力手段1、レイアウト図入力手段1により入力されたレイアウト図を表示するレイアウト図表示手段2、レイアウト図表示手段2に表示されたレイアウト図上でアナログ/デジタル設計領域を跨ぎノイズに注意しなければならない配線を抽出するための領域を指定する領域指定手段3、領域指定手段3で指定された領域に関して、アナログ/デジタル設計領域を跨ぎノイズに注意しなければならない配線を抽出して当該配線のリストを作成する配線抽出/リスト作成手段4、ノイズをカットする特性を有する部品を設定するノイズカット部品指定手段5、配線抽出/リスト作成手段4で抽出された配線に対してノイズ属性(例えばノイズの影響の受け易さをランク付けしたもの)を一括もしくは個々に与えるノイズ属性設定手段6、配線のノイズチェックを行うノイズチェック手段7(このノイズチェック手段7は例えば、ノイズ属性に基づいて、クロストークチェックを行うクロストークチェック手段8およびノイズカット部品と他の部品とを繋ぐ配線長に関してノイズの影響をチェックする配線長チェック手段9とから構成されている)、このノイズチェック手段7のチェック結果に基づき問題がある場合にレイアウト図の修正を行うためのレイアウト修正手段10が設けられている。
次に図2は、本発明の干渉チェック装置に基づいて干渉チェックを行う方法に関するフローチャートの一例を示すものである。
図2に示すように、まずレイアウト設計が一旦終了した段階で、レイアウト図入力手段1によりレイアウト図を入力し、レイアウト図表示手段2に表示させる(S1)。
そして、アナログ設計領域とデジタル設計領域とを跨ぎノイズの影響を受け易い注意しなければならない配線を抽出するための領域指定を行うための領域指定方法を選択する(S2)。ここで、ノイズの影響を受け易く設計上注意を要する配線とは、デジタル系で拾ったノイズがアナログ系に混入するのを防止しなければならないという観点から抽出されるものであり、本実施例ではアナログ設計領域とデジタル設計領域とを跨ぐ配線を一例として抽出するようにしている。また上記の領域指定方法として、本実施例では一例として2つの方法を例示する。第1の方法は、マウス等のツールを用いこのマウスで任意の点を指定しそれらが囲む領域を指定する方法でありどのような基板に対しても対応することができる。第2の方法は、多層プリント基板において電源/GND(グランド)プレーンの形状等から自動的にアナログ設計領域またはデジタル設計領域を判断してそれらの領域を囲む方法であり、プリント基板のプレーン形状に基づき自動的に判別する方法であるため、多層プリント基板のほぼ全層が同様なプレーン形状であるか、または特定のプレーン形状に設計された層だけに配線が施されているような特殊なプリント基板の時に特に有効な方法である。
次に、チェック対象部品の参照記号を選択し登録する(S3)。これは、アナログ/デジタルの設計領域の境にノイズをカットする特性を有する部品(例えばフィルタ部品やインダクタ部品等)を配置することが多々あるが、これらの部品が適正な位置に配置されているかどうかをチェックするために行うもので、ここでは仮に、チェック対象部品の参照記号をFL及びLとして登録する。
そして次に領域を指定する(S4)。この領域指定は、S2で指定された領域指定方法に基づき行われるもので、詳細は後述する。
次に、指定領域を跨ぐ配線を抽出しリストを作成する(S5)。ここでは、指定した領域を跨ぐ配線が抽出され、領域を跨ぐ交差の回数、抽出された配線の接続先数、接続先部品の参照記号、S3で指定したチェック対象部品の有無が自動で抽出される。
次に、S5の抽出結果に基づき、フィルタ等のノイズカット部品の配置状況を確認する(S6)。ノイズカット部品の配置状況の確認としては、ノイズカット部品とIC等の部品との間の配線長、またノイズカット部品とS4で指定された領域の境界までの配線長等が考慮される。これは、デジタル設計領域でノイズを拾ってアナログ設計領域まで影響が及ぶのを避けるために、着目する配線に対してノイズカット部品を例えばデジタ設計領域の出口に近い位置に配置する等の工夫を施すためである。配置状況を確認した結果で、ノイズ的に問題のない設計であれば次のステップへ、問題があればノイズカット部品のレイアウト修正等を行う。
次に、S5で抽出し作成された配線リストに対して、ノイズ属性を一括、もしくは個々に指定する(S7)。ここでいうノイズ属性とは前述した通りにノイズの受け易さ等をランク付けしたデータである。
次に、S7で指定したノイズ属性に基づいて、クロストークチェックを実施する(S8)。配線同士が近接していると隣接配線から信号を拾ってしまうクロストーク現象が起き易く、ノイズを含んだ配線とノイズの影響を受け易い配線等が近接していた場合にはクロストークがチェックされる。
次に図3と図4は、図2のS2で選択される、アナログ設計領域とデジタル設計領域とを跨ぎノイズの影響を受け易い配線を抽出するための領域指定の方法を説明するための基板レイアウト図である。
なお図3,図4において、IC1〜IC5,FL,Lは部品の参照記号を表している。
この場合、ICは集積回路素子、FLはフィルター部品、Lはインダクタ部品を意味する。signal_001_f,signal_001_b,signal_002_f,signal_002_b,signal_003,signal_004,signal_005はそれぞれの配線に与えた配線名を意味している。
図3は、第1の方法でマウス等のツールを用いこのマウスで任意の点を指定しそれらが囲む領域を指定する方法であり、図4は第2の方法で、電源/GNDプレーンの形状等から自動的にアナログ設計領域またはデジタル設計領域を判断してそれらの領域を囲む方法である。図3、図4において斜線部が指定領域である。
図3では、レイアウト図上で、マウス等を利用してユーザが任意に領域を指定するものであり、この例ではアナログ設計領域の近傍を指定領域として選定し、この指定領域を跨ぐ配線を判定するようにしたものである。つまり、(1)配線の始点と終点を繋ぐセグメントの集合として配線の図形情報を読み込み、(2)指定領域として囲んだ領域と配線との接点(領域を跨ぐ配線)を抽出し、(3)この接点情報を有する配線をリストアップすることにより、図2に示したS4,S5が実行される。
図4では、基板の電源/GNDのプレーン形状に基づいてその外形に沿った形状を指定領域として自動的に算出したものある。つまり、(1)基板のプレーン形状情報(指定領域)を抽出し、(2)抽出されたプレーン形状情報に基づいてプレーンの外形情報を読み込み、(3)プレーンの外形と配線との接点(指定領域を跨ぐ配線)を抽出し、(4)この接点情報を有する配線をリストアップすることにより、図2に示したS4,S5が実行される。
図5は、図2のS5で抽出されリスト化された配線の一例を示すリスト図である。このリストは、図3、図4に示したレイアウト図から指定領域を跨ぐ配線を抽出してリスト化したものであり、指定した領域を跨ぐsignal_001_f,signal_002_f,signal_003,signal_004の4本の配線が抽出され、領域を跨ぐ交差の回数、抽出された配線の接続先数、接続先部品の参照記号、図2のS3で選択したチェック対象部品の有無が抽出されている。
図6は、前述したクロストークチェックを行った結果を例示した基板レイアウト図である。sinal_003はノイズ属性が「受け易い」に指定されており、かつ近くに平行して配置された配線signal_005があるため「要確認配線」として抽出され、レイアウトの修正が検討され得る。
(その他の実施形態)
上述した実施形態では、領域指定としてアナログ設計領域またはデジタル設計領域を例示したが、本発明では任意の領域を指定できるためこれらに限定されるものではない。例えば各種IT機器やAV機器、PC関連機器の設計等では、コネクタが設けられる領域近傍を指定領域とすることが有効である。コネクタとしては、USBコネクタ等が設計上多用されているが、これらコネクタは例えば電波を拾い易くノイズの影響を受け易い。したがって、コネクタの近傍を指定領域として囲み、このコネクタに繋がる配線に対しても上記と同様なチェックを行うことが有効である。
上述した実施形態では、領域指定としてアナログ設計領域またはデジタル設計領域を例示したが、本発明では任意の領域を指定できるためこれらに限定されるものではない。例えば各種IT機器やAV機器、PC関連機器の設計等では、コネクタが設けられる領域近傍を指定領域とすることが有効である。コネクタとしては、USBコネクタ等が設計上多用されているが、これらコネクタは例えば電波を拾い易くノイズの影響を受け易い。したがって、コネクタの近傍を指定領域として囲み、このコネクタに繋がる配線に対しても上記と同様なチェックを行うことが有効である。
なお、本発明は上記各実施形態に限定されるものではなく、対象とする基板の構成や種類、基板にレイアウトされる部品および配線の構成や種類、基板に対して領域を指定する領域指定手段、指定された領域を跨ぐ配線を抽出する配線抽出手段、抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段等の構成や実現方法等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
1 レイアウト図入力手段
2 レイアウト図表示手段
3 領域指定手段
4 配線抽出/リスト作成手段
5 ノイズカット部品指定手段
6 ノイズ属性設定手段
7 ノイズチェック手段
8 クロストークチェック手段
9 配線長チェック手段
10 レイアウト修正手段
2 レイアウト図表示手段
3 領域指定手段
4 配線抽出/リスト作成手段
5 ノイズカット部品指定手段
6 ノイズ属性設定手段
7 ノイズチェック手段
8 クロストークチェック手段
9 配線長チェック手段
10 レイアウト修正手段
Claims (7)
- レイアウト設計された基板に対して、任意の領域を指定する領域指定手段と、
この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段と、
この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェック手段と
を備えたことを特徴とする干渉ノイズチェック装置。 - 前記領域指定手段は、前記基板の所定のプレーン形状に基づいて領域を指定することを特徴とする請求項1記載の干渉ノイズチェック装置。
- 前記領域は、アナログ設計領域、デジタル設計領域、コネクタ配置近傍領域のいずれかであることを特徴とする請求項1記載の干渉ノイズチェック装置。
- 前記干渉チェック手段は、少なくとも隣接配線同士のクロストークチェックあるいは、ノイズカット部品から前記指定された領域の境界までの配線長のチェックのいずれかに基づいて干渉チェックを行うことを特徴とする請求項1記載の干渉ノイズチェック装置。
- レイアウト設計された基板に対して、任意領域を指定する領域指定ステップと、
この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出ステップと、
この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェックステップと、
を備えたことを特徴とする干渉ノイズチェック方法。 - コンピュータにインストールすることにより複数のステップにより構成される干渉ノイズチェックを実行させるための干渉ノイズチェックプログラムであって、
レイアウト設計された基板に対して、任意の領域を指定する領域指定ステップと、
この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出ステップと、
この配線抽出手段により抽出された配線に対してノイズ干渉チェックを行う干渉チェックステップと、
を前記コンピュータに実行させることを特徴とする干渉ノイズチェックプログラム。 - レイアウト設計された基板に対して、任意の領域を指定する領域指定手段と、
この領域指定手段により指定された領域と他の部分とを跨ぐ配線を抽出する配線抽出手段と、
を備えたことを特徴とする配線抽出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367457A JP2006172370A (ja) | 2004-12-20 | 2004-12-20 | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367457A JP2006172370A (ja) | 2004-12-20 | 2004-12-20 | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006172370A true JP2006172370A (ja) | 2006-06-29 |
Family
ID=36673031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367457A Pending JP2006172370A (ja) | 2004-12-20 | 2004-12-20 | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006172370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8850376B2 (en) | 2012-05-31 | 2014-09-30 | Fujitsu Limited | Method, device, and a computer-readable recording medium having stored program for information processing for noise suppression design check |
-
2004
- 2004-12-20 JP JP2004367457A patent/JP2006172370A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8850376B2 (en) | 2012-05-31 | 2014-09-30 | Fujitsu Limited | Method, device, and a computer-readable recording medium having stored program for information processing for noise suppression design check |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US9075949B2 (en) | Supporting design of electronic equipment | |
CN102855337A (zh) | 自动化布线检查系统及方法 | |
US8832637B2 (en) | Support apparatus and information processing method thereof | |
JP5050809B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
US8683422B2 (en) | Support apparatus and information processing method thereof | |
JP5088739B2 (ja) | 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体 | |
JP2006172370A (ja) | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
US9507905B2 (en) | Storage medium storing circuit board design assistance program, circuit board design assistance method, and circuit board design assistance device | |
JP6365264B2 (ja) | 配線のトポロジ表示プログラム、配線のトポロジ表示方法、および情報処理装置 | |
JP6234797B2 (ja) | 配線基板ビア配置決定装置、方法及びプログラム | |
TW201339873A (zh) | 電路佈線檢查系統及方法 | |
US7877709B2 (en) | Method of placing wires | |
JP2006293701A (ja) | ネット表示プログラムおよびネット表示方法 | |
US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
US7409662B1 (en) | Systems and methods involving designing shielding profiles for integrated circuits | |
JP2000155768A (ja) | 配線経路表示方法 | |
JP5644815B2 (ja) | 電子図面生成装置、電子図面生成方法およびそのプログラム | |
JPH1027192A (ja) | 配線パターン検証システム | |
JP2006039909A (ja) | 電気配線板設計支援装置及びデザインルールチェック装置 | |
JP2946682B2 (ja) | 集積回路設計装置 | |
JPH01132134A (ja) | 電子回路の配置配線方式 | |
JP2006139524A (ja) | プリント基板設計装置、プリント基板設計方法、プログラムが記録された記録媒体、及びコンピュータ読み取り可能なプログラム |