JP5050809B2 - 嵌合チェック支援装置および嵌合チェック支援プログラム - Google Patents
嵌合チェック支援装置および嵌合チェック支援プログラム Download PDFInfo
- Publication number
- JP5050809B2 JP5050809B2 JP2007307150A JP2007307150A JP5050809B2 JP 5050809 B2 JP5050809 B2 JP 5050809B2 JP 2007307150 A JP2007307150 A JP 2007307150A JP 2007307150 A JP2007307150 A JP 2007307150A JP 5050809 B2 JP5050809 B2 JP 5050809B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical connection
- information
- fitting
- connection site
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/16—Cables, cable trees or wire harnesses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得手段と、
前記図面データ取得手段によって取得された図面データに含まれる前記第1のコネクタの情報と、前記第2のコネクタの情報を表示手段に表示するコネクタ情報表示手段と、
前記コネクタ情報表示手段によって表示された前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を所定の順序で並び替えるピン情報ソート手段と
を備えたことを特徴とする嵌合チェック支援装置。
コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得手順と、
前記図面データ取得手順によって取得された図面データに含まれる前記第1のコネクタの情報と、前記第2のコネクタの情報を表示手段に表示するコネクタ情報表示手順と、
前記コネクタ情報表示手順によって表示された前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を所定の順序で並び替えるピン情報ソート手順と
をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。
12a、12b、13a、13b IC
20 ネットワーク
31〜33、41 コネクタ
51 シンボル
52 信号結合子
61 処理選択メニュー
62 ポップアップウィンドウ
100 図面データ管理サーバ
200 部品情報管理サーバ
301〜303 嵌合チェック支援装置
310 表示部
320 入力部
330 ネットワークインターフェース部
340 制御部
341 図面データ取得部
342 コネクタ情報表示部
343 ピン情報ソート部
344 嵌合定義部
345 嵌合チェック部
346 図面データ更新部
347 嵌合データ入出力部
350 記憶部
351 図面データ記憶部
351a 図面情報
351b コネクタ情報
351c ピン情報
352 嵌合データ記憶部
352a コネクタ対応情報
352b ピン対応情報
401〜403 CAD装置
410 表示部
420 入力部
430 ネットワークインターフェース部
440 制御部
441 図面編集部
442 嵌合データ取得部
443 部品情報取得部
444 配置条件取得部
445 回路図生成/更新部
446 嵌合先属性表示部
447 嵌合先回路表示部
450 記憶部
451 図面データ記憶部
452 嵌合データ記憶部
1000 コンピュータ
1010 CPU
1020 入力装置
1030 表示装置
1040 媒体読取り装置
1050 ネットワークインターフェース装置
1060 RAM
1061 嵌合チェック支援プロセス
1070 ハードディスク装置
1071 嵌合チェック支援プログラム
1072 嵌合チェック支援用データ
1080 バス
Claims (10)
- 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置であって、
電気的接続部位の各電気的端子の端子名とネット名又は論理透過ネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手段と、
前記図面データ取得手段によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手段と、
前記電気的接続部位情報表示手段によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、予め用意された複数のソート方式のうち、前記第1及び第2の電気的接続部位の電気的端子のネット名又は論理透過ネット名が最も多く一致するソート方式により並び替える端子情報ソート手段と
を備えたことを特徴とする嵌合チェック支援装置。 - 前記端子情報ソート手段は、前記図面データでの格納順序にしたがって、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記端子情報ソート手段は、端子名全体をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記端子情報ソート手段は、端子名を文字部と数字部に分割し、文字部を優先ソートキーとし、数字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記端子情報ソート手段は、端子名を文字部と数字部に分割し、数字部を優先ソートキーとし、文字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記端子情報ソート手段は、ネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記端子情報ソート手段は、論理透過したネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
- 前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応の指定を受け付け、受け付けた電気的端子の対応を記憶手段に記憶させる嵌合定義手段をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の嵌合チェック支援装置。
- 前記電気的接続部位情報表示手段は、前記嵌合定義手段において受け付けられた電気的端子の対応にしたがって、対応する端子情報を並べて表示することを特徴とする請求項8に記載の嵌合チェック支援装置。
- 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援プログラムであって、
電気的接続部位の各電気的端子の端子名とネット名又は論理ネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手順と、
前記図面データ取得手順によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手順と、
前記電気的接続部位情報表示手順によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、予め用意された複数のソート方式のうち、前記第1及び第2の電気的接続部位の電気的端子のネット名又は論理透過ネット名が最も多く一致するソート方式により並び替える端子情報ソート手順と
をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307150A JP5050809B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
US12/000,098 US20080301600A1 (en) | 2006-12-07 | 2007-12-07 | CAD apparatus and check support apparatus |
US12/805,297 US8510698B2 (en) | 2006-12-07 | 2010-07-22 | CAD apparatus and check support apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330500 | 2006-12-07 | ||
JP2006330500 | 2006-12-07 | ||
JP2007307150A JP5050809B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165752A JP2008165752A (ja) | 2008-07-17 |
JP5050809B2 true JP5050809B2 (ja) | 2012-10-17 |
Family
ID=38669097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307150A Expired - Fee Related JP5050809B2 (ja) | 2006-12-07 | 2007-11-28 | 嵌合チェック支援装置および嵌合チェック支援プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080140323A1 (ja) |
EP (1) | EP1956504A1 (ja) |
JP (1) | JP5050809B2 (ja) |
KR (1) | KR20080052356A (ja) |
CN (1) | CN101196959A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080141194A1 (en) * | 2006-12-07 | 2008-06-12 | Fujitsu Limited | Check support apparatus, method, and computer product |
US20080301600A1 (en) * | 2006-12-07 | 2008-12-04 | Fujitsu Limited | CAD apparatus and check support apparatus |
US8201136B2 (en) * | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
JP5730963B2 (ja) * | 2013-08-08 | 2015-06-10 | 株式会社シンテックホズミ | 回路図提供装置、回路図提供方法、および回路図提供システム |
US10430365B2 (en) * | 2014-03-13 | 2019-10-01 | Micro Motion, Inc. | Method and apparatus for reconfiguring pin assignments on a connector |
US10664636B2 (en) * | 2017-12-20 | 2020-05-26 | International Business Machines Corporation | Pin number definition based analytics |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797378B2 (ja) * | 1989-02-21 | 1995-10-18 | 日本電気株式会社 | 回路図発生方式 |
JP2856640B2 (ja) * | 1993-07-08 | 1999-02-10 | 株式会社日立製作所 | 論理回路図エディタシステム |
JPH0869486A (ja) * | 1994-08-30 | 1996-03-12 | Fuji Xerox Co Ltd | コネクタ情報確認装置 |
JPH09259174A (ja) * | 1996-03-26 | 1997-10-03 | Fuji Xerox Co Ltd | 回路図dbと基板dbとの照合装置 |
US5987458A (en) * | 1996-09-26 | 1999-11-16 | Lockheed Martin Corporation | Automated cable schematic generation |
US6708144B1 (en) * | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
JP3031311B2 (ja) * | 1997-08-26 | 2000-04-10 | 日本電気株式会社 | プリント基板cadシステム |
JPH11282895A (ja) * | 1998-03-31 | 1999-10-15 | Aiphone Co Ltd | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 |
JP2000123060A (ja) * | 1998-10-16 | 2000-04-28 | Hitachi Ltd | 回路情報と線路情報との表示方法 |
JP2001325315A (ja) * | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | マルチpcb間接続設計支援装置 |
CA2315548C (en) * | 2000-08-09 | 2009-05-19 | Semiconductor Insights Inc. | Advanced schematic editor |
JP2002230061A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体回路接続データベース及びこれを用いた半導体回路設計方法 |
US7039892B2 (en) * | 2001-07-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for ensuring correct connectivity between circuit designs |
JP2003233636A (ja) * | 2002-02-06 | 2003-08-22 | Fujitsu Ltd | 回路検証装置 |
US7168041B1 (en) * | 2002-06-10 | 2007-01-23 | Cadence Design Systems, Inc. | Method and apparatus for table and HDL based design entry |
JP2004213605A (ja) * | 2002-11-15 | 2004-07-29 | Fujitsu Ltd | 論理等価検証装置 |
US6868531B1 (en) * | 2002-12-27 | 2005-03-15 | Unisys Corporation | Generation of ordered interconnect output from an HDL representation of a circuit |
JP3991224B2 (ja) * | 2003-03-19 | 2007-10-17 | 日本電気株式会社 | カード設計検証方法及びカード設計検証システム |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
US7275230B2 (en) * | 2004-06-11 | 2007-09-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Methods to gather and display pin congestion statistics using graphical user interface |
US7546571B2 (en) * | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
JP4448466B2 (ja) * | 2005-03-17 | 2010-04-07 | 富士通株式会社 | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 |
JP2006350451A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
US7398500B1 (en) * | 2005-09-30 | 2008-07-08 | Taray Technologies | Netlist synthesis and automatic generation of PC board schematics |
-
2007
- 2007-09-28 US US11/905,315 patent/US20080140323A1/en not_active Abandoned
- 2007-09-28 EP EP07117466A patent/EP1956504A1/en not_active Withdrawn
- 2007-10-15 KR KR1020070103434A patent/KR20080052356A/ko not_active Application Discontinuation
- 2007-10-18 CN CNA200710182374XA patent/CN101196959A/zh active Pending
- 2007-11-28 JP JP2007307150A patent/JP5050809B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1956504A1 (en) | 2008-08-13 |
KR20080052356A (ko) | 2008-06-11 |
JP2008165752A (ja) | 2008-07-17 |
CN101196959A (zh) | 2008-06-11 |
US20080140323A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050810B2 (ja) | Cad装置およびcadプログラム | |
JP5050811B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
JP4962285B2 (ja) | Cad装置およびcadプログラム | |
US8510698B2 (en) | CAD apparatus and check support apparatus | |
JP5050809B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
US6789243B2 (en) | Interactive floor planner apparatus for circuit blocks | |
JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
CN109101730B (zh) | 一种获取芯片关联元件的方法及系统 | |
JP2004287585A (ja) | カード設計検証方法及びカード設計検証システム | |
US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
JP3601590B2 (ja) | 配線図作成システム | |
KR101217747B1 (ko) | 부품 자동삽입장치용 부품 리스트 생성장치, 그 생성방법 및 캐드장치 | |
JP5175623B2 (ja) | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 | |
JP2751215B2 (ja) | グループ別配線装置 | |
JP2000155768A (ja) | 配線経路表示方法 | |
KR19980039109A (ko) | 클린칭 검사기능을 갖는 자삽경로 작성장치와 그 검사방법 | |
JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
JPH11306209A (ja) | 電気回路設計装置および記録媒体 | |
JP2007058654A (ja) | 電気回路図作成支援装置 | |
JP2005309753A (ja) | 回路図作成支援装置及びプログラム | |
JP2009276968A (ja) | 表示制御装置、表示制御方法及び表示制御プログラム | |
KR20020056392A (ko) | 다중 인쇄회로기판 설계 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |