JP2008165752A - 嵌合チェック支援装置および嵌合チェック支援プログラム - Google Patents

嵌合チェック支援装置および嵌合チェック支援プログラム Download PDF

Info

Publication number
JP2008165752A
JP2008165752A JP2007307150A JP2007307150A JP2008165752A JP 2008165752 A JP2008165752 A JP 2008165752A JP 2007307150 A JP2007307150 A JP 2007307150A JP 2007307150 A JP2007307150 A JP 2007307150A JP 2008165752 A JP2008165752 A JP 2008165752A
Authority
JP
Japan
Prior art keywords
electrical connection
information
pin
fitting
connection site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007307150A
Other languages
English (en)
Other versions
JP5050809B2 (ja
Inventor
Yoshitomo Kumagai
善友 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007307150A priority Critical patent/JP5050809B2/ja
Priority to US12/000,098 priority patent/US20080301600A1/en
Publication of JP2008165752A publication Critical patent/JP2008165752A/ja
Priority to US12/805,297 priority patent/US8510698B2/en
Application granted granted Critical
Publication of JP5050809B2 publication Critical patent/JP5050809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00Details relating to the application field
    • G06F2113/16Cables, cable trees or wire harnesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】対応するコネクタピンに同一のピン名が設定されていない場合でも、コネクタのピンへの信号の割り当てが正しいことを効率よく検証すること。
【解決手段】嵌合チェック支援装置301は、コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得部341と、図面データ取得部341によって取得された図面データに含まれる第1のコネクタの情報と、第2のコネクタの情報を表示部310に表示するコネクタ情報表示部342と、コネクタ情報表示部342によって表示された第1のコネクタのピン情報と、第2のコネクタのピン情報を所定の順序で並び替えるピン情報ソート部343を備える。
【選択図】 図3

Description

この発明は、第1の電気的接続部位の電気的端子に割り当てられている信号と、第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置および嵌合チェック支援プログラムに関し、特に、対応する電気的接続部位の電気的端子に同一の端子名が設定されていない場合でも、電気的接続部位の電気的端子への信号の割り当てが正しいことを効率よく検証することができる嵌合チェック支援装置および嵌合チェック支援プログラムに関する。
一般に、情報処理装置や通信装置を制御する電子回路は、コネクタを介して複数のプリント基板を接続して構成されている。このように、複数のプリント基板を接続して構成された電子回路を設計する場合、プリント基板間で正常に信号がやりとりされることを確認するため、各プリント基板の設計情報を突き合わせて、コネクタのピンへの信号の割り当てが正しいことを検証する作業が必要となる。
この検証作業を容易、かつ、確実におこなうため、特許文献1には、接続されるプリント基板の回路図ファイルからコネクタピンと信号の属性情報を読み出し、比較するコネクタ情報確認装置の発明が開示されている。また、同様の目的を達成するため、特許文献2には、バックボードを介して接続されるプリント基板間の信号経路を論理的にトレースし、コネクタピンへの信号の割り当てが正しいことを検証するマルチPCB間接続設計支援装置の発明が開示されている。
特開平8−69486号公報 特開2001−325315号公報
ところで、上記の特許文献1および特許文献2において開示されている発明は、接続されるコネクタのピンの対応を自動的に把握するために、対応するピンに同一のピン名を割り当てておくことを必要としていた。例えば、ドライバ側のあるコネクタピンにA1というピン名が割り当てられている場合、対応するレシーバ側のコネクタピンにもA1というピン名が割り当てられている必要があった。
しかしながら、実際の設計作業においては、既に登録済みのコネクタの情報を使用して設計をおこなわなければならず、コネクタのピン名を自由に設定することができない場合があり、そのような場合には、対応するコネクタピンに同一のピン名を設定することができず、上記の従来技術を活用することができなかった。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、対応する電気的接続部位の電気的端子に同一の端子名が設定されていない場合でも、電気的接続部位の電気的端子への信号の割り当てが正しいことを効率よく検証することができる嵌合チェック支援装置および嵌合チェック支援プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一つの態様では、第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置であって、電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手段と、前記図面データ取得手段によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手段と、前記電気的接続部位情報表示手段によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を所定の順序で並び替える端子情報ソート手段とを備えたことを特徴とする。
また、本発明の他の態様では、第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援プログラムであって、電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手順と、前記図面データ取得手順によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手順と、前記電気的接続部位情報表示手順によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を所定の順序で並び替える端子情報ソート手順とをコンピュータに実行させることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、前記図面データでの格納順序にしたがって、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、端子名全体をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、端子名を文字部と数字部に分割し、文字部を優先ソートキーとし、数字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、端子名を文字部と数字部に分割し、数字部を優先ソートキーとし、文字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、ネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする。
また、本発明の他の態様では、上記の発明の態様において、前記端子情報ソート手段は、論理透過したネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする。
これらの発明の態様によれば、2つの電気的接続部位の電気的端子の情報を、適当な順番で並び替えて比較することができるように構成したので、対応する電気的接続部位の電気的端子に同一の端子名が設定されていない場合でも、電気的接続部位の電気的端子への信号の割り当てが正しいことを効率よく検証することができる。
また、本発明の他の態様では、上記の発明の態様において、前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応の指定を受け付け、受け付けた電気的端子の対応を記憶手段に記憶させる嵌合定義手段をさらに備えたことを特徴とする。
この発明の態様によれば、信号の割り当てが正しいことを確認した電気的端子の対応を記憶することができるように構成したので、電気的端子の対応に関する情報を他の様々な処理で活用することができる。
また、本発明の他の態様では、上記の発明の態様において、前記電気的接続部位情報表示手段は、前記嵌合定義手段において受け付けられた電気的端子の対応にしたがって、対応する端子情報を並べて表示することを特徴とする。
この発明の態様によれば、信号の割り当てが正しいことが確認された電気的端子の情報を対応する電気的端子の情報と並べて表示するように構成したので、電気的端子への信号の割り当ての検証の進行状況を目視で容易に確認することができる。
本発明によれば、2つの電気的接続部位の電気的端子の情報を、適当な順番で並び替えて比較することができるように構成したので、対応する電気的接続部位の電気的端子に同一の端子名が設定されていない場合でも、電気的接続部位の電気的端子への信号の割り当てが正しいことを効率よく検証することができるという効果を奏する。
以下に添付図面を参照して、本発明に係る嵌合チェック支援装置および嵌合チェック支援プログラムの好適な実施の形態を詳細に説明する。
まず、本実施例において各種説明にもちいるプリント基板を図1に示す。同図に示すプリント基板11は、プリント基板12および13を接続するためのバックボード(Back Wired Board)であり、コネクタCN1と、コネクタCN2とを備えている。これらのコネクタは、いずれも、A1〜A10という10個のピンをもち、D1〜D10というネット名を与えられた信号線により、同名のピンの間が接続されている。
プリント基板12は、所定の機能を有するプリント基板であり、プリント基板11のコネクタCN1と接続するためのコネクタCN1を備える。このコネクタは、A1〜A5およびB1〜B5という10個のピンをもっている。
ピンA1〜A5は、抵抗等の部品を介してIC12aと接続されている。その信号経路のうち、ピンA1〜A5と抵抗等を接続する部分には、D1〜D5というネット名が与えられ、抵抗等とIC12aを接続する部分には、A−DT1〜A−DT5というネット名が与えられている。
同様に、ピンB1〜B5は、抵抗等の部品を介してIC12bと接続されている。その信号経路のうち、ピンB1〜B5と抵抗等を接続する部分には、D6〜D10というネット名が与えられ、抵抗等とIC12bを接続する部分には、B−DT1〜B−DT5というネット名が与えられている。
プリント基板13は、所定の機能を有するプリント基板であり、プリント基板11のコネクタCN2と接続するためのコネクタCN2を備える。このコネクタは、A1〜A5およびB1〜B5という10個のピンをもっている。
ピンA1〜A5は、抵抗等の部品を介してIC13aと接続されている。その信号経路のうち、ピンA1〜A5と抵抗等を接続する部分には、D1〜D5というネット名が与えられ、抵抗等とIC13aを接続する部分には、A−DT1〜A−DT5というネット名が与えられている。
同様に、ピンB1〜B5は、抵抗等の部品を介してIC13bと接続されている。その信号経路のうち、ピンB1〜B5と抵抗等を接続する部分には、D6〜D10というネット名が与えられ、抵抗等とIC13bを接続する部分には、B−DT1〜B−DT5というネット名が与えられている。
次に、本実施例に係る設計支援システムについて説明する。図2は、本実施例に係る設計支援システムの構成を示す図である。同図に示す設計支援システムは、他のプリント基板と接続されるプリント基板を効率よく設計するためのシステムであり、図面データ管理サーバ100と、部品情報管理サーバ200と、嵌合チェック支援装置301〜303と、CAD装置401〜403とをLAN(Local Area Network)等のネットワーク20で接続して構成されている。
図面データ管理サーバ100は、設計された回路図等の図面データを一元管理するサーバ装置であり、嵌合チェック支援装置301〜303によって生成される嵌合定義データも図面データの一部として記憶する。部品情報管理サーバ200は、回路図を編集するために必要な各種部品のシンボルや仕様情報等を一元管理するサーバ装置である。
嵌合チェック支援装置301〜303は、接続されるプリント基板間でコネクタピンに正しく信号が割り当てられていることを効率よく確実に検証することを支援する装置であり、CAD装置401〜403は、プリント基板等を電子的に編集するための編集装置である。
なお、図2に示した設計支援システムは、一例であり、本発明の要旨を逸脱しない範囲で適宜構成を変更することができる。例えば、図面データ管理サーバ100と部品情報管理サーバ200を一体の装置として構成してもよいし、嵌合チェック支援装置301とCAD装置401を一体の装置として構成してもよい。
次に、図2に示した嵌合チェック支援装置301〜303について説明する。嵌合チェック支援装置301〜303は、いずれも同様の構成と機能を有するため、嵌合チェック支援装置301を例にして説明を進めることとする。
図3は、嵌合チェック支援装置301の構成を示す機能ブロック図である。同図に示すように、嵌合チェック支援装置301は、表示部310と、入力部320と、ネットワークインターフェース部330と、制御部340と、記憶部350とを備える。
表示部310は、各種情報を表示する表示部であり、液晶表示装置等からなる。入力部320は、利用者が各種指示等を入力する入力部であり、キーボードやマウス等からなる。ネットワークインターフェース部330は、ネットワーク20を介して他の装置と情報をやりとりするためのインターフェース部である。
制御部340は、嵌合チェック支援装置301を全体制御する制御部であり、図面データ取得部341と、コネクタ情報表示部342と、ピン情報ソート部343と、嵌合定義部344と、嵌合チェック部345と、図面データ更新部346と、嵌合データ入出力部347とを有する。
図面データ取得部341は、図面データ管理サーバ100やCAD装置401〜403から指定された図面データを取得する処理部である。コネクタ情報表示部342は、図面データ取得部341によって取得された図面データに含まれるコネクタの情報を表示部310に表示する処理部であり、ピン情報ソート部343は、図面データ取得部341によって表示されたピンの情報を所定の順序でソートする処理部であり、嵌合定義部344は、接続されるピンの対応を定義する処理部である。
コネクタ情報表示部342、ピン情報ソート部343および嵌合定義部344がおこなう処理について具体例を示しながら詳細に説明する。図4は、コネクタ情報表示部342が表示部310に表示する嵌合チェック画面の一例である。この例は、嵌合チェック支援装置301の利用者が、図1に示したプリント基板11に相当する図面データを、レベル1のプリント基板として読み込ませた後の嵌合チェック画面の状態を示している。
図面データ取得部341は、利用者の指示にしたがって取得した図面データ管理サーバ100から図面データを取得し、コネクタに関する情報のみを抽出して記憶部350の図面データ記憶部351に記憶させる。そして、コネクタ情報表示部342は、図面データ取得部341によって取得されたコネクタに関する情報を嵌合チェック画面に表示する。図4の例は、BWBという固有名のレベル1のプリント基板が、コネクタCN1と、コネクタCN2とを備えていることを示している。
なお、同図において、ピン名は単に「+」と表示されているが、これは、ピンの情報を全て表示することによって画面が煩雑になることを避けるためである。利用者がマウス等を操作してこの「+」の部分を選択した場合、コネクタ情報表示部342は、「+」の欄の下に行を追加して、コネクタに含まれるピンの情報を一覧表示させる。
利用者が、入力部320を操作して、図1に示したプリント基板12および13に相当する図面データを、レベル2のプリント基板として読み込むように指示すると、図面データ取得部341は、それらのプリント基板の図面データを取得してコネクタに関する情報のみを抽出し、コネクタ情報表示部342は、抽出されたコネクタに関する情報を取得して、嵌合チェック画面を図5のように更新する。
図5の例は、BWBという固有名のレベル1のプリント基板が2つのコネクタを備えていることに加え、PCB1という固有名のレベル2のプリント基板が、コネクタCN1を備え、PCB2という固有名のレベル2のプリント基板が、コネクタCN2を備えていることを示している。
この例のように、利用者が、接続されるプリント基板の情報を、異なるレベルを指定して読み込ませると、コネクタ情報表示部342は、プリント基板に含まれる各コネクタの情報を、指定されたレベルの列の異なる行に表示させる。
ここで、プリント基板BWBのコネクタCN1と、プリント基板PCB1のコネクタCN1の信号の割り当てを検証する場合、利用者は、嵌合チェック画面上でこれらのコネクタの欄を選択し、嵌合定義ボタンを押下する。すると、コネクタ情報表示部342は、選択されたコネクタのピン情報の一覧を嵌合定義画面に表示させる。
嵌合定義画面の一例を図6に示す。同図に示すように、嵌合定義画面には、選択されたコネクタに含まれるピンのピン名とネット名が一覧表示される。そして、この嵌合定義画面において、利用者は、一覧表示された2つのコネクタのピン情報のリストを比較して、各ピンに割り当てられている信号が正しいことを確認していく。
具体的には、利用者は、ピン名に基づいて、2つのコネクタに含まれるピンの対応を把握し、対応するピンのネット名に基づいて、ピンに割り当てられている信号が正しいことを確認する。そして、信号の割り当てが正しいことを確認すると、利用者は、嵌合定義画面において、対応するピンの組合せを選択し、対応付けボタンを押下する。
対応付けボタンが押下されると、嵌合定義部344が、選択されたピンの対応を記憶部350の嵌合データ記憶部352に記憶させる。そして、コネクタ情報表示部342が、選択されたピンのピン名の先頭に「*」を付加し、それらのピンの情報を同一の行に並べて表示させる。
こうして、対応を定義されたピンは、ピン名の先頭に「*」が付加され、対応するピンと同一の行に表示されていく。図6の例では、プリント基板BWBのピンA1と、プリント基板PCB1のピンA1が対応し、正しく信号が割り当てられており、プリント基板BWBのピンA2と、プリント基板PCB1のピンA2が対応し、正しく信号が割り当てられている旨が定義されている。
このように、嵌合定義画面は、コネクタのピン情報を並べて表示し、利用者がピンの対応を確認して、信号の割り当ての正しさを検証するように構成されているので、対応するピンのピン名が異なっている場合でも、効率よく信号の割り当ての正しさを検証することができる。なお、対応を定義されたピンの先頭に「*」を付加する代わりに、枠や文字の色を変更して未定義のピンと区別できるようにしてもよい。
ところで、コネクタ情報表示部342は、デフォルトでは、図面データに格納されていた順序でピン情報を嵌合定義画面に表示する。図6の例では、プリント基板BWBのピン情報とプリント基板PCB1のピン情報が適切な順序で格納されていたために、対応するピンの情報が同一の行に表示され、利用者は、容易にピン情報を比較することができる。
しかし、図面データによっては、必ずしもピン情報が好ましい順序で格納されているわけではない。そのため、ピン情報ソート部343は、ピン名の表題部分が選択されると、予め利用者が設定したソート方式で、ピン情報をソートする。
ピン情報ソート部343がピン情報をソートする方式には、図面データに格納されていた順序でソートする方式と、ピン名全体を文字列としてソートする方式と、ピン名を文字部と数字部に分割し文字部優先でソートする方式と、ピン名を文字部と数字部に分割し数字部優先でソートする方式とがある。図面データに格納されていた順序でソートする方式以外の各方式について、具体的な例を示して説明する。
例えば、プリント基板BWBのコネクタCN1のピン名が図7のコネクタ31のように、数字部が0埋めされて設定され、プリント基板PCB1のコネクタCN1のピン名が図7のコネクタ41のように、数字部が1桁になるように設定されていたとする。この場合、図8に示すように、ピン名全体を文字列としてソートする方式でピン情報をソートすることにより、対応するピンが同一の列に表示される。
ピン名全体を文字列としてソートする方式では、ピン名は、単純にASCIIコード順でソートされる。この方式は、ピン名の数字部が同じ桁数に統一されている場合に有効である。
また、プリント基板BWBのコネクタCN1のピン名が図9のコネクタ32のように、数字部が0埋めされずに設定され、プリント基板PCB1のコネクタCN1のピン名が図7のコネクタ41のように設定されていたとする。この場合、図10に示すように、ピン名全体を文字列としてソートする方式でピン情報をソートすると、対応するピンがずれて表示されてしまう。
この場合、図11に示すように、ピン名を文字部と数字部に分割し文字部優先でソートする方式でピン名をソートすることにより、対応するピンが同一の列に表示される。文字部優先でソートする方式では、ピン名の数字部が数字順でソートされた後に、ピン名の文字部がASCIIコード順でソートされる。
また、プリント基板BWBのコネクタCN1のピン名が図12のコネクタ33のように、コネクタ41と異なる順序でピン名が設定されていたとする。この場合、図13に示すように、ピン名を文字部と数字部に分割し文字部優先でソートする方式でピン情報をソートすると、対応するピンがずれて表示されてしまう。
この場合、図14に示すように、ピン名を文字部と数字部に分割し数字部優先でソートする方式でピン名をソートすることにより、対応するピンが同一の列に表示される。数字部優先でソートする方式では、ピン名の文字部がASCIIコード順でソートされた後に、ピン名の数字部が数字順でソートされる。
また、嵌合定義画面は、図15に示すように、ネット名の表題部分が選択されると、ピン情報ソート部343がネット名でピン情報をソートするように構成されている。さらに、嵌合定義画面は、図16に示すように、ネット名の部分に論理透過ネット名を表示し、ネット名の表題部分が選択されると、ピン情報ソート部343が論理透過ネット名でピン情報をソートすることができるように構成されている。
このように、嵌合定義画面は、コネクタのピン情報を所定の方式でソートし、対応するピンが同一の行に表示することができるように構成されているので、利用者が、効率よく信号の割り当ての正しさを検証することができる。
なお、ソートの方式を利用者が選択する代わりに、最適な結果が得られるソート方式をピン情報ソート部343が自動的に選択するように構成してもよい。この場合、ピン情報ソート部343が全ての方式でソートを試み、ネット名が最も多く対応する方式を選択すればよい。
嵌合定義画面において、ピンに割り当てられている信号の正しさを確認し、全てのピンの対応を定義した後にOKボタンを押下すると、図17に示すように、嵌合チェック画面において、対応付けをおこなったコネクタが同一の行に表示されるようになる。
図3の説明に戻って、嵌合チェック部345は、嵌合定義部344によって対応が定義されたピンのネット名が正しいかどうかをチェックする処理部である。図面データ更新部346は、嵌合チェック部345によるチェックに先立って、図面データを最新のデータに更新し、ピンに設定されているネット名を最新の値に更新する処理部である。
具体的には、図18に示すように、嵌合チェック画面において嵌合チェックボタンが押下されると、嵌合チェック部345が、対応付けがおこなわれているピン情報を順次チェックしていき、ネット名が一致しない組合せがあれば、その組合せを含むコネクタのピン情報を展開表示し、ネット名が異なる組合せを太枠で囲んだり、色を変えたりして明示する。
嵌合チェック部345は、利用者が予めおこなっておいた設定にしたがって、ネット名に代えて、もしくは、ネット名に加えて、対応付けがおこなわれているピンの論理透過ネット名が一致するかどうかを確認し、論理透過ネット名が異なるピンの組合せを太枠で囲んだり、色を変えたりして明示することもできる。
また、嵌合チェック部345によるチェックに先立って図面データを最新化すべき旨の設定が利用者によっておこなわれていた場合には、図面データ更新部346が、図面データ管理サーバ100もしくはCAD装置401〜403から最新の図面データを取得し、ピン名と対で保持されているネット名を更新する。
図19は、嵌合チェック処理の処理手順を示すフローチャートである。なお、同図に示した処理手順は、チェックに先立って図面データを最新化すべき旨の設定がなされている場合のものである。
同図に示すように、嵌合チェックボタンが押下されると、図面データ更新部346が最新の図面データを取得し(ステップS101)、ピンの対応を示す嵌合データのネット名と論理透過ネット名を更新する(ステップS102)。
続いて、嵌合チェック部345が、嵌合データから対応を定義されているピンの組合せを1つ取得する(ステップS103)。ここで、嵌合データから全てのピンの組合せを取得済みであれば(ステップS104肯定)、処理を終了する。
一方、嵌合データからピンの組合せを取得した場合は(ステップS104否定)、ピンのネット名を比較し、同一であれば(ステップS105肯定)、そのままステップS103に戻って次のピンの組合せの取得を試みる。ピンのネット名が同一でなければ(ステップS105否定)、ネット名が異なることを示すエラー表示をした後、ステップS103に戻って次のピンの組合せの取得を試みる。
このように、ネット名の一致不一致を一括してチェックすることにより、接続されるプリント基板に正しくネット名が設定されていることを確認し、図面データの品質を高めることができる。また、チェックに先立って、ネット名を最新化することにより、誤って変更されたネット名を発見したり、誤って変更されたネット名が正しく修正されたことを確認したりすることができる。
なお、上記の説明では、チェックの結果、ネット名や論理透過先ネット名が一致しないピンの組合せを嵌合チェック画面上で強調表示するものとして説明したが、ネット名や論理透過先ネット名が一致しないピンの組合せの一覧を電子ファイルや帳票に出力することとしてもよい。
また、嵌合チェック支援装置301とCAD装置401とが一体の装置として構成されている場合は、ネット名や論理透過先ネット名が一致しないピンの部分の回路図を表示して利用者に相違内容を確認させたり、ネット名や論理透過先ネット名が一致しないピンの部分の回路図を編集するための画面を自動的に表示し、利用者にネット名や論理透過先ネット名を正しく修正させることとしてもよい。
嵌合データ入出力部347は、嵌合データ、すなわち、ピンの対応付けを示すデータを、ネットワーク20を介して他の装置とやりとりする処理部である。また、嵌合データ入出力部347は、ピンの対応付けを示すデータを嵌合定義ファイルとして電子ファイルに出力する。
図20は、嵌合定義ファイルの一例を示す図である。同図において、「#」で始まる行は、コメント行である。そして、「@UNIT」を先頭とするブロックは、図面とそこに記載されたプリント基板に関する情報が格納されるブロックである。
また、「@CONNECT」を先頭とするブロックは、対応付けが完了しているピンの情報が格納されるブロックであり、「@UNCONNECT」を先頭とするブロックは、対応付けが完了していないピンの情報が格納されるブロックである。「@CONNECT」を先頭とするブロックには、図面データを読み取る際に指定されたレベルの値が小さい側のピンの情報が親として、レベルの値が大きい側のピンの情報が子として格納される。
なお、図20の例では、プリント基板BWBのコネクタCN1とプリント基板PCB1のコネクタCN1のピンの対応しか嵌合定義ファイルに格納されていないが、嵌合定義画面において、プリント基板BWBのコネクタCN2とプリント基板PCB2のコネクタCN2のピンの対応が定義された後は、これらのコネクタのピンの対応も格納される。そして、その嵌合定義ファイルを参照することにより、プリント基板BWBを介して、プリント基板PCB1のコネクタCN1のピンと、プリント基板PCB2のコネクタCN2のピンがどのような対応で接続されているかを知ることが可能になる。
図3の説明に戻って、記憶部350は、各種情報を記憶する記憶部であり、図面データ記憶部351と、嵌合データ記憶部352とを有する。図面データ記憶部351は、図面データ取得部341によって取得されたデータのうち、コネクタに関する情報が記憶される記憶部である。嵌合データ記憶部352は、嵌合定義部344によって定義されたピンの対応に関する情報が記憶される記憶部である。
図21は、図面データのデータ構成の一例を示す図である。同図に示すように、図面データ記憶部351に記憶される図面データは、コネクタが含まれる図面とプリント基板を示す図面情報351aと、コネクタの部品名やコネクタの情報を部品情報管理サーバ200から取得するためのライブラリアクセスキー等を保持するコネクタ情報351bと、コネクタに含まれるピンの情報を保持するピン情報351cとから構成される。
図22は、嵌合データのデータ構成の一例を示す図である。同図に示すように、嵌合データ記憶部352に記憶される嵌合データは、コネクタの対応を示すコネクタ対応情報352aと、ピンの対応を示すピン対応情報352bとから構成される。
次に、図2に示したCAD装置401〜403について説明する。CAD装置401〜403は、いずれも同様の構成と機能を有するため、CAD装置401を例にして説明を進めることとする。
図23は、CAD装置401の構成を示す機能ブロック図である。同図に示すように、CAD装置401は、表示部410と、入力部420と、ネットワークインターフェース部430と、制御部440と、記憶部450とを備える。
表示部410は、各種情報を表示する表示部であり、液晶表示装置等からなる。入力部420は、利用者が各種指示等を入力する入力部であり、キーボードやマウス等からなる。ネットワークインターフェース部430は、ネットワーク20を介して他の装置と情報をやりとりするためのインターフェース部である。
制御部440は、CAD装置401を全体制御する制御部であり図面編集部441と、嵌合データ取得部442と、部品情報取得部443と、配置条件取得部444と、回路図生成/更新部445と、嵌合先属性表示部446と、嵌合先回路表示部447とを有する。
図面編集部441は、図面の編集をおこなうための処理部であり、一般的なCAD装置が備えるものと同様のものである。嵌合データ取得部442は、嵌合チェック支援装置301〜303によって生成された嵌合データを取得する処理部であり、部品情報取得部443は、部品情報管理サーバ200から部品のシンボル等を取得する処理部である。
配置条件取得部444は、嵌合データに基づいてプリント基板の回路図を生成するための配置条件等を取得する処理部であり、回路図生成/更新部445は、嵌合データに基づいてプリント基板の回路図を生成もしくは更新する処理部である。嵌合先属性表示部446は、図面の編集画面において、対応先のピンの属性情報を表示する処理部であり、嵌合先回路表示部447は、対応先のピンの編集画面を表示する処理部である。
嵌合データ取得部442、部品情報取得部443、配置条件取得部444および回路図生成/更新部445は、嵌合データに基づくプリント基板の回路図の生成/更新を実現する。
嵌合データに基づいて生成される回路図一例を図24に示す。同図に示すように、生成される回路図には、ピンの対応を定義されたコネクタに対応するシンボル51が配置され、部品名が付加される。また、各ピンからネット名を付加された信号線が引き出され、その先に信号結合子52が設けられる。
嵌合データに基づくプリント基板の回路図の生成/更新の実行を求められると、まず、配置条件取得部444が、回路図生成/更新画面を表示部410に表示して、利用者に必要な情報の入力を求める。
図25は、回路図生成/更新画面の画面例を示す図である。同図に示すように、回路図生成/更新画面には、嵌合定義ファイルを指定する領域と、生成される部品の形状と位置を指定する領域と、部品の出力順序を指定する領域と、部品の配置条件を指定する領域とが存在する。
部品の配置条件として「順次配置」が指定されると、図26に示すように、隙間ができないようにコネクタのシンボルが配置される。また、部品の配置条件として「同一部品のみ1列に配置」が指定されると、図27に示すように、同一のコネクタを構成するシンボルのみが同じ列に配置される。
多数のピンをもつコネクタは、複数のシンボルに分割されて部品情報管理サーバ200に登録されることがある。例えば、図26および27に示したシンボルCN1−1〜CN1−3は、1つのコネクタが3つに分割されたものである。回路図上に複数のコネクタのシンボルがある場合、どのシンボルが同一のコネクタを表しているかを判別するのが難しい場合があるが、図27のように、同一のコネクタを構成するシンボルのみを同じ列に配置することにより、この判別が容易になる。
回路図生成/更新画面において必要な情報が入力された後の処理手順を図28に示す。まず、回路図生成/更新画面において指定された嵌合定義ファイルを嵌合データ取得部442が取得して読み取る(ステップS201)。そして、回路図生成/更新部445が、読み取られた嵌合定義ファイルから親側のコネクタを1つ選択する(ステップS202)。
ここで、親側のコネクタを全て選択済であれば(ステップS203肯定)、回路図生成/更新部445は、処理を終了する。未選択の親側のコネクタを選択できた場合は(ステップS203否定)、そのコネクタが回路図に配置されていなければ(ステップS204否定)、回路図生成/更新部445は、部品情報取得部443に指示して、ライブラリアクセスキーをキーにして部品情報管理サーバ200からシンボルを取得させる(ステップS205)。
そして、指定された条件にしたがって、取得されたシンボルを回路図の所定の位置に配置し(ステップS206)、そのシンボルに信号線を追加した後(ステップS207)、部品名とネット名も追加する(ステップS208)。一方、選択したコネクタが既に回路図に配置されている場合は(ステップS204肯定)、嵌合定義ファイルの内容と一致するように回路図上のネット名を更新する(ステップS209)。
こうして、選択したコネクタを処理した後、回路図生成/更新部445は、ステップS202に戻って、次の未選択のコネクタの選択を試みる。なお、この説明では、嵌合定義ファイルの親側のコネクタの回路図を生成する例を示したが、子側のコネクタの回路図を生成することも可能である。
図23の説明に戻って、嵌合先属性表示部446は、図面データの編集中にコネクタのピンが選択され、所定の操作がおこなわれた場合に、そのピンと接続される相手方のプリント基板のピンの情報を表示部410に表示させる処理部である。そして、嵌合先回路表示部447は、図面データの編集中にコネクタのピンが選択され、所定の操作がおこなわれた場合に、そのピンと接続される相手方のプリント基板のピンの部分の図面データを表示部410に表示させる処理部である。
例えば、プリント基板12の図面データの編集中に、ピンA3が選択された状態で、マウスの右ボタンが押下される等の操作がおこなわれた場合、CAD装置401は、図29に示すような処理選択メニュー61を表示させる。
そして、この処理選択メニュー61において、「嵌合先属性表示」が選択された場合、嵌合先属性表示部446は、図30に示すように、プリント基板11のコネクタCN1のピンA3の情報をポップアップウィンドウ62を表示させる。ポップアップウィンドウ62に表示される情報には、少なくとも、ピンA3のピン名とネット名が含まれる。このピン名やネット名は、プリント基板11を含む図面データから取得することが好ましい。
このように、接続相手のプリント基板の対応するピンの情報を表示することにより、利用者は、ピンへの信号の割り当てが正しいことを容易に確認しながら編集作業を進めることができる。
また、処理選択メニュー61において、「嵌合先回路表示」が選択された場合、嵌合先回路表示部447は、接続相手のプリント基板11の回路図の編集画面を開き、コネクタCN1のピンA3の部分をズーム表示させる。
また、処理選択メニュー61において、「嵌合先回路表示(BWB透過)」が選択された場合、嵌合先回路表示部447は、BWBであるプリント基板11を経由して接続されるプリント基板13の回路図の編集画面を開き、コネクタCN2のピンA3の部分をズーム表示させる。
このように、接続相手のプリント基板や、BWBを経由して接続されるプリント基板の対応するピンの部分の編集画面を表示することにより、利用者は、ピンへの信号の割り当て等を容易に変更することができる。
図31は、処理選択メニュー61表示後の処理手順を示すフローチャートである。同図に示すように、処理選択メニュー61が表示された後(ステップS301)、「嵌合先属性表示」が選択された場合(ステップS302肯定)、嵌合先属性表示部446は、接続相手のプリント基板の対応するピンの情報を取得し(ステップS303)、これを表示する(ステップS304)。
また、処理選択メニュー61において「嵌合先回路表示」が選択された場合(ステップS302否定、ステップS305肯定)、嵌合先回路表示部447は、接続相手のプリント基板の情報を取得し(ステップS306)、「嵌合先回路表示(BWB透過)」が選択された場合は(ステップS302否定、ステップS305否定)、BWBを経由して接続されるプリント基板の情報を取得する(ステップS307)。
こうして、プリント基板の情報を取得した後、嵌合先回路表示部447は、情報を取得したプリント基板の回路図の編集画面が表示されていなければ(ステップS308否定)、回路図の編集画面を表示させる(ステップS309)。そして、表示されている編集画面において、選択されたピンと対応するピンの部分をズーム表示させる(ステップS310)。
なお、嵌合先属性表示部446や嵌合先回路表示部447が上記の機能を実現するには、編集中のプリント基板と接続される基板の属性情報を嵌合データ取得部442が予め読み込み、記憶部450の嵌合データ記憶部452に格納しておくことが必要である。この嵌合データの読み込みは、プリント基板の編集開始時に嵌合データ取得部442が自動的におこなうこととしてもよいし、利用者が嵌合データ取得部442に指示をおこなっておこなわせることとしてもよい。
図23の説明に戻って、記憶部450は、各種情報を記憶する記憶部であり、図面データ記憶部451と、嵌合データ記憶部452とを有する。図面データ記憶部451は、編集対象のプリント基板等の図面データを記憶する記憶部であり、嵌合データ記憶部452は、嵌合チェック支援装置301〜303において定義された、ピンの対応を示す情報を記憶する記憶部である。
以上説明してきたように、本実施例に係る嵌合チェック支援装置301〜303およびCAD装置401〜403は、他のプリント基板と接続されるプリント基板を効率よく設計するための各種機能を備える。
なお、図3に示した嵌合チェック支援装置301および図23に示したCAD装置401の構成は、本発明の要旨を逸脱しない範囲で種々に変更することができる。例えば、嵌合チェック支援装置301の制御部340の機能をソフトウェアとして実装し、これをコンピュータで実行することにより、嵌合チェック支援装置301と同等の機能を実現することもできる。同様に、CAD装置401の制御部440の機能をソフトウェアとして実装し、これをコンピュータで実行することにより、CAD装置401と同等の機能を実現することもできる。
また、嵌合チェック支援装置301の制御部340の機能とCAD装置401の制御部440の機能を併せもったソフトウェア実現し、これをコンピュータで実行することにより、嵌合チェック支援装置301とCAD装置401の双方の機能を実現することができる。
以下に、制御部340の機能をソフトウェアとして実装した嵌合チェック支援プログラム1071を実行するコンピュータの一例を示す。制御部440の機能を実装したCADプログラムも、同様の構成のコンピュータによって実行される。
図32は、嵌合チェック支援プログラム1071を実行するコンピュータ1000を示す機能ブロック図である。このコンピュータ1000は、各種演算処理を実行するCPU(Central Processing Unit)1010と、ユーザからのデータの入力を受け付ける入力装置1020と、各種情報を表示する表示装置1030と、記録媒体からプログラム等を読み取る媒体読取り装置1040と、ネットワークを介して他のコンピュータとの間でデータの授受をおこなうネットワークインターフェース装置1050と、各種情報を一時記憶するRAM(Random Access Memory)1060と、ハードディスク装置1070とをバス1080で接続して構成される。
そして、ハードディスク装置1070には、図3に示した制御部340と同様の機能を有する嵌合チェック支援プログラム1071と、図3に示した記憶部350に記憶される各種データに対応する嵌合チェック支援用データ1072とが記憶される。なお、嵌合チェック支援用データ1072を、適宜分散させ、ネットワークを介して接続された他のコンピュータに記憶させておくこともできる。
そして、CPU1010が嵌合チェック支援プログラム1071をハードディスク装置1070から読み出してRAM1060に展開することにより、嵌合チェック支援プログラム1071は、嵌合チェック支援プロセス1061として機能するようになる。そして、嵌合チェック支援プロセス1061は、嵌合チェック支援用データ1072から読み出した情報等を適宜RAM1060上の自身に割り当てられた領域に展開し、この展開したデータ等に基づいて各種データ処理を実行する。
なお、上記の嵌合チェック支援プログラム1071は、必ずしもハードディスク装置1070に格納されている必要はなく、CD−ROM等の記憶媒体に記憶されたこのプログラムを、コンピュータ1000が読み出して実行するようにしてもよい。また、公衆回線、インターネット、LAN(Local Area Network)、WAN(Wide Area Network)等を介してコンピュータ1000に接続される他のコンピュータ(またはサーバ)等にこのプログラムを記憶させておき、コンピュータ1000がこれらからプログラムを読み出して実行するようにしてもよい。
なお、上記の実施例では、本発明をコネクタのピンの嵌合をチェックするためにもちいる例を示したが、本発明は、電気的接続部位(Electronic connect section)の電気的端子(Electronic terminal)の嵌合をチェックするために広くもちいることができる。電気的接続部位には、コネクタ以外に、例えば、ソケットや、電気的接続手段によって接続される各種部品の部位が含まれる。ここでいう電気的接続手段には、例えば、半田付け、各種挿入型の接続手段(例えば、DIP:Dual Inline Package、SOP:Single Inline Package、ZIP:Zigzag Inline Package、PGA:Pin Grid Package等)、各種表面実装型の接続手段(例えば、SOP:Small Outline Package、SOJ:Small Outline J-leaded、QFP:Quad Flat Package、QFJ:Quad Flat J-leaded Package、BGA:Ball Grid Array、CSP:Chip Size Package、TCP:Tape Carrier Package、LLCC:Lead Less Chip Carrier、LGA:Land Grid Array等)が含まれ、電気的接続部位を有する部品には、例えば、MCP:Multi Chip Package、MCM:Multi Chip Module、SiP:System in Package等も含まれる。
(付記1)第1のコネクタのピンに割り当てられている信号と、前記第1のコネクタと接続される第2のコネクタのピンに割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置であって、
コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得手段と、
前記図面データ取得手段によって取得された図面データに含まれる前記第1のコネクタの情報と、前記第2のコネクタの情報を表示手段に表示するコネクタ情報表示手段と、
前記コネクタ情報表示手段によって表示された前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を所定の順序で並び替えるピン情報ソート手段と
を備えたことを特徴とする嵌合チェック支援装置。
(付記2)前記ピン情報ソート手段は、前記図面データでの格納順序にしたがって、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記3)前記ピン情報ソート手段は、ピン名全体をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記4)前記ピン情報ソート手段は、ピン名を文字部と数字部に分割し、文字部を優先ソートキーとし、数字部を副次ソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を、並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記5)前記ピン情報ソート手段は、ピン名を文字部と数字部に分割し、数字部を優先ソートキーとし、文字部を副次ソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を、並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記6)前記ピン情報ソート手段は、ネット名をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記7)前記ピン情報ソート手段は、論理透過したネット名をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記1に記載の嵌合チェック支援装置。
(付記8)前記第1のコネクタのピンと前記第2のコネクタのピンの対応の指定を受け付け、受け付けたピンの対応を記憶手段に記憶させる嵌合定義手段をさらに備えたことを特徴とする付記1〜7のいずれか1つに記載の嵌合チェック支援装置。
(付記9)前記コネクタ情報表示手段は、前記嵌合定義手段において受け付けられたピンの対応にしたがって、対応するピン情報を並べて表示することを特徴とする付記8に記載の嵌合チェック支援装置。
(付記10)第1のコネクタのピンに割り当てられている信号と、前記第1のコネクタと接続される第2のコネクタのピンに割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援プログラムであって、
コネクタの各ピンのピン名とネット名の対応を示すピン情報を含む図面データを取得する図面データ取得手順と、
前記図面データ取得手順によって取得された図面データに含まれる前記第1のコネクタの情報と、前記第2のコネクタの情報を表示手段に表示するコネクタ情報表示手順と、
前記コネクタ情報表示手順によって表示された前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を所定の順序で並び替えるピン情報ソート手順と
をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。
(付記11)前記ピン情報ソート手順は、前記図面データでの格納順序にしたがって、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記12)前記ピン情報ソート手順は、ピン名全体をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記13)前記ピン情報ソート手順は、ピン名を文字部と数字部に分割し、文字部を優先ソートキーとし、数字部を副次ソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を、並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記14)前記ピン情報ソート手順は、ピン名を文字部と数字部に分割し、数字部を優先ソートキーとし、文字部を副次ソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を、並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記15)前記ピン情報ソート手順は、ネット名をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記16)前記ピン情報ソート手順は、論理透過したネット名をソートキーとして、前記第1のコネクタのピン情報と、前記第2のコネクタのピン情報を並び替えることを特徴とする付記10に記載の嵌合チェック支援プログラム。
(付記17)前記第1のコネクタのピンと前記第2のコネクタのピンの対応の指定を受け付け、受け付けたピンの対応を記憶手段に記憶させる嵌合定義手順をさらにコンピュータに実行させることを特徴とする付記10〜16のいずれか1つに記載の嵌合チェック支援プログラム。
(付記18)前記コネクタ情報表示手順は、前記嵌合定義手順において受け付けられたピンの対応にしたがって、対応するピン情報を並べて表示することを特徴とする付記17に記載の嵌合チェック支援プログラム。
以上のように、本発明に係る嵌合チェック支援装置および嵌合チェック支援プログラムは、コネクタのピンに割り当てられている信号の対応が正しいことを確認するために有用であり、特に、対応するコネクタピンに同一のピン名が設定されていない場合でも、コネクタのピンへの信号の割り当てが正しいことを効率よく検証することが必要な場合に適している。
コネクタによって接続されるプリント基板の一例を示す図である。 本実施例に係る設計支援システムの構成を示す図である。 本実施例に係る嵌合チェック支援装置の構成を示す機能ブロック図である。 レベル1のプリント基板の情報を取得した後の嵌合チェック画面の例を示す図である。 レベル2のプリント基板の情報を取得した後の嵌合チェック画面の例を示す図である。 2つのピンを対応付けた後の嵌合定義画面の例を示す図である。 ピンの物理的な並びの一例を示す図である。 ピン名全体を文字列としてソートした後の嵌合定義画面の例を示す図である。 ピンの物理的な並びの一例を示す図である。 ピン名全体を文字列としてソートした後の嵌合定義画面の例を示す図である。 ピン名を文字部と数字部に分割し文字部優先でソートした後の嵌合定義画面の例を示す図である。 ピンの物理的な並びの一例を示す図である。 ピン名を文字部と数字部に分割し文字部優先でソートした後の嵌合定義画面の例を示す図である。 ピン名を文字部と数字部に分割し数字部優先でソートした後の嵌合定義画面の例を示す図である。 ネット名でソートした後の嵌合定義画面の例を示す図である。 論理透過したネット名でソートした後の嵌合定義画面の例を示す図である。 嵌合定義後の嵌合チェック画面の例を示す図である。 嵌合チェックを実行後の嵌合チェック画面の例を示す図である。 嵌合チェック処理の処理手順を示すフローチャートである。 嵌合定義ファイルの一例を示す図である。 図面データのデータ構成の一例を示す図である。 嵌合データのデータ構成の一例を示す図である。 本実施例に係るCAD装置の構成を示す機能ブロック図である。 生成される回路図の一例を示す図である。 回路図生成/更新画面の画面例を示す図である。 順次配置を指定した場合の部品の配置例を示す図である。 同一部品のみを一列に配置するように指定した場合の部品の配置例を示す図である。 回路図生成/更新処理の処理手順を示すフローチャートである。 処理選択メニューの一例を示す図である。 嵌合先属性情報の表示の一例を示す図である。 処理選択メニュー表示後の処理手順を示すフローチャートである。 嵌合チェック支援プログラムを実行するコンピュータを示す機能ブロック図である。
符号の説明
11、12、13 プリント基板
12a、12b、13a、13b IC
20 ネットワーク
31〜33、41 コネクタ
51 シンボル
52 信号結合子
61 処理選択メニュー
62 ポップアップウィンドウ
100 図面データ管理サーバ
200 部品情報管理サーバ
301〜303 嵌合チェック支援装置
310 表示部
320 入力部
330 ネットワークインターフェース部
340 制御部
341 図面データ取得部
342 コネクタ情報表示部
343 ピン情報ソート部
344 嵌合定義部
345 嵌合チェック部
346 図面データ更新部
347 嵌合データ入出力部
350 記憶部
351 図面データ記憶部
351a 図面情報
351b コネクタ情報
351c ピン情報
352 嵌合データ記憶部
352a コネクタ対応情報
352b ピン対応情報
401〜403 CAD装置
410 表示部
420 入力部
430 ネットワークインターフェース部
440 制御部
441 図面編集部
442 嵌合データ取得部
443 部品情報取得部
444 配置条件取得部
445 回路図生成/更新部
446 嵌合先属性表示部
447 嵌合先回路表示部
450 記憶部
451 図面データ記憶部
452 嵌合データ記憶部
1000 コンピュータ
1010 CPU
1020 入力装置
1030 表示装置
1040 媒体読取り装置
1050 ネットワークインターフェース装置
1060 RAM
1061 嵌合チェック支援プロセス
1070 ハードディスク装置
1071 嵌合チェック支援プログラム
1072 嵌合チェック支援用データ
1080 バス

Claims (10)

  1. 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援装置であって、
    電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手段と、
    前記図面データ取得手段によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手段と、
    前記電気的接続部位情報表示手段によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を所定の順序で並び替える端子情報ソート手段と
    を備えたことを特徴とする嵌合チェック支援装置。
  2. 前記端子情報ソート手段は、前記図面データでの格納順序にしたがって、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  3. 前記端子情報ソート手段は、端子名全体をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  4. 前記端子情報ソート手段は、端子名を文字部と数字部に分割し、文字部を優先ソートキーとし、数字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  5. 前記端子情報ソート手段は、端子名を文字部と数字部に分割し、数字部を優先ソートキーとし、文字部を副次ソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を、並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  6. 前記端子情報ソート手段は、ネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  7. 前記端子情報ソート手段は、論理透過したネット名をソートキーとして、前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を並び替えることを特徴とする請求項1に記載の嵌合チェック支援装置。
  8. 前記第1の電気的接続部位の電気的端子と前記第2の電気的接続部位の電気的端子の対応の指定を受け付け、受け付けた電気的端子の対応を記憶手段に記憶させる嵌合定義手段をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の嵌合チェック支援装置。
  9. 前記電気的接続部位情報表示手段は、前記嵌合定義手段において受け付けられた電気的端子の対応にしたがって、対応する端子情報を並べて表示することを特徴とする請求項8に記載の嵌合チェック支援装置。
  10. 第1の電気的接続部位の電気的端子に割り当てられている信号と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子に割り当てられている信号の対応が正しいことを確認する作業を支援する嵌合チェック支援プログラムであって、
    電気的接続部位の各電気的端子の端子名とネット名の対応を示す端子情報を含む図面データを取得する図面データ取得手順と、
    前記図面データ取得手順によって取得された図面データに含まれる前記第1の電気的接続部位の情報と、前記第2の電気的接続部位の情報を表示手段に表示する電気的接続部位情報表示手順と、
    前記電気的接続部位情報表示手順によって表示された前記第1の電気的接続部位の端子情報と、前記第2の電気的接続部位の端子情報を所定の順序で並び替える端子情報ソート手順と
    をコンピュータに実行させることを特徴とする嵌合チェック支援プログラム。
JP2007307150A 2006-12-07 2007-11-28 嵌合チェック支援装置および嵌合チェック支援プログラム Expired - Fee Related JP5050809B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007307150A JP5050809B2 (ja) 2006-12-07 2007-11-28 嵌合チェック支援装置および嵌合チェック支援プログラム
US12/000,098 US20080301600A1 (en) 2006-12-07 2007-12-07 CAD apparatus and check support apparatus
US12/805,297 US8510698B2 (en) 2006-12-07 2010-07-22 CAD apparatus and check support apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006330500 2006-12-07
JP2006330500 2006-12-07
JP2007307150A JP5050809B2 (ja) 2006-12-07 2007-11-28 嵌合チェック支援装置および嵌合チェック支援プログラム

Publications (2)

Publication Number Publication Date
JP2008165752A true JP2008165752A (ja) 2008-07-17
JP5050809B2 JP5050809B2 (ja) 2012-10-17

Family

ID=38669097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307150A Expired - Fee Related JP5050809B2 (ja) 2006-12-07 2007-11-28 嵌合チェック支援装置および嵌合チェック支援プログラム

Country Status (5)

Country Link
US (1) US20080140323A1 (ja)
EP (1) EP1956504A1 (ja)
JP (1) JP5050809B2 (ja)
KR (1) KR20080052356A (ja)
CN (1) CN101196959A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165755A (ja) * 2006-12-07 2008-07-17 Fujitsu Ltd 嵌合チェック支援装置および嵌合チェック支援プログラム
US8201136B2 (en) 2006-12-07 2012-06-12 Fujitsu Limited CAD apparatus, method, and computer product for designing printed circuit board
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730963B2 (ja) * 2013-08-08 2015-06-10 株式会社シンテックホズミ 回路図提供装置、回路図提供方法、および回路図提供システム
JP6449319B2 (ja) * 2014-03-13 2019-01-09 マイクロ モーション インコーポレイテッド コネクタのピンの割り当てを再構成するための方法および装置
US10664636B2 (en) * 2017-12-20 2020-05-26 International Business Machines Corporation Pin number definition based analytics

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
JPH09259174A (ja) * 1996-03-26 1997-10-03 Fuji Xerox Co Ltd 回路図dbと基板dbとの照合装置
JPH1166118A (ja) * 1997-08-26 1999-03-09 Nec Corp プリント基板cadシステム
JPH11282895A (ja) * 1998-03-31 1999-10-15 Aiphone Co Ltd 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体
JP2000123060A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 回路情報と線路情報との表示方法
JP2001325315A (ja) * 2000-05-16 2001-11-22 Fujitsu Ltd マルチpcb間接続設計支援装置
JP2003233636A (ja) * 2002-02-06 2003-08-22 Fujitsu Ltd 回路検証装置
JP2004287585A (ja) * 2003-03-19 2004-10-14 Nec Corp カード設計検証方法及びカード設計検証システム
JP2006350451A (ja) * 2005-06-13 2006-12-28 Sharp Corp 回路設計支援装置、および回路設計支援方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797378B2 (ja) * 1989-02-21 1995-10-18 日本電気株式会社 回路図発生方式
JP2856640B2 (ja) * 1993-07-08 1999-02-10 株式会社日立製作所 論理回路図エディタシステム
US5987458A (en) * 1996-09-26 1999-11-16 Lockheed Martin Corporation Automated cable schematic generation
US6708144B1 (en) * 1997-01-27 2004-03-16 Unisys Corporation Spreadsheet driven I/O buffer synthesis process
CA2315548C (en) * 2000-08-09 2009-05-19 Semiconductor Insights Inc. Advanced schematic editor
JP2002230061A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 半導体回路接続データベース及びこれを用いた半導体回路設計方法
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs
US7168041B1 (en) * 2002-06-10 2007-01-23 Cadence Design Systems, Inc. Method and apparatus for table and HDL based design entry
JP2004213605A (ja) * 2002-11-15 2004-07-29 Fujitsu Ltd 論理等価検証装置
US6868531B1 (en) * 2002-12-27 2005-03-15 Unisys Corporation Generation of ordered interconnect output from an HDL representation of a circuit
US7103434B2 (en) * 2003-10-14 2006-09-05 Chernyak Alex H PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems
US7275230B2 (en) * 2004-06-11 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods to gather and display pin congestion statistics using graphical user interface
US7546571B2 (en) * 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
JP2006079447A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム
JP4448466B2 (ja) * 2005-03-17 2010-04-07 富士通株式会社 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置
US7398500B1 (en) * 2005-09-30 2008-07-08 Taray Technologies Netlist synthesis and automatic generation of PC board schematics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
JPH09259174A (ja) * 1996-03-26 1997-10-03 Fuji Xerox Co Ltd 回路図dbと基板dbとの照合装置
JPH1166118A (ja) * 1997-08-26 1999-03-09 Nec Corp プリント基板cadシステム
JPH11282895A (ja) * 1998-03-31 1999-10-15 Aiphone Co Ltd 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体
JP2000123060A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 回路情報と線路情報との表示方法
JP2001325315A (ja) * 2000-05-16 2001-11-22 Fujitsu Ltd マルチpcb間接続設計支援装置
JP2003233636A (ja) * 2002-02-06 2003-08-22 Fujitsu Ltd 回路検証装置
JP2004287585A (ja) * 2003-03-19 2004-10-14 Nec Corp カード設計検証方法及びカード設計検証システム
JP2006350451A (ja) * 2005-06-13 2006-12-28 Sharp Corp 回路設計支援装置、および回路設計支援方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165755A (ja) * 2006-12-07 2008-07-17 Fujitsu Ltd 嵌合チェック支援装置および嵌合チェック支援プログラム
US8201136B2 (en) 2006-12-07 2012-06-12 Fujitsu Limited CAD apparatus, method, and computer product for designing printed circuit board
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus

Also Published As

Publication number Publication date
US20080140323A1 (en) 2008-06-12
EP1956504A1 (en) 2008-08-13
JP5050809B2 (ja) 2012-10-17
KR20080052356A (ko) 2008-06-11
CN101196959A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
JP5050810B2 (ja) Cad装置およびcadプログラム
JP5050811B2 (ja) 嵌合チェック支援装置および嵌合チェック支援プログラム
JP4962285B2 (ja) Cad装置およびcadプログラム
US8510698B2 (en) CAD apparatus and check support apparatus
JP5050809B2 (ja) 嵌合チェック支援装置および嵌合チェック支援プログラム
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
JP2007094506A (ja) 回路検証システムと方法、及びプログラム
JP3991224B2 (ja) カード設計検証方法及びカード設計検証システム
CN109101730B (zh) 一种获取芯片关联元件的方法及系统
US20080028346A1 (en) Method and system for determining required quantity of testing points on a circuit layout diagram
JP5175623B2 (ja) システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体
KR20120053586A (ko) 부품 자동삽입장치용 부품 리스트 생성장치, 그 생성방법 및 캐드장치
JP2002132847A (ja) 配線図作成システム
Brorson Circuit design on your Linux box using gEDA
JP2751215B2 (ja) グループ別配線装置
CN114357924A (zh) 一种元器件封装的创建方法及装置
JP3095308B2 (ja) 電気部品概略位置決定装置
JP2000155768A (ja) 配線経路表示方法
JP2002092067A (ja) 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体
JPH11306209A (ja) 電気回路設計装置および記録媒体
JP2007058654A (ja) 電気回路図作成支援装置
KR20020056392A (ko) 다중 인쇄회로기판 설계 방법
JP2005309753A (ja) 回路図作成支援装置及びプログラム
JP2009276968A (ja) 表示制御装置、表示制御方法及び表示制御プログラム
JPH07192030A (ja) 回路図作成装置及び回路図作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees