JP6449319B2 - コネクタのピンの割り当てを再構成するための方法および装置 - Google Patents

コネクタのピンの割り当てを再構成するための方法および装置 Download PDF

Info

Publication number
JP6449319B2
JP6449319B2 JP2016557069A JP2016557069A JP6449319B2 JP 6449319 B2 JP6449319 B2 JP 6449319B2 JP 2016557069 A JP2016557069 A JP 2016557069A JP 2016557069 A JP2016557069 A JP 2016557069A JP 6449319 B2 JP6449319 B2 JP 6449319B2
Authority
JP
Japan
Prior art keywords
accessory
connector
pin
processor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016557069A
Other languages
English (en)
Other versions
JP2017509994A (ja
Inventor
リンジュイン ワン,
リンジュイン ワン,
Original Assignee
マイクロ モーション インコーポレイテッド
マイクロ モーション インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロ モーション インコーポレイテッド, マイクロ モーション インコーポレイテッド filed Critical マイクロ モーション インコーポレイテッド
Publication of JP2017509994A publication Critical patent/JP2017509994A/ja
Application granted granted Critical
Publication of JP6449319B2 publication Critical patent/JP6449319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R29/00Coupling parts for selective co-operation with a counterpart in different ways to establish different circuits, e.g. for voltage selection, for series-parallel selection, programmable connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Dental Tools And Instruments Or Auxiliary Dental Instruments (AREA)
  • Microcomputers (AREA)

Description

後述の実施形態は、ピンの割り当てを有するコネクタに関するものであり、とくにコネクタのピンの割り当てを再構成するための方法および装置に関するものである。
電子デバイスはコネクタを介して互いに通信する。たとえば、プリント回路板(PCB)は当該プリント回路板にはんだ付けされる多重ピンコネクタを有することができる。多重ピンコネクタは、ケーブルの露出したコンダクタの各々が多重ピンコネクタの各ピンと導通可能なように、ケーブルと接続することができる。電子デバイスは、ピンおよびコンダクタを介して信号を送受信することにより、コネクタおよびケーブルを介して通信することができる。ケーブルをコネクタへ後ろ向きに取り付けることができないようにコネクタは通常キーを有している。場合によっては、ケーブルに代えて、PCBを他のPCBに直接結合することもある。たとえば、表示装置およびキーボードを一体的に備えている入力/出力(I/O)デバイスは嵌合ペアコネクタ(mating pair connector)を介してプロセッサボードと結合されている場合もある。コネクタ−ケーブル構成に類似して、嵌合ペアコネクタの各ピンは、他の嵌合ペアコネクタの他のピンと一意的にペアになっている。
PCBのコネクタのピンは割り当てられている。すなわち、PCBのコネクタの各ピンは特定の信号に割り当てられている。これらの割り当てには、たとえばI/Oデバイスへ+5VDCを提供し、I/Oデバイスからプロセッサボードへのデータを受け(通常「DATA」と表示される)、コネクタを介した送信を中断する信号などが含まれている。さまざまなPCBの相互運用を担保するために、コネクタのどのピンを個々の信号に割り当てるかを特定するRSー232規格の如き複数の規格が開発されている。これら複数の規格のうちのいくつかはピンのすべてに信号を割り当てられていないが、割り当てられていないこのようなピンは専用の信号のために用いられることが多い。したがって、いくつかのコネクタは規格に技術的に準拠している場合であっても互換性がない。
また、多くの電子デバイスにおいて汎用性の入出力(GPIO)コネクタも用いられている。これらのコネクタは複数の異なる規格にわたって周辺機器と接続可能となっている。しかしながら、コネクタは、異なる規格で接続することに起因して、通常大きくてかさばるものであり、製品設計に含まれなければならない。たとえば、少数のピンをもっぱらUSBプロトコルに割り当て、他のピンをSCSIプロトコルまたはPCMプロトコルに割り当てる。また、GPIOコネクタは、個々の電子デバイス関連する専用のピンの割り当てではなくピンの割り当てが知られている規格に依存している。
多くのPCBは、ピンの割り当てが全体的に専用のものであるコネクタを用いている。スペース、コスト、形状因子制約、重量、ライセンシングおよび最小データ転送速度などを考慮すると、メーカーは専用のピンの割り当てを使用するようになる。たとえば、企業は、ある製品の限定されたスペースに適合しなければならない特注のプロセッサボード用に固有のピンの割り当てを開発することが可能である。GPIOコネクタまたは業界基準のコネクタを備えた一般的に入手可能なプロセッサボードは高価すぎるかまたは大きすぎて製品に適合することができない場合がある。したがって、企業は、小さなサイズのコネクタのピンすべてを完全に活用する専用のピンの割り当てを開発している。
このような専用のピンの割り当てを備えたコネクタは、性能の向上または交換を必要とするデバイス間で用いられる場合もある。たとえば、I/Oコネクタへの専用のピンの割り当てを備えたプロセッサボードは、顧客がプロセッサボードのプロセッサバージョンに対して信頼を寄せているので性能向上の対象にはならない場合もあるが、しかしながら、I/Oコネクタと結合するI/Oデバイスがセンサーの技術的革新により改良される場合もある。たとえば、容量性タッチボタンが特定の用途においてより安価でありかつより信頼が高い場合、赤外線ボタンを容量性タッチボタンに交換する場合もある。
これらの改良は、プロセッサボードに対して適切に動作するように異なるピンの割り当てを必要とする場合もある。しかしながら、コネクタのピンは特定のタイプのアクセサリ用に既に割り当てられてしまっている。このような状況に鑑み、コネクタのピンの割り当てを再構成する装置および方法の必要性が存在する。
コネクタのピンの割り当てを再構成する方法が提供されている。ある実施形態によれば、かかる方法は、複数のピンを有しているコネクタと結合しているアクセサリから当該コネクタのアクセサリピン割り当てに関連付けられた現アクセサリタイプを読み込むステップを有している。また、かかる方法は、現アクセサリタイプをコネクタピン割り当てに関連付けられた格納アクセサリタイプと比較してアクセサリピン割り当てがコネクタピン割り当てと互換性があるか否かを判断するステップを有している。
コネクタのピンの割り当てを再構成するための装置が提供されている。かかる装置は、コネクタが有する複数のピンと、 コネクタと結合しているアクセサリと、複数のピンと結合しているプロセッサとを備えている。かかるプロセッサは、 アクセサリからアクセサリピン割り当てに関連付けられた現アクセサリタイプを読み込み、 現アクセサリタイプをコネクタピン割り当てに関連付けられた格納アクセサリタイプと比較し、 現アクセサリタイプと格納アクセサリタイプとの間の比較に基づいてコネクタピン割り当てを変更するように構成されている。
態様
ある態様によれば、コネクタ(100)のピンの割り当てを再構成するための方法(700)は、複数のピン(110)を有するコネクタ(100)と結合しているアクセサリ(30)からコネクタ(100)のアクセサリピン割り当て(31)に関連付けられた現アクセサリタイプ(34a)を読み込むステップを有している。かかる方法は、現アクセサリタイプ(34a)をコネクタピン割り当て(17)に関連付けられた格納アクセサリタイプ(18a)と比較してアクセサリピン割り当て(31)がコネクタピン割り当て(17)と互換性があるか否かを判断するステップをさらに有している。
好ましくは、かかる方法は、アクセサリピン割り当て(31)がコネクタピン割り当て(17)と互換性がない場合、アクセサリピン割り当て(31)と互換性があるようにコネクタピン割り当て(17)を変更するステップをさらに有している。
好ましくは、コネクタピン割り当て(17)を変更するステップは、コネクタ(100)と結合しているアクセサリ(30)からデータを読み込むように少なくとも1つのデータピンの割り当てを変更するステップを有している。
好ましくは、格納アクセサリタイプ(18a)は、アクセサリ(30)がコネクタ(100)と結合する前にコネクタ(100)と結合していた旧アクセサリ(20)に関連付けられているものである。
好ましくは、かかる方法は、アクセサリ(30)と通信するためにアクセサリ(30)からさらなるデータを必要とするか否かを判断すべくアクセサリ(30)の現フラッグ(34b)をチェックするステップをさらに有している。
好ましくは、現フラッグ(34b)は、アクセサリ(30)がプロセッサボード(10)と結合する前にアクセサリ(30)を校正することにより求められる校正係数に関連付けられているものである。
好ましくは、現フラッグ(34b)はアクセサリ(30)の固有の識別子である。
好ましくは、コネクタピン割り当て(17)を変更するステップは、コネクタピン割り当て(17)を変更するために、コネクタ(100)と結合しているプロセッサボード(10)のプロセッサ(12)の少なくとも1つのプログラム可能なフラッグ(19)を変更するステップを有している。
好ましくは、格納アクセサリタイプ(18a)は、アクセサリ(30)がコネクタ(100)と結合する前にコネクタ(100)と結合していた旧アクセサリ(20)により提供されたものである。
好ましくは、現アクセサリタイプ(34a)は、複数のピン(110)のうちの、少なくとも2つのアクセサリピン割り当て(21、31)において共通に割り当てられた少なくとも1つのピンを介して読み込まれる。
ある態様によれば、コネクタ(100)のピンの割り当てを再構成するための装置(600)は、コネクタ(100)が有する複数のピン(110)と、コネクタ(100)と結合しているアクセサリ(30)と、複数のピン(110)と結合しているプロセッサ(12)とを備えており、当該プロセッサ(12)は、アクセサリ(30)からアクセサリピン割り当て(31)に関連付けられた現アクセサリタイプ(34a)を読み込み、現アクセサリタイプ(34a)をコネクタピン割り当て(17)に関連付けられた格納アクセサリタイプ(18a)と比較し、現アクセサリタイプ(34a)と格納アクセサリタイプ(18a)との間の比較に基づいてコネクタピン割り当て(17)を変更するように構成されている。
好ましくは、プロセッサ(12)は、現アクセサリタイプ(34a)と格納アクセサリタイプ(18a)との間の比較に基づいて、アクセサリピン割り当て(31)がコネクタピン割り当て(17)と互換性があるか否かを判断するようにさらに構成されている。
好ましくは、プロセッサ(12)は、アクセサリ(30)からデータを読み込むようコネクタピン割り当て(17)のうちの少なくとも1つのデータピンの割り当てを変更するようにさらに構成されている。
好ましくは、格納アクセサリタイプ(18a)は、アクセサリ(30)がコネクタ(100)と結合する前にコネクタ(100)と結合していた旧アクセサリ(20)に関連付けられているものである。
好ましくは、プロセッサ(12)は、アクセサリ(30)と通信するためにアクセサリ(30)からさらなるデータを必要とするか否かを判断すべくアクセサリの現フラッグ(34b)をチェックするようにさらに構成されている。
好ましくは、現フラッグ(34b)は、アクセサリ(30)がプロセッサボード(10)と結合する前にアクセサリ(30)を校正することにより求められた校正係数に関連付けられているものである。
好ましくは、現フラッグ(34b)はアクセサリ(30)の固有の識別子である。
好ましくは、プロセッサ(12)は、コネクタピン割り当て(17)を変更するために、プロセッサ(12)の少なくとも1つのプログラム可能なフラッグ(19)を変更するように構成されている。
好ましくは、プロセッサ(12)は、複数のピン(110)のうちの、少なくとも2つのアクセサリピン割り当て(21、31)において共通に割り当てられた少なくとも1つのピンを介して現アクセサリタイプ(34a)を読み込むようにさらに構成されている。
好ましくは、プロセッサ(12)は、アクセサリ(30)がコネクタ(100)に接続される前に格納アクセサリタイプ(18a)を格納するようにさらに構成されている。
同一の参照番号はすべての図面において同一の部品を表わしている。また、図面は必ずしも同一の縮尺ではないことに留意されたい。
ある実施形態にかかるプロセッサボード10を示す平面図である。 プロセッサ12の一部を示す概略図である。 第一のアクセサリ20を示す概略図である。 ある実施形態にかかるコネクタ100を備えたプロセッサボード10を示す他の平面図である。 ある実施形態にかかる他のアクセサリ30を示す概略図である。 コネクタ100のピンの割り当てを再構成するための装置600を示すブロック図である。 ある実施形態にかかるコネクタ100のピンの割り当てを再構成するための方法700を示すフローチャートである。
図1〜図7および下記記載は、ピンの割り当てを再構成するための方法を最良のモードで実施および利用する方法を当業者に教示するための具体的な実施形態が示されている。本発明の原理を教示するために、従来技術の一部が単純化または省略されている。当業者にとって明らかなように、実施形態の変形例もまた本発明の範囲に含まれる。また当業者にとって明らかなように、後述の構成要件をさまざまな方法で組み合わせてピンの割り当てを再構成するための方法の複数の変形例を形成してもよい。したがって、後述の実施形態は、後述の具体的な例に限定されるものではなく、特許請求の範囲およびその均等物によってのみ限定されるものである。
図1には、ある実施形態にかかるプロセッサボード10の平面図が示されている。図示されているように、プロセッサボード10は当該プロセッサボード10の基板と結合されるコネクタ100を備えている。コネクタ100は、嵌め合いペア(mating pair)であるが、当該ペアのうちの雌型半分のみが図示されている。雄型半分は明瞭さのために図示されていない。プロセッサボード10はプロセッサ12と、複数の通信ポート14a、14bと、通信チップ16と、メモリー18とをさらに備えている。しかしながら他の実施形態では、異なる構成が用いられる場合もある。図から分かるように、コネクタ100は複数のパスウェイ13(明瞭さのために、パスウェイの一部のみが図示されている)を介してプロセッサ12と結合されている。パスウェイ13はプロセッサ12のピンをコネクタ100のピン110と結合している。パスウェイ13の各々は、特定の機能と関連する信号を搬送するようになっている。プロセッサ12は、当該プロセッサ12の個々のピン15に信号を対応付けするように構成されうるプログラム可能な複数のフラッグを有している。
また、コネクタ100を介してプロセッサボード10と結合される第一のアクセサリ20がさらに示されている。第一のアクセサリ20は明瞭さのために透視図で示されている。図示されている実施形態では、第一のアクセサリ20はアクセサリメモリー24とボタン22とを有している。ボタン22は赤外線ボタンであってもよいが、他の実施形態では任意の適切な入力装置も用いることができる。第一のアクセサリ20は、さまざまな構成を有してさまざまな機能を実行することができる。たとえば、第一のアクセサリ20はI/Oデバイスであるが、他の実施形態では、第一のアクセサリ20は、表示装置、第二のプロセッサボード、通信ボード、メモリーカードなどの如きいかなるデバイスであってもよい。ボタン22およびアクセサリメモリー24はパスウェイ(図示せず)を介してコネクタ100と結合している。他の実施形態では、ボタン22およびアクセサリメモリー24はインターフェース、バッファなどを介してコネクタ100と結合している場合もある。
アクセサリメモリー24はデータを格納するように構成されたEEPROMであるが、他の実施形態では、データを格納することができるいかなる適切なメモリーが用いられてもよい。データは第一のアクセサリ20に関するものであってもよい。たとえば、データは、第一のアクセサリ20が赤外線ボタン22を備えていることを示すものであってもよい。また、アクセサリメモリー24は、データを他のデバイス、たとえばプロセッサ12へ送ることができる。プロセッサ12はそのデータをアクセサリメモリー24からコネクタ100を介して受け取ることができる。それに加えてまたはそれに代えて、データを第二のコネクタ、無線通信、オプトカップラなどを介して送るようにすることもできる。
図2は、プロセッサ12を示す概略図である。図から分かるように、プロセッサ12は、PF15〜PF0の標示(label)が付されたプログラム可能なフラッグ19を有している。各プログラム可能なフラッグ19はプロセッサピン15に関連付けられている。たとえば、P15という標示の付されたプログラム可能なフラッグ19はピンC6に関連付けられている。PF0という標示の付されたプログラム可能なフラッグ19はピンD2に関連付けられている。他の実施形態では、さらに多い数またはさらに少ない数のプログラム可能なフラッグ19が用いられる場合もあるし、また、さらに多い数またはさらに少ない数のピン配置が用いられる場合もある。また、ピン15が対応する信号を有していることがさらに示されている。図示されている信号は第一のアクセサリ20に関するものである。対応するピン110へのこれらの信号の割り当てがコネクタピン割り当て17である。
図示されている実施形態では、コネクタピン割り当て17は第一のアクセサリ20の赤外線ボタンであるボタン22に関連付けられている。他の実施形態では、コネクタピン割り当て17はハードドライブ、メカニカルキーボード、表示装置などの如き他のアクセサリに関連付けられる場合もある。コネクタピン割り当て17はアクセサリチップセレクト信号でありうるCS_MAXの如き信号を有している。アクセサリチップセレクト信号(図示せず)はボタン22を制御することができる。BTN_DATxは、ボタン22からのデータ,たとえば対応するボタンが押されたことを示す信号であってもよい。これらおよび他の信号が次の表に記載されている。
Figure 0006449319
ある実施形態では、プログラム可能なフラッグ19をプロセッサボード10の初期化時に構成することができる。したがって、下記にさらに詳細に記載されているように、プロセッサ12は、第一のアクセサリ20と互換性のあるコネクタピン割り当て17が構成されるようになっている。
図3は第一のアクセサリ20を表す概略図である。図2を参照して記載されるコネクタピン割り当て17の一例を備えたものとしてコネクタ100が示されている。コネクタ100は番号が1〜14まで付された複数のピン110を有しているが、他の実施形態では、他のコネクタが用いられる場合もある。図から分かるように、複数の信号の各々がコネクタ100のピン110のうちの1つに関連付けられている。複数のピン110に割り当てられている1組の信号がアクセサリピン割り当て21である。特筆すべきことは、コネクタ100の複数のピン110のすべてが信号に割り当てられているという点にある。したがって、複数のピン110の中でさらに必要とされる信号に用いることができるピンはない。コネクタピン割り当て17は、アクセサリピン割り当て21と互換性があるように図2に示されているように構成される。下記にさらに詳細に記載されているように、異なるアクセサリをコネクタ100と結合させるときには、コネクタピン割り当て17を再構成することができるようになっている。
図4には、ある実施形態にかかるコネクタ100を備えたプロセッサボード10の他の平面図が示されている。第一のアクセサリ20に代えて、第二のアクセサリ30がプロセッサボード10と結合されている。ある実施形態では、プロセッサボード10のコネクタピン割り当て17を第二のアクセサリ30と互換性があるように変更することができる。第一のアクセサリ20と同様に、第二のアクセサリ30はアクセサリメモリー34とボタン32とを有している。しかしながら、第二のアクセサリのボタン32は第一のアクセサリ20のボタン22とは異なっている。たとえば、第一のアクセサリ20のボタン22は赤外線ボタンであるが、第二のアクセサリ30のボタン32は容量性タッチボタンであってもよい。これらの2つのボタンタイプの違いにはたとえば異なるデータプロトコル、必要とされるピンの数、必要とされる電圧などが含まれる。ボタン22とボタン32との間にこれらの差および他の差があるため、コネクタピン割り当て17の変更が必要となりうる。
図5には、ある実施形態にかかる他のアクセサリ30を表す概略図が示されている。複数のピン110に割り当てられている1組の信号が第二のアクセサリピン割り当て31である。図5を図3と比較すると分かるように、第一のアクセサリピン割り当て21および第二のアクセサリピン割り当て31には共通に割り当てられたピンがいくつかある。たとえば、MISO信号は、第一のアクセサリピン割り当て21および第二のアクセサリピン割り当て31の両方においてピン14に割り当てられている。共通に割り当てられているピンは他にもある。これら共通に割り当てられているピンは、コネクタピン割り当て17が変更されていなくても、アクセサリ20、30を初期化してアクセサリ20、30からのデータを読む込むために用いることができる。読み込まれたデータは、第二のアクセサリ30に関するデータを含みうる。このデータを用いて、アクセサリピン割り当て31と互換性があるようにコネクタピン割り当て17を変更することができる。図4および図5に示されている実施形態では、コネクタピン割り当て17は第二のアクセサリ30がコネクタ100と結合した後に変更される。
コネクタピン110のうちの一部を再割り当てすることによりコネクタピン割り当て17を変更することができる。第一のアクセサリ20および第二のアクセサリ30の実施形態では、ピン1、2および4が再割り当てされている。さらに詳細にいえば、ピン1はCS_MAX信号からBTN_DAT0信号へと再割り当てされ、ピン2は、電源+14VからBTN_DATlへと割り当てされ、ピン4はBTN_DATからBTN_DAT2へと再割り当てされている。再割り当てされなかったピンにはPWM_IRピンおよびSCKピンが含まれる。コネクタピン割り当て17は、プロセッサ12の各ピン15に関連付けられているプログラム可能なフラッグ19を再プログラムすることにより変更することができる。下記には、図6および図7を参照して、コネクタ100のピンの割り当てを再構成する方法および装置がより詳細に記載されている。
図6には、コネクタ100のピンの割り当てを再構成するための装置600のブロック図が示されている。図示されている実施形態では、ピンの割り当てを再構成するための装置600はプロセッサボード10と第二のアクセサリ30とを備えている。プロセッサボード10はプロセッサ12と、メモリー18と、プログラム可能なフラッグ19とを有している。メモリー18はデータベースDBを有するものとして示されている。データベースDBは、格納アクセサリタイプ18aと、格納フラッグ18bと、格納アクセサリデータ18cとを有している。第二のアクセサリ30内のアクセサリメモリー34は、現アクセサリタイプ34aと、現フラッグ34bと、現アクセサリデータ34cとを有している。プロセッサ12と第二のアクセサリ30との間の矢印は、ある実施形態にかかるコネクタ100を表したものである。プロセッサ12は現アクセサリタイプ34aをコネクタ100を介して読み込むことができるようになっている。
現アクセサリタイプ34aは第二のアクセサリ30のタイプに関する値であってもよい。たとえば、ある実施形態では、現アクセサリタイプ34aは、第二のアクセサリ30で用いられているボタン34のタイプを示すようになっていてもよい。第二のアクセサリ30が容量性タッチボタン32を有しているが、他の実施形態では、他のタイプのボタンが用いられる場合もある。現アクセサリタイプ34aは、第二のアクセサリ30が表示装置または他のI/Oコンポーネントの如き他の特徴を有していることをさらに示すこともできる。また、アクセサリメモリー34には現フラッグ34bと現アクセサリデータ34cとがさらに格納されている。
現フラッグ34bは第二のアクセサリ30の固有の識別子である場合もある。たとえば、アクセサリによっては、校正または試験を必要とするようになっているものもある。校正および試験は、アクセサリメモリー34に第二のアクセサリ30特有の値を書き込むことができる。これらの値はアクセサリ内のボタンの校正係数である場合もあるが、容量性タッチボタンには校正係数が用いられない可能性もある。これらおよび他の値をアクセサリメモリー34に現アクセサリデータ34cとして書き込むことができる。
図示されている実施形態では、格納アクセサリタイプ18aおよび格納フラッグ18bが、第二のアクセサリ30の前にプロセッサボード10と結合していた第一のアクセサリ20によって提供されている場合もある。たとえば、第二のアクセサリ30を初期化する前は、格納アクセサリタイプ18aは第一のアクセサリ20と互換性があるコネクタピン割り当て17に関連付けられている場合もある。また、格納フラッグ18bは、第一のアクセサリ20に関する校正値の如き値に関連付けられている場合もある。先に記載の実施形態では、第一のアクセサリ20を旧アクセサリと呼ぶ場合もある。また他の実施形態では、任意のアクセサリが旧アクセサリである場合もある。第一のアクセサリ20が旧アクセサリであって、第二のアクセサリ30がプロセッサボード10と結合されている実施形態を用いて、ピンの割り当てを再構成する方法が説明される。
図7には、ある実施形態にかかるコネクタ100のピンの割り当てを再構成する方法700のフローチャートが示されている。方法700は、データベースを初期化するステップ702と、アクセサリを初期化するステップ704と、アクセサリタイプをチェックするステップ706とを含んでいる。アクセサリタイプのチェック706の後に、新たなタイプの書き込み708またはフラッグのチェック710を行うようになっている場合もある。フラッグのチェック710の後、さらなるデータのチェック712を行う場合もある。さらなるデータのチェック712の後、新たなフラッグの書き込み714またはチェックサム716が行われる。チェックサム716の後、方法700は、エラーを発生して新たなフラッグをデータベースに書き込むこと718またはメモリーデータをデータベースに読み込む(load)こと720ができる。かかる方法はステップ722で終了する。
データベースを初期化するステップ702は図6を参照して記載されているデータベースDBを初期化するステップを含むことができる。データベースを初期化するステップ702は、プロセッサボード10にパワーが供給された時に行われるようになっていてもよいし、プロセッサ12のソフトウェアがデータベースDBを初期化するコマンドを出した時に行われるようになっていてもよいし、または、他のいかなる適切な手段により行われるようになっていてもよい。データベースを初期化するステップ702は、データの検索のためにデータベースDBをチェックすること、データベースDBのサイズをチェックすること、スキーマをチェックすること、データをデータベースDBに書き込むことなどを含んでいる。たとえば、プロセッサボード10は、当該プロセッサボード10のパワーの喪失時にデータベースDBのデータを格納する非揮発性メモリーの如き他のメモリーを有していてもよい。データベースを初期化するステップ702は不揮発性メモリーからデータを読み込んでそのデータをデータベースDBに書き込むことができる。
アクセサリを初期化するステップ704は、第二のアクセサリ30がプロセッサボード10と結合される時に行われるようになっていてもよい。また、アクセサリを初期化するステップ704は、プロセッサボード10が初期化される時またはプロセッサボード10にパワーが供給される時に行われるようになっていてもよい。アクセサリを初期化するステップ704は、コネクタ100を介してパワーを第二のアクセサリ30へ供給することを含んでいてもよい。第二のアクセサリ30がコネクタ100と結合される時にパワーを供給するようになっていてもよい。また、アクセサリを初期化するステップ704は、ハードウェアの検証およびデータの完全性のチェックの如き他のルーチンをさらに含むようになっていてもよい。
アクセサリを初期化するステップ704は、現アクセサリタイプ34aをアクセサリメモリー34から読み込むことをさらに含んでいる。プロセッサ12は、アクセサリメモリー34からコネクタ100のピンを通じて現アクセサリタイプ34aを読み取ることができる。たとえば、先に記載のコネクタ100の実施形態では、現アクセサリタイプ34aはMISOピン14を介して読み込むことができる。先に説明したように、ピン14は、第一のアクセサリピン割り当て21および第二のアクセサリピン割り当て31の両方においてMISO信号に割り当てられている。それに加えて、アクセサリメモリー34から現アクセサリタイプ34aを読み込む前にピン13のCS_EEPROMを動作可能とすることができる。CS_EEPROMを動作可能とすることにより、アクセサリメモリー34から読み込んでデータベースDBへ書き込むことを可能とすることができる。データベースを初期化するステップ702およびアクセサリを初期化するステップ704の後、アクセサリタイプのチェック706を行なうことができる。
アクセサリタイプのチェック706により、アクセサリタイプが変更されているか否か判断される。たとえば、アクセサリタイプのチェック706により、現アクセサリタイプ34aが格納アクセサリタイプ18aと異なるか否かを判断することができる。現アクセサリタイプ34aが格納アクセサリタイプ18aと異なる場合、アクセサリピン割り当て31がコネクタピン割り当て17と互換性がない可能性がある。先に記載の例示的な実施形態では、第一のアクセサリピン割り当て21と第二のアクセサリピン割り当て31とが異なっており互換性がない。したがって、第二のアクセサリ30がプロセッサボード10と結合される時には、第二のアクセサリピン割り当て31とコネクタピン割り当て17とは互換性がない。
アクセサリタイプのチェック706によってアクセサリタイプが異なっていることが分かった時、新たなタイプの書き込み708が実行される。新たなタイプは、アクセサリメモリー34から読み込んでデータベースDBへ書き込んだ現アクセサリタイプ34aであってもよい。たとえば、プロセッサボード10はアクセサリメモリー34からコネクタ100を介して現アクセサリタイプ34aを読み込むことができる。コネクタピン割り当て17がアクセサリピン割り当て31と互換性がない場合もあるが、これら2つの構成には共通に割り当てられているピンがある。先に説明したように、これらの共通に割り当てられているピンを用いて第二のアクセサリメモリー34からアクセサリタイプの如きデータを読み込むことができる。
アクセサリタイプのチェック706によってアクセサリタイプに変更がないことが示された場合、フラッグのチェック710が実行される。フラッグのチェック710の際、現フラッグ34bが格納フラッグ18bと比較される。この比較の結果が格納フラッグ18bが変更されていないことを示す場合、かかる方法は終了する。したがって、第二のアクセサリ30がコネクタピン割り当て17と互換性があるアクセサリピン割り当て31を有している場合、かかる方法は新たなタイプをデータベースDBに書き込みもしなければ格納フラッグ18bを変更することもない。格納フラッグ18bと現フラッグ34bとの間の比較が異なっている場合、かかる方法700はさらなるデータのチェック712を行う。
実施形態によっては、第一のアクセサリと第二のアクセサリとが同じタイプであるものの異なるフラッグを有しているような場合もある。たとえば他の実施形態では、第一のアクセサリと第二のアクセサリとはIRボタンタイプであるものの異なる校正値を有している場合もある。したがって、第一のアクセサリと第二のアクセサリとが同じタイプのアクセサリであるものの格納フラッグが現フラッグとは異なっている。現アクセサリデータ34cに格納されている校正値または他の値をアクセサリメモリー34から読み込んでデータベースDBへ書き込むことが必要とされるようになっていてもよい。この判断はさらなるデータのチェック712で行われる。
さらなるデータのチェック712は、新たなタイプを書き込むステップ708またはフラッグのチェック710に続いて行われるようになっていてもよい。さらなるデータのチェック712は、アクセサリメモリー34からさらなるデータが必要か否かを判断する。たとえば実施形態によっては、第二のアクセサリ30がデータベースDBに書き込む必要のあるデータを有している場合もある。第二のアクセサリ30が容量性タッチボタンタイプである実施形態では、さらなるデータを必要としない場合もある。他の実施形態では、さらなるデータのチェックは、新たなタイプが校正値を有することを伴うものであるか否かをチェックするようになっている場合もある。さらなるデータのチェック712がさらなるデータが必要ではないことを示す場合、かかる方法は、新しいフラッグをデータベースへ書き込み(714)、終了(722)するようになっていてもよい。
さらなるデータが必要とされる場合、チェックサムのステップ716がアクセサリメモリー34内のデータの完全性を検証する。チェックサム716がデータの完全性を確認した場合、メモリーデータをデータベースに読み込むステップ720を実行し、さらなるデータをコネクタ100を介してデータベースDBへ読み込むことができる。他の実施形態では、さらなるデータを他の通信手段を介して読み込むようになっている場合もある。
上述の実施形態は、コネクタ100のピンの割り当てを再構成するための方法700および装置600を提供している。上述のように、方法700および装置600は第二のアクセサリ30から現アクセサリタイプ34aを読み込むことができる。かかる方法は、現アクセサリタイプ34aを用いてコネクタピン割り当て17がアクセサリピン割り当て31と互換性があるか否かを判断することができる。上述の方法700および装置600は、第二のアクセサリピン割り当て31と互換性があるようにコネクタピン割り当て17を再構成することができる。
第二のアクセサリ30がプロセッサボード10と結合された時には、アクセサリピン割り当て31とコネクタピン割り当て17とが互換性がない場合もある。しかしながら、アクセサリピン割り当て31とコネクタピン割り当て17とは共通に割り当てられるピンを有することができる。これらのピンには第二のアクセサリ30にパワーを供給するピンが含まれる。したがって、アクセサリピン割り当て31とコネクタピン割り当て17とが互換性がないような場合であっても、第二のアクセサリ30を初期化してアクセサリメモリー34からデータを読み込むことができる。当該データは、現アクセサリタイプ34aと、現フラッグ34bと、現アクセサリデータ34cとを含むことができる。コネクタ100の共通に割り当てられたピンを介して、現アクセサリタイプ34a、現フラッグ34bおよび現アクセサリデータ34cを読み込むことができる。したがって、コネクタピン割り当て17は、第一のアクセサリ20用に構成されたままであっても、当該コネクタピン割り当て17を変更するためのデータをプロセッサボード10に提供することができるようになっている。したがって、コネクタ100がすでに特定のタイプのアクセサリ用に割り当てられたピンを有している場合であっても、コネクタ100のピンの割り当を再構成することができる。
上述の実施形態の詳細な記載は、本発明者らにより本発明に含まれると考えられている実施形態すべてを網羅するものではない。もっと正確にいえば、当業者にとって明らかなように、上述の実施形態のいくつかの構成要素をさまざまに組み合わせてまたは除去してさらなる実施形態を作成することが可能であるが、このようなさらなる実施形態も本明細書の技術範囲内および教示範囲内に含まれる。また当業者にとって明らかなように、上述の実施形態を全体的にまたは部分的に組み合わせて本明細書の技術および教示の範囲に含まれるさらなる実施形態を作成することも可能である。
以上のように、特定の実施形態が例示の目的で本明細書に記載されているが、当業者にとって明らかなように、本明細書の技術範囲内において、さまざまな変更が可能である。本明細書に記載の教示を上述のおよびそれに対応する図面に記載の実施形態のみでなく他のコネクタにも適用することができる。したがって、上述の実施形態の範囲は添付の特許請求の範囲により決定されるべきである。

Claims (17)

  1. 複数のピン(110)を有するコネクタ(100)のピンの割り当てを再構成するための方法(700)であって、
    アクセサリ(30)を前記コネクタ(100)に結合するステップと、
    プロセッサ(12)を前記複数のピン(110)に結合するステップと、
    前記プロセッサ(12)が、前記複数のピン(110)を有する前記コネクタ(100)と結合している前記アクセサリ(30)から前記コネクタ(100)のアクセサリピン割り当て(31)に関連付けられた現アクセサリタイプ(34a)を読み込むステップと、
    前記プロセッサ(12)が、前記現アクセサリタイプ(34a)を、コネクタピン割り当て(17)に関連付けられた格納アクセサリタイプ(18a)と比較して前記アクセサリピン割り当て(31)が前記コネクタピン割り当て(17)と互換性があるか否かを判断するステップと、
    前記プロセッサ(12)が、前記現アクセサリタイプ(34a)と前記格納アクセサリタイプ(18a)との間の前記比較に基づいて前記コネクタピン割り当て(17)を変更するスッテップと、を有し、
    前記プロセッサ(12)が、前記アクセサリ(30)からデータを読み込むよう前記コネクタピン割り当て(17)のうちの少なくとも1つのデータピンの割り当てを変更する、方法。
  2. 前記コネクタピン割り当て(17)を変更するスッテップは、前記アクセサリピン割り当て(31)が前記コネクタピン割り当て(17)と互換性がない場合、前記アクセサリピン割り当て(31)と互換性があるように前記コネクタピン割り当て(17)を変更することを含む、請求項1に記載の方法。
  3. 前記コネクタピン割り当て(17)を変更するステップが、前記コネクタ(100)と結合している前記アクセサリ(30)からデータを読み込むように少なくとも1つのデータピンの割り当てを変更するステップを有する、請求項2に記載の方法。
  4. 前記格納アクセサリタイプ(18a)が、前記アクセサリ(30)が前記コネクタ(100)と結合する前に前記コネクタ(100)と結合していた旧アクセサリ(20)に関連付けられている、請求項1に記載の方法。
  5. 前記アクセサリ(30)と通信するために前記アクセサリ(30)からさらなるデータを必要とするか否かを判断すべく前記アクセサリ(30)の現フラッグ(34b)をチェックするステップをさらに有する、請求項1に記載の方法。
  6. 前記現フラッグ(34b)が前記アクセサリ(30)の固有の識別子である、請求項5に記載の方法。
  7. 前記コネクタピン割り当て(17)を変更するステップが、前記コネクタピン割り当て(17)を変更するために、前記コネクタ(100)と結合しているプロセッサボード(10)のプロセッサ(12)の少なくとも1つのプログラム可能なフラッグ(19)を変更するステップを含む、請求項1に記載の方法。
  8. 前記格納アクセサリタイプ(18a)が、前記アクセサリ(30)が前記コネクタ(100)と結合する前に前記コネクタ(100)と結合していた旧アクセサリ(20)により提供されたものである、請求項1に記載の方法。
  9. 前記現アクセサリタイプ(34a)が、前記複数のピン(110)のうちの、少なくとも2つのアクセサリピン割り当て(21、31)において共通に割り当てられた少なくとも1つのピンを介して読み込まれる、請求項1に記載の方法。
  10. コネクタ(100)のピンの割り当てを再構成するための装置(600)であって、
    前記コネクタ(100)が有する複数のピン(110)と、
    前記コネクタ(100)と結合しているアクセサリ(30)と、
    前記複数のピン(110)と結合しているプロセッサ(12)とを備えており、
    前記プロセッサ(12)が、
    前記アクセサリ(30)からアクセサリピン割り当て(31)に関連付けられた現アクセサリタイプ(34a)を読み込み、
    前記現アクセサリタイプ(34a)をコネクタピン割り当て(17)に関連付けられた格納アクセサリタイプ(18a)と比較し、
    前記現アクセサリタイプ(34a)と前記格納アクセサリタイプ(18a)との間の前記比較に基づいて前記コネクタピン割り当て(17)を変更するように構成されてなり、
    前記プロセッサ(12)が、前記アクセサリ(30)からデータを読み込むよう前記コネクタピン割り当て(17)のうちの少なくとも1つのデータピンの割り当てを変更するようにさらに構成されてなる、装置。
  11. 前記プロセッサ(12)が、前記現アクセサリタイプ(34a)と前記格納アクセサリタイプ(18a)との間の前記比較に基づいて、前記アクセサリピン割り当て(31)が前記コネクタピン割り当て(17)と互換性があるか否かを判断するようにさらに構成されてなる、請求項10に記載の装置。
  12. 前記格納アクセサリタイプ(18a)が、前記アクセサリ(30)が前記コネクタ(100)と結合する前に前記コネクタ(100)と結合していた旧アクセサリ(20)に関連付けられている、請求項10に記載の装置。
  13. 前記プロセッサ(12)が、前記アクセサリ(30)と通信するために前記アクセサリ(30)からさらなるデータを必要とするか否かを判断すべく前記アクセサリの現フラッグ(34b)をチェックするようにさらに構成されてなる、請求項10に記載の装置。
  14. 前記現フラッグ(34b)が前記アクセサリ(30)の固有の識別子である、請求項13に記載の装置。
  15. 前記プロセッサ(12)が、前記コネクタピン割り当て(17)を変更するために、該プロセッサ(12)の少なくとも1つのプログラム可能なフラッグ(19)を変更するように構成されてなる、請求項10に記載の装置。
  16. 前記プロセッサ(12)が、前記複数のピン(110)のうちの、少なくとも2つのアクセサリピン割り当て(21、31)において共通に割り当てられた少なくとも1つのピンを介して前記現アクセサリタイプ(34a)を読み込むようにさらに構成されてなる、請求項10に記載の装置。
  17. 前記プロセッサ(12)は、前記アクセサリ(30)が前記コネクタ(100)に接続される前に前記格納アクセサリタイプ(18a)を格納するようにさらに構成されてなる、請求項10に記載の装置。
JP2016557069A 2014-03-13 2014-03-13 コネクタのピンの割り当てを再構成するための方法および装置 Active JP6449319B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/073347 WO2015135170A1 (en) 2014-03-13 2014-03-13 A method and apparatus for reconfiguring pin assignments on a connector

Publications (2)

Publication Number Publication Date
JP2017509994A JP2017509994A (ja) 2017-04-06
JP6449319B2 true JP6449319B2 (ja) 2019-01-09

Family

ID=54070802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016557069A Active JP6449319B2 (ja) 2014-03-13 2014-03-13 コネクタのピンの割り当てを再構成するための方法および装置

Country Status (6)

Country Link
US (1) US10430365B2 (ja)
EP (1) EP3117227B1 (ja)
JP (1) JP6449319B2 (ja)
CN (1) CN106062573B (ja)
AR (1) AR099702A1 (ja)
WO (1) WO2015135170A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9736531B2 (en) 2015-09-08 2017-08-15 Google Inc. Video media streaming device
US10277275B2 (en) 2015-09-08 2019-04-30 Google Llc Audio media streaming device
US10073752B2 (en) * 2016-01-13 2018-09-11 Bby Solutions, Inc. Universal smart connection pad
JP7139815B2 (ja) * 2018-09-19 2022-09-21 富士フイルムビジネスイノベーション株式会社 情報処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189303A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Ind Co Ltd 情報処理装置
TW548414B (en) * 2002-01-29 2003-08-21 Via Tech Inc Automatic integrated circuit overall machine testing system, apparatus and its method
US7050783B2 (en) * 2002-02-22 2006-05-23 Kyocera Wireless Corp. Accessory detection system
JP2004029963A (ja) * 2002-06-21 2004-01-29 Canon Inc デバイス接続用インタフェース装置
JP2006350451A (ja) * 2005-06-13 2006-12-28 Sharp Corp 回路設計支援装置、および回路設計支援方法
EP1956504A1 (en) * 2006-12-07 2008-08-13 Fujitsu Limited Check support apparatus and computer product
US7958276B2 (en) * 2007-01-22 2011-06-07 Counterpath Corporation Automatic configuration of peripheral devices
US8365201B2 (en) * 2007-12-14 2013-01-29 Microsoft Corporation Multi-function device ID with unique identifier
US8208853B2 (en) * 2008-09-08 2012-06-26 Apple Inc. Accessory device authentication
CN101738503B (zh) * 2008-11-18 2011-10-05 中芯国际集成电路制造(上海)有限公司 接口装置与其控制方法、老化测试系统
CN102043100B (zh) * 2009-10-09 2013-03-06 中芯国际集成电路制造(上海)有限公司 老化测试系统
US7865629B1 (en) * 2009-11-24 2011-01-04 Microsoft Corporation Configurable connector for system-level communication
JP4944213B2 (ja) 2010-01-04 2012-05-30 株式会社バッファロー 本体機器、外部機器、及び通信システム
CA2793617C (en) * 2010-04-14 2017-09-05 Microsoft Corporation Dynamic configuration of connectors for system-level communications
US20110264825A1 (en) * 2010-04-23 2011-10-27 Adrian Joseph Stagg Port sharing on a computing device
US8629580B2 (en) * 2011-02-09 2014-01-14 Apple Inc. Audio accessory type detection and connector pin signal assignment
US9293876B2 (en) * 2011-11-07 2016-03-22 Apple Inc. Techniques for configuring contacts of a connector

Also Published As

Publication number Publication date
EP3117227A4 (en) 2017-11-22
WO2015135170A1 (en) 2015-09-17
CN106062573B (zh) 2020-02-28
US20170052918A1 (en) 2017-02-23
US10430365B2 (en) 2019-10-01
CN106062573A (zh) 2016-10-26
AR099702A1 (es) 2016-08-10
EP3117227A1 (en) 2017-01-18
EP3117227B1 (en) 2021-06-16
JP2017509994A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6449319B2 (ja) コネクタのピンの割り当てを再構成するための方法および装置
US7369982B2 (en) Multi-mode smart card emulator and related methods
US8886513B2 (en) Embedded bus emulation
CN108227613A (zh) 电子装置及其操作方法
US6493770B1 (en) System for reconfiguring a peripheral device by downloading information from a host and electronically simulating a physical disconnection and reconnection to reconfigure the device
US7660923B2 (en) Embedded system design through simplified add-on card configuration
US8864527B2 (en) Universal serial bus memory device and method of manufacturing the same
TW594477B (en) Method and related device for accessing non-volatile memory of dual platforms for PC and X-BOX
CN114003538A (zh) 一种智能网卡的识别方法及智能网卡
CN114327571B (zh) 文件配置方法、芯片测试机及计算机可读取存储介质
US20050262398A1 (en) Recovery apparatus for BIOS chip in a computer system
KR20210097177A (ko) 프로그래밍 빌딩 블록
US8122180B2 (en) Methods and systems for reconfiguring data memory of embedded controller managed flash memory devices
CN109885327A (zh) 一种升级cpld的方法及装置
US7924631B2 (en) Memory card and non-volatile memory controller thereof
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
KR100516907B1 (ko) 낮은 프로파일의 usb인터페이스 연결장치 및 메모리저장장치
US6549027B1 (en) Apparatus and method for testing for compatibility between circuit boards
CN115078970A (zh) 芯片测试系统
US9465765B2 (en) All-in-one SATA interface storage device
US9367506B2 (en) Executive device and control method and electronic system thereof
US20110273829A1 (en) Non-Volatile Memory Controller Cable Arrangement
CN111414323B (zh) 冗余束磁盘
CN116073152A (zh) 板卡转接设备及测试方法、系统、装置、设备及存储介质
TWI386812B (zh) 週邊裝置、寫入治具以及具此週邊裝置之電子設備

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181205

R150 Certificate of patent or registration of utility model

Ref document number: 6449319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250