CN111414323B - 冗余束磁盘 - Google Patents

冗余束磁盘 Download PDF

Info

Publication number
CN111414323B
CN111414323B CN201910008117.7A CN201910008117A CN111414323B CN 111414323 B CN111414323 B CN 111414323B CN 201910008117 A CN201910008117 A CN 201910008117A CN 111414323 B CN111414323 B CN 111414323B
Authority
CN
China
Prior art keywords
logic unit
memory
data
backplane
management controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910008117.7A
Other languages
English (en)
Other versions
CN111414323A (zh
Inventor
林则甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Mitac Computing Technology Corp
Original Assignee
Mitac Computer Shunde Ltd
Mitac Computing Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Mitac Computing Technology Corp filed Critical Mitac Computer Shunde Ltd
Priority to CN201910008117.7A priority Critical patent/CN111414323B/zh
Publication of CN111414323A publication Critical patent/CN111414323A/zh
Application granted granted Critical
Publication of CN111414323B publication Critical patent/CN111414323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种冗余束磁盘包含二内存、二基板管理控制器、二分别电连接该二基板管理控制器的逻辑单元、及二分别电连接该二逻辑单元的SAS扩展器。该二基板管理控制器都电连接该二内存，且在一初始化过程中，分别经由该二内存读取一背板数据，并分别将该背板数据储存至该二逻辑单元。该二SAS扩展器再分别至该二逻辑单元读取该背板数据。藉此，不但使得该些内存的数量只需要二个，也使得该些内存与该些基板管理控制器之间的线路也相对简单而不复杂。

Description

冗余束磁盘
技术领域
本发明是一本发明是有关于一种储存设备，特别是指一种冗余束磁盘。
背景技术
参阅图1，习知的一种冗余束磁盘(RAID bunch of disks, RBOD)(RAID是Redundant Array of Inexpensive Disks)包含二SAS(Serial Attached SCSI, 串行SCSI)扩展器(Expander)81、91、二逻辑单元82、92、二基板管理控制器83、93、一背板9、二内存84、94、及多个磁盘9。
该二内存84、94设置于该背板9上，且作为一种现场可置换单元(Field replaceunit, FRU)或VPD(Vital product data)，并储存相同的背板信息，例如SAS地址(Address)、机壳标识符(Enclosure ID)、插槽标识符(Slot ID)、背板标识符(Board ID)、媒体访问控制地址(MAC address)等等。该二个内存例如是一种电子抹除式可复写只读存储器(EEPROM)，且其中一者作为主要内存，而其中另一者作为备援内存。当作为主要内存故障时，其他组件改由从备援内存读取数据。
当冗余束磁盘在开机或初始化的过程中，该二SAS扩展器81、91分别至该二内存84、94读取所需要的相关的背板信息，此时，该二基板管理控制器83、93也分别至该二内存84、94读取所需要的相关的背板信息。由于每一该内存84、94都是藉由一组集成电路(Inter-Integrated Circuit, I2C)总线提供外部组件读取数据。因此，举例来说，当该SAS扩展器81(或91)及该基板管理控制器83(或93)在相同的时间都藉由同一组I2C总线自该内存84(或94)读取各自所需要的数据时，将导致两者所读取的背板数据发生错误的现象，或者，更严重时除了造成通讯上的数据错误，甚至会导致总线的错误或瘫痪而需要重新初始化(Initial)整个汇流，此问题通常被称为Multi-master冲突。
习知的冗余束磁盘为解决Multi-master冲突所采用的方式是藉由在该背板9上再多设置二内存，且该二内存与原来的该些内存84、94所储存的数据都相同。并藉由新增加的内存及原来的内存(如84或94)分别提供该SAS扩展器81(或91)及该基板管理控制器83(或93)在开机或初始化的过程中读取各自所需的背板数据。但是如此一来，不但使得冗余束磁盘所需要的内存的数量成倍增加，更导致SAS扩展器、基板管理控制器、及该些内存之间的线路数量增加，这也就造成背板所需要提供的相关连接器的数量也需要增加，且其相关的线路也就变得更为复杂，而成为一个待解决的问题。
发明内容
本发明要解决的技术问题是提供一种所使用的电子抹除式可复写只读存储器(EEPROM)的数量较少的冗余束磁盘。
为解决上述技术问题，本发明冗余束磁盘包含一第一内存、一第二内存、一第一基板管理控制器(Baseboard management controller, BMC)、一第二基板管理控制器、一第一逻辑单元、一第二逻辑单元、一第一SAS扩展器(Expander)、及一第二SAS扩展器。
该第一内存及该第二内存都储存一背板数据，且都包括一总线。该第一基板管理控制器包括一第一端及一第二端，该第一端及该第二端分别电连接该第一内存及该第二内存的该二总线。该第二基板管理控制器包括一第一端及一第二端，该第一端及该第二端分别电连接该第二内存及该第一内存的该二总线。该第一逻辑单元及该第二逻辑单元分别电连接该第一基板管理控制器及该第二基板管理控制器。该第一SAS扩展器(Expander)及该第二SAS扩展器分别电连接该第一逻辑单元及该第二逻辑单元。
其中，在一初始化过程中，该第一基板管理控制器及该第二基板管理控制器分别经由该二第一端至该第一内存及该第二内存读取该背板数据，且分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元。该第一SAS扩展器及该第二SAS扩展器在另一初始化过程中再分别至该第一逻辑单元及该第二逻辑单元读取该背板数据。
优选地，该第一逻辑单元及该第二逻辑单元都包含一缓存器。该第一基板管理控制器及该第二基板管理控制器分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元的该缓存器，且该第一SAS扩展器及该第二SAS扩展器分别至该第一逻辑单元及该第二逻辑单元的该缓存器读取该背板数据。
优选地，在一待机电源建立之后，该第一基板管理控制器及该第二基板管理控制器分别执行该初始化过程，且在读取到该背板数据时，分别对该背板数据作一错误检测，并分别在该错误检测正确无误时，分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元的该缓存器。
优选地，该错误检测包括一校验和(Checksum)检测、一总线检测、及一数据存在检测之其中至少一者。
优选地，在一主电源建立之后，该第一SAS扩展器及该第二SAS扩展器分别执行另一该初始化过程，并分别至该第一逻辑单元及该第二逻辑单元的该缓存器读取该背板数据。
优选地，该第一逻辑单元及该第二逻辑单元都是一种复杂可程序逻辑装置(Complex Programmable Logic Device, CPLD)。
优选地，该第一基板管理控制器的该第一端及该第二端分别与该第一内存及该第二内存之间、该第二基板管理控制器的该第一端及该第二端分别与该第二内存及该第一内存之间、该第一SAS扩展器及该第一基板管理控制器分别与该第一逻辑单元之间、及该第二SAS扩展器及该第二基板管理控制器分别与该第二逻辑单元之间都是藉由一种集成电路(Inter-Integrated Circuit, I2C)总线来传收数据。
优选地，该第一内存及该第二内存作为一种现场可置换单元(Field replaceunit, FRU)或VPD(Vital product data)，且都是一种电子抹除式可复写只读存储器(EEPROM)，且该些内存之其中一者作为其中另一者的备援内存。
优选地，该背板数据报括一SAS地址(Address)、一机壳标识符(Enclosure ID)、一插槽标识符(Slot ID)、一背板标识符(Board ID)、及一媒体访问控制地址(MAC address)之其中至少一者。
优选地，在该初始化过程完成之后，该第一基板管理控制器及该第二基板管理控制器之其中一者会运作在一主控(Master)模式，且其中另一者会运作在一从属(Slave)模式。
相较于现有技术,本发明藉由该些逻辑单元、该些基板管理控制器、该些SAS扩展器、及该些内存之间的电连接方式的安排，及该些基板管理控制器与该些SAS扩展器在该初始化过程之中的设计，不但使得该些内存所需要的数量小于该习知技术，更使得该些内存与该些基板管理控制器之间的线路数量也相对较少。
【附图说明】
本发明的其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中：
图1是一方块图，说明习知的一种冗余束磁盘；及
图2是一方块图，说明本发明冗余束磁盘的一实施例。
【具体实施方式】
在本发明被详细描述之前，应当注意在以下的说明内容中，类似的组件是以相同的编号来表示。
参阅图2，本发明冗余束磁盘(RAID bunch of disks, RBOD)(RAID是RedundantArray of Inexpensive Disks)之实施例，包含一磁盘4、一背板3、二设置于该背板3上的内存14、24、二基板管理控制器(Baseboard management controller, BMC)13、23、二分别电连接该二基板管理控制器13、23的逻辑单元12、22、及二分别电连接该二逻辑单元12、22的SAS扩展器(Expander)11、21。该二基板管理控制器13、23都电连接该二内存14、24。
每一该内存14(或24)包括一总线141(或241)，并作为一种现场可置换单元(Fieldreplace unit, FRU)或VPD(Vital product data)，且例如是一种电子抹除式可复写只读存储器(EEPROM)。该些内存14、24之其中一者作为其中另一者的备援内存。该二内存14、24都储存相同的一背板数据，该背板数据报括一SAS地址(Address)、一机壳标识符(Enclosure ID)、一插槽标识符(Slot ID)、一背板标识符(Board ID)、及一媒体访问控制地址(MAC address)之其中至少一者。
该二逻辑单元12、22都是一种复杂可程序逻辑装置(Complex ProgrammableLogic Device, CPLD)，且以一待机电源(Standby power)作为运作的电力，并包括一缓存器(Register)121、221。该磁盘4在图1中仅以一个方块表示，而实际上，该磁盘4表示多个磁盘驱动器，例如24个，以支持磁盘阵列(RAID)的功能。
每一该基板管理控制器13(或23)包括一第一端131(或231)及一第二端132(或232)，该第一端131(或231)及该第二端132(或232)分别电连接该二内存14、24(或24、14)的该二总线141、241(或241、141)。
每一该基板管理控制器13(或23)的该第一端131(或231)及该第二端132(或232)分别与该二内存14、24(或24、14)的该二总线141、241(或241、141)之间、该二SAS扩展器11、21及该二基板管理控制器13、23分别与该二逻辑单元12、22之间都是藉由一种集成电路(Inter-Integrated Circuit, I2C)总线来传收数据。
在该待机电源建立之后，每一该基板管理控制器13(或23)都执行一初始化(Initial)过程，并经由该第一端131(或231)与对应的该总线141(或241)至该内存14(或24)读取该背板数据，且在读取而获得该背板数据之后，对该背板数据作一错误检测，并在该错误检测正确无误时，将该背板数据储存(即写入)至对应的该逻辑单元12(或22)的该缓存器121(或221)。另外要补充说明的是：一般来说，当服务器的电源供应器藉由电线与插座相电连接而接收到市电时，该待机电源开始建立并完成。
举例来说，该错误检测包括一校验和(Checksum)检测、一总线检测、及一数据存在检测之其中至少一者。该总线检测是指该基板管理控制器13(或23)对所电连接的该总线141(或241)检测是否运作正常，该数据存在检测是指该基板管理控制器13(或23)对所读取到的该背板数据是否具有有意义的逻辑值以指示数据存在，如该背板数据的逻辑值全部为逻辑0即表示数据不存在。另外，该错误检测泛指一般简单的Error侦测，但不以前述为限。
在一主电源(Main power)建立之后，也就是在该待机电源建立之后该主电源才会例如藉由一用户按压一电源按钮而建立，每一该SAS扩展器11(或21)都执行另一初始化(Initial)过程，即其获得运作所需要的电力之后，先执行一个初始化程序，以至对应的该逻辑单元12(或22)的该缓存器121(或221)读取该背板数据。如此一来，每一该基板管理控制器13(或23)及每一该SAS扩展器11(或21)都能正确地获得对应的该内存14(或24)所储存的该背板数据，且该些内存14、24的数量只有二个，不但使得该些内存14、24与该些基板管理控制器13、23之间的线路相较于习知技术简单而不复杂，更能避免先前技术所造成的Multi-master冲突的问题。
另外要补充说明的是：该些SAS扩展器11、21、该些逻辑单元12、22、及该些基板管理控制器13、23是设置于一插设在该背板3上的主板，且作为一控制节点(Node)。在该初始化过程完成之后，该二基板管理控制器13、23之其中一者会运作在一主控(Master)模式，且其中另一者会运作在一从属(Slave)模式。对应电连接运作在该主控模式的该基板管理控制器13(或23)的该逻辑单元12(或22)还会协助提供环境控制的功能，更详细地说，该环境控制是相关于该冗余束磁盘所设置的一机箱(Chassis)内的多个环境温度传感器之间的温度数据的传收、该机箱内的多个风扇运作的控制信号、及多个对应该磁盘4的发光二极管的控制信号等等，但不以此为限。举例来说，该磁盘4的磁盘驱动器数量如果高达24台，则该些发光二极管的数量会多达72个，因此，该逻辑单元12(或22)还提供传收相关该SAS扩展器11(或21)或该基板管理控制器13(或23)所需要的相关信号的功能，以节省该些SAS扩展器11、21或该些基板管理控制器13、23所需要的脚位数量。
综上所述，藉由该些逻辑单元12、22、该些基板管理控制器13、23、该些SAS扩展器11、21、及该些内存14、24之间的电连接方式的安排，及该些基板管理控制器13、23与该些SAS扩展器11、21在开机或初始化过程之中的设计，不但使得该些内存14、24所需要的数量小于该习知技术，更使得该些内存14、24与该些基板管理控制器13、23之间的线路数量较少，也就能够让该背板3所需要提供的相关连接器的数量较少，故确实能达成本发明的目的。
惟以上所述者，仅为本发明的实施例而已，当不能以此限定本发明实施的范围，凡是依本发明权利要求书及专利说明书内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。

Claims (9)

1.一种冗余束磁盘，其特征在于，包含：
一第一内存，储存一背板数据，且包括一总线；
一第二内存，储存该背板数据，且包括一总线；
一第一基板管理控制器，包括一第一端及一第二端，该第一端及该第二端分别电连接该第一内存及该第二内存的该二总线；
一第二基板管理控制器，包括一第一端及一第二端，该第一端及该第二端分别电连接该第二内存及该第一内存的该二总线；
一第一逻辑单元，电连接该第一基板管理控制器；
一第二逻辑单元，电连接该第二基板管理控制器；
一第一SAS扩展器，电连接该第一逻辑单元；及
一第二SAS扩展器，电连接该第二逻辑单元；
其中，在一初始化过程中，该第一基板管理控制器及该第二基板管理控制器分别经由该二第一端至该第一内存及该第二内存读取该背板数据，且分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元，该第一SAS扩展器及该第二SAS扩展器在另一初始化过程中再分别至该第一逻辑单元及该第二逻辑单元读取该背板数据；
该第一逻辑单元及该第二逻辑单元都包含一缓存器，该第一基板管理控制器及该第二基板管理控制器分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元的该缓存器，且该第一SAS扩展器及该第二SAS扩展器分别至该第一逻辑单元及该第二逻辑单元的该缓存器读取该背板数据。
2.如权利要求1所述的冗余束磁盘，其特征在于，在一待机电源建立之后，该第一基板管理控制器及该第二基板管理控制器分别执行该初始化过程，且在读取到该背板数据时，分别对该背板数据作一错误检测，并分别在该错误检测正确无误时，分别将该背板数据储存至该第一逻辑单元及该第二逻辑单元的该缓存器。
3.如权利要求2所述的冗余束磁盘，其特征在于，该错误检测包括一校验和检测、一总线检测、及一数据存在检测之其中至少一者。
4.如权利要求2所述的冗余束磁盘，其特征在于，在一主电源建立之后，该第一SAS扩展器及该第二SAS扩展器分别执行另一该初始化过程，并分别至该第一逻辑单元及该第二逻辑单元的该缓存器读取该背板数据。
5.如权利要求1所述的冗余束磁盘，其特征在于，该第一逻辑单元及该第二逻辑单元都是一种复杂可程序逻辑装置。
6.如权利要求1所述的冗余束磁盘，其特征在于，该第一基板管理控制器的该第一端及该第二端分别与该第一内存及该第二内存之间、该第二基板管理控制器的该第一端及该第二端分别与该第二内存及该第一内存之间、该第一SAS扩展器及该第一基板管理控制器分别与该第一逻辑单元之间、及该第二SAS扩展器及该第二基板管理控制器分别与该第二逻辑单元之间都是藉由一种集成电路总线来传收数据。
7.如权利要求1所述的冗余束磁盘，其特征在于，该第一内存及该第二内存作为一种现场可置换单元或重要产品数据，且都是一种电子抹除式可复写只读存储器，且该些内存之其中一者作为其中另一者的备援内存。
8.如权利要求1所述的冗余束磁盘，其特征在于，该背板数据报括一SAS地址、一机壳标识符、一插槽标识符、一背板标识符、及一媒体访问控制地址之其中至少一者。
9.如权利要求1所述的冗余束磁盘，其特征在于，在该初始化过程完成之后，该第一基板管理控制器及该第二基板管理控制器之其中一者会运作在一主控模式，且其中另一者会运作在一从属模式。
CN201910008117.7A 2019-01-04 2019-01-04 冗余束磁盘 Active CN111414323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910008117.7A CN111414323B (zh) 2019-01-04 2019-01-04 冗余束磁盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910008117.7A CN111414323B (zh) 2019-01-04 2019-01-04 冗余束磁盘

Publications (2)

Publication Number Publication Date
CN111414323A CN111414323A (zh) 2020-07-14
CN111414323B true CN111414323B (zh) 2022-12-27

Family

ID=71492509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910008117.7A Active CN111414323B (zh) 2019-01-04 2019-01-04 冗余束磁盘

Country Status (1)

Country Link
CN (1) CN111414323B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8996805B2 (en) * 2011-10-26 2015-03-31 Hewlett-Packard Development Company, L.P. Shared cache module and method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140115137A1 (en) * 2012-10-24 2014-04-24 Cisco Technology, Inc. Enterprise Computing System with Centralized Control/Management Planes Separated from Distributed Data Plane Devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8996805B2 (en) * 2011-10-26 2015-03-31 Hewlett-Packard Development Company, L.P. Shared cache module and method thereof

Also Published As

Publication number Publication date
CN111414323A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US8275599B2 (en) Embedded bus emulation
US20210232530A1 (en) Multi-mode nmve over fabrics devices
US6295565B1 (en) RAID controller card coupled via first and second edge connectors to the system bus and on-board SCSI controller respectfully
US10846159B2 (en) System and method for managing, resetting and diagnosing failures of a device management bus
CN107870882B (zh) 用于管理外围设备的数据协议
US11923992B2 (en) Modular system (switch boards and mid-plane) for supporting 50G or 100G Ethernet speeds of FPGA+SSD
KR20180012181A (ko) 호스트 없는 환경에서 멀티 프로토콜을 지원하는 셀프-구성 에스에스디
US10783109B2 (en) Device management messaging protocol proxy
US10420246B2 (en) Modular computer system and server module
US10606784B1 (en) Software filtering of redundant sideband device management bus communications
US7376761B2 (en) Configuration data management
US11100228B2 (en) System and method to recover FPGA firmware over a sideband interface
US11436182B2 (en) System and method for handling in-band interrupts on inactive I3C channels
CN111414323B (zh) 冗余束磁盘
US20100088477A1 (en) Memory share system and memory share apparatus
US11307871B2 (en) Systems and methods for monitoring and validating server configurations
TWI685745B (zh) 冗餘束磁碟
US20040059901A1 (en) Removable configuration module for storage of component configuration data
US20200042484A1 (en) Integrated circuit with hot plug control
US20230085624A1 (en) Modular system (switchboards and mid-plane) for supporting 50g or 100g ethernet speeds of fpga+ssd
US11755334B2 (en) Systems and methods for augmented notifications in remote management of an IHS (information handling system)
US20240103971A1 (en) Systems and methods for error recovery in rebootless firmware updates
US10409940B1 (en) System and method to proxy networking statistics for FPGA cards
US20240037051A1 (en) Information processing device, signal correction method, and computer-readable recording medium storing signal correction program
US20240103847A1 (en) Systems and methods for multi-channel rebootless firmware updates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant