TWI685745B - 冗餘束磁碟 - Google Patents

冗餘束磁碟 Download PDF

Info

Publication number
TWI685745B
TWI685745B TW107141624A TW107141624A TWI685745B TW I685745 B TWI685745 B TW I685745B TW 107141624 A TW107141624 A TW 107141624A TW 107141624 A TW107141624 A TW 107141624A TW I685745 B TWI685745 B TW I685745B
Authority
TW
Taiwan
Prior art keywords
memory
management controller
data
logic unit
logic
Prior art date
Application number
TW107141624A
Other languages
English (en)
Other versions
TW202020669A (zh
Inventor
林則甫
Original Assignee
神雲科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神雲科技股份有限公司 filed Critical 神雲科技股份有限公司
Priority to TW107141624A priority Critical patent/TWI685745B/zh
Application granted granted Critical
Publication of TWI685745B publication Critical patent/TWI685745B/zh
Publication of TW202020669A publication Critical patent/TW202020669A/zh

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種冗餘束磁碟包含二記憶體、二基板管理控制器、二分別電連接該二基板管理控制器的邏輯單元、及二分別電連接該二邏輯單元的SAS擴展器。該二基板管理控制器都電連接該二記憶體，且在一初始化過程中，分別經由該二記憶體讀取一背板資料，並分別將該背板資料儲存至該二邏輯單元。該二SAS擴展器再分別至該二邏輯單元讀取該背板資料。藉此，不但使得該等記憶體的數量只需要二個，也使得該等記憶體與該等基板管理控制器之間的線路也相對簡單而不複雜。

Description

冗餘束磁碟
本發明是有關於一種儲存設備，特別是指一種冗餘束磁碟。
參閱圖1，習知的一種冗餘束磁碟(RAID bunch of disks, RBOD)(RAID是Redundant Array of Inexpensive Disks)包含二SAS(Serial Attached SCSI, 串列SCSI)擴展器(Expander)81、91、二邏輯單元82、92、二基板管理控制器83、93、一背板9、二記憶體84、94、及多個磁碟9。
該二記憶體84、94設置於該背板9上，且作為一種現場可置換單元(Field replace unit, FRU)或VPD(Vital product data)，並儲存相同的背板資訊，例如SAS位址(Address)、機殼識別碼(Enclosure ID)、插槽識別碼(Slot ID)、背板識別碼(Board ID)、媒體存取控制位址(MAC address)等等。該二個記憶體例如是一種電子抹除式可複寫唯讀記憶體(EEPROM)，且其中一者作為主要記憶體，而其中另一者作為備援記憶體。當作為主要記憶體故障時，其他元件改由從備援記憶體讀取資料。
當冗餘束磁碟在開機或初始化的過程中，該二SAS擴展器81、91分別至該二記憶體84、94讀取所需要的相關的背板資訊，此時，該二基板管理控制器83、93也分別至該二記憶體84、94讀取所需要的相關的背板資訊。由於每一該記憶體84、94都是藉由一組積體電路(Inter-Integrated Circuit, I2C)匯流排提供外部元件讀取資料。因此，舉例來說，當該SAS擴展器81(或91)及該基板管理控制器83(或93)在相同的時間都藉由同一組I2C匯流排自該記憶體84(或94)讀取各自所需要的資料時，將導致兩者所讀取的背板資料發生錯誤的現象，或者，更嚴重時除了造成通訊上的資料錯誤，甚至會導致匯流排的錯誤或癱瘓而需要重新初始化(Initial)整個匯流，此問題通常被稱為Multi-master衝突。
習知的冗餘束磁碟為解決Multi-master衝突所採用的方式是藉由在該背板9上再多設置二記憶體，且該二記憶體與原來的該等記憶體84、94所儲存的資料都相同。並藉由新增加的記憶體及原來的記憶體(如84或94)分別提供該SAS擴展器81(或91)及該基板管理控制器83(或93)在開機或初始化的過程中讀取各自所需的背板資料。但是如此一來，不但使得冗餘束磁碟所需要的記憶體的數量成倍增加，更導致SAS擴展器、基板管理控制器、及該等記憶體之間的線路數量增加，這也就造成背板所需要提供的相關連接器的數量也需要增加，且其相關的線路也就變得更為複雜，而成為一個待解決的問題。
因此，本發明的目的，即在提供一種所使用的電子抹除式可複寫唯讀記憶體(EEPROM)的數量較少的冗餘束磁碟。
於是，本發明冗餘束磁碟包含一第一記憶體、一第二記憶體、一第一基板管理控制器(Baseboard management controller, BMC)、一第二基板管理控制器、一第一邏輯單元、一第二邏輯單元、一第一SAS擴展器(Expander)、及一第二SAS擴展器。
該第一記憶體及該第二記憶體都儲存一背板資料，且都包括一匯流排。該第一基板管理控制器包括一第一端及一第二端，該第一端及該第二端分別電連接該第一記憶體及該第二記憶體的該二匯流排。該第二基板管理控制器包括一第一端及一第二端，該第一端及該第二端分別電連接該第二記憶體及該第一記憶體的該二匯流排。該第一邏輯單元及該第二邏輯單元分別電連接該第一基板管理控制器及該第二基板管理控制器。該第一SAS擴展器(Expander)及該第二SAS擴展器分別電連接該第一邏輯單元及該第二邏輯單元。
其中，在一初始化過程中，該第一基板管理控制器及該第二基板管理控制器分別經由該二第一端至該第一記憶體及該第二記憶體讀取該背板資料，且分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元。該第一SAS擴展器及該第二SAS擴展器在另一初始化過程中再分別至該第一邏輯單元及該第二邏輯單元讀取該背板資料。
在一些實施態樣中，其中，該第一邏輯單元及該第二邏輯單元都包含一暫存器。該第一基板管理控制器及該第二基板管理控制器分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元的該暫存器，且該第一SAS擴展器及該第二SAS擴展器分別至該第一邏輯單元及該第二邏輯單元的該暫存器讀取該背板資料。
在一些實施態樣中，其中，在一待機電源建立之後，該第一基板管理控制器及該第二基板管理控制器分別執行該初始化過程，且在讀取到該背板資料時，分別對該背板資料作一錯誤檢測，並分別在該錯誤檢測正確無誤時，分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元的該暫存器。
在一些實施態樣中，其中，該錯誤檢測包括一校驗和(Checksum)檢測、一匯流排檢測、及一資料存在檢測之其中至少一者。
在另一些實施態樣中，其中，在一主電源建立之後，該第一SAS擴展器及該第二SAS擴展器分別執行另一該初始化過程，並分別至該第一邏輯單元及該第二邏輯單元的該暫存器讀取該背板資料。
在另一些實施態樣中，其中，該第一邏輯單元及該第二邏輯單元都是一種複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)。
在另一些實施態樣中，其中，該第一基板管理控制器的該第一端及該第二端分別與該第一記憶體及該第二記憶體之間、該第二基板管理控制器的該第一端及該第二端分別與該第二記憶體及該第一記憶體之間、該第一SAS擴展器及該第一基板管理控制器分別與該第一邏輯單元之間、及該第二SAS擴展器及該第二基板管理控制器分別與該第二邏輯單元之間都是藉由一種積體電路(Inter-Integrated Circuit, I2C)匯流排來傳收資料。
在另一些實施態樣中，其中，該第一記憶體及該第二記憶體作為一種現場可置換單元(Field replace unit, FRU)或VPD(Vital product data)，且都是一種電子抹除式可複寫唯讀記憶體(EEPROM)，且該等記憶體之其中一者作為其中另一者的備援記憶體。
在另一些實施態樣中，其中，該背板資料包括一SAS位址(Address)、一機殼識別碼(Enclosure ID)、一插槽識別碼(Slot ID)、一背板識別碼(Board ID)、及一媒體存取控制位址(MAC address)之其中至少一者。
在另一些實施態樣中，其中，在該初始化過程完成之後，該第一基板管理控制器及該第二基板管理控制器之其中一者會運作在一主控(Master)模式，且其中另一者會運作在一從屬(Slave)模式。
本發明的功效在於：藉由該等邏輯單元、該等基板管理控制器、該等SAS擴展器、及該等記憶體之間的電連接方式的安排，及該等基板管理控制器與該等SAS擴展器在該初始化過程之中的設計，不但使得該等記憶體所需要的數量小於該習知技術，更使得該等記憶體與該等基板管理控制器之間的線路數量也相對較少。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖2，本發明冗餘束磁碟(RAID bunch of disks, RBOD)(RAID是Redundant Array of Inexpensive Disks)之實施例，包含一磁碟4、一背板3、二設置於該背板3上的記憶體14、24、二基板管理控制器(Baseboard management controller, BMC)13、23、二分別電連接該二基板管理控制器13、23的邏輯單元12、22、及二分別電連接該二邏輯單元12、22的SAS擴展器(Expander)11、21。該二基板管理控制器13、23都電連接該二記憶體14、24。
每一該記憶體14(或24)包括一匯流排141(或241)，並作為一種現場可置換單元(Field replace unit, FRU)或VPD(Vital product data)，且例如是一種電子抹除式可複寫唯讀記憶體(EEPROM)。該等記憶體14、24之其中一者作為其中另一者的備援記憶體。該二記憶體14、24都儲存相同的一背板資料，該背板資料包括一SAS位址(Address)、一機殼識別碼(Enclosure ID)、一插槽識別碼(Slot ID)、一背板識別碼(Board ID)、及一媒體存取控制位址(MAC address)之其中至少一者。
該二邏輯單元12、22都是一種複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)，且以一待機電源(Standby power)作為運作的電力，並包括一暫存器(Register)121、221。該磁碟4在圖1中僅以一個方塊表示，而實際上，該磁碟4表示多個磁碟機，例如24個，以支援磁碟陣列(RAID)的功能。
每一該基板管理控制器13(或23)包括一第一端131(或231)及一第二端132(或232)，該第一端131(或231)及該第二端132(或232)分別電連接該二記憶體14、24(或24、14)的該二匯流排141、241(或241、141)。
每一該基板管理控制器13(或23)的該第一端131(或231)及該第二端132(或232)分別與該二記憶體14、24(或24、14)的該二匯流排141、241(或241、141)之間、該二SAS擴展器11、21及該二基板管理控制器13、23分別與該二邏輯單元12、22之間都是藉由一種積體電路(Inter-Integrated Circuit, I2C)匯流排來傳收資料。
在該待機電源建立之後，每一該基板管理控制器13(或23)都執行一初始化(Initial)過程，並經由該第一端131(或231)與對應的該匯流排141(或241)至該記憶體14(或24)讀取該背板資料，且在讀取而獲得該背板資料之後，對該背板資料作一錯誤檢測，並在該錯誤檢測正確無誤時，將該背板資料儲存(即寫入)至對應的該邏輯單元12(或22)的該暫存器121(或221)。另外要補充說明的是：一般來說，當伺服器的電源供應器藉由電線與插座相電連接而接收到市電時，該待機電源開始建立並完成。
舉例來說，該錯誤檢測包括一校驗和(Checksum)檢測、一匯流排檢測、及一資料存在檢測之其中至少一者。該匯流排檢測是指該基板管理控制器13(或23)對所電連接的該匯流排141(或241)檢測是否運作正常，該資料存在檢測是指該基板管理控制器13(或23)對所讀取到的該背板資料是否具有有意義的邏輯值以指示資料存在，如該背板資料的邏輯值全部為邏輯0即表示資料不存在。另外，該錯誤檢測泛指一般簡單的Error偵測，但不以前述為限。
在一主電源(Main power)建立之後，也就是在該待機電源建立之後該主電源才會例如藉由一使用者按壓一電源按鈕而建立，每一該SAS擴展器11(或21)都執行另一初始化(Initial)過程，即其獲得運作所需要的電力之後，先執行一個初始化程序，以至對應的該邏輯單元12(或22)的該暫存器121(或221)讀取該背板資料。如此一來，每一該基板管理控制器13(或23)及每一該SAS擴展器11(或21)都能正確地獲得對應的該記憶體14(或24)所儲存的該背板資料，且該等記憶體14、24的數量只有二個，不但使得該等記憶體14、24與該等基板管理控制器13、23之間的線路相較於習知技術簡單而不複雜，更能避免先前技術所造成的Multi-master衝突的問題。
另外要補充說明的是：該等SAS擴展器11、21、該等邏輯單元12、22、及該等基板管理控制器13、23是設置於一插設在該背板3上的主板，且作為一控制節點(Node)。在該初始化過程完成之後，該二基板管理控制器13、23之其中一者會運作在一主控(Master)模式，且其中另一者會運作在一從屬(Slave)模式。對應電連接運作在該主控模式的該基板管理控制器13(或23)的該邏輯單元12(或22)還會協助提供環境控制的功能，更詳細地說，該環境控制是相關於該冗餘束磁碟所設置的一機箱(Chassis)內的多個環境溫度感測器之間的溫度資料的傳收、該機箱內的多個風扇運作的控制信號、及多個對應該磁碟4的發光二極體的控制信號等等，但不以此為限。舉例來說，該磁碟4的磁碟機數量如果高達24台，則該等發光二極體的數量會多達72個，因此，該邏輯單元12(或22)還提供傳收相關該SAS擴展器11(或21)或該基板管理控制器13(或23)所需要的相關信號的功能，以節省該等SAS擴展器11、21或該等基板管理控制器13、23所需要的腳位數量。
綜上所述，藉由該等邏輯單元12、22、該等基板管理控制器13、23、該等SAS擴展器11、21、及該等記憶體14、24之間的電連接方式的安排，及該等基板管理控制器13、23與該等SAS擴展器11、21在開機或初始化過程之中的設計，不但使得該等記憶體14、24所需要的數量小於該習知技術，更使得該等記憶體14、24與該等基板管理控制器13、23之間的線路數量較少，也就能夠讓該背板3所需要提供的相關連接器的數量較少，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
11‧‧‧SAS擴展器 12‧‧‧邏輯單元 121‧‧‧暫存器 13‧‧‧基板管理控制器 131‧‧‧第一端 132‧‧‧第二端 14‧‧‧記憶體 141‧‧‧匯流排 21‧‧‧SAS擴展器 211‧‧‧暫存器 22‧‧‧邏輯單元 23‧‧‧基板管理控制器 231‧‧‧第一端 232‧‧‧第二端 24‧‧‧記憶體 241‧‧‧匯流排 3‧‧‧背板 4‧‧‧磁碟 8‧‧‧背板 81‧‧‧SAS擴展器 82‧‧‧邏輯單元 83‧‧‧基板管理控制器 84‧‧‧記憶體 91‧‧‧SAS擴展器 92‧‧‧邏輯單元 93‧‧‧基板管理控制器 94‧‧‧記憶體 9‧‧‧磁碟
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明習知的一種冗餘束磁碟；及 圖2是一方塊圖，說明本發明冗餘束磁碟的一實施例。
11‧‧‧SAS擴展器
12‧‧‧邏輯單元
13‧‧‧基板管理控制器
131‧‧‧第一端
132‧‧‧第二端
14‧‧‧記憶體
141‧‧‧匯流排
21‧‧‧SAS擴展器
22‧‧‧邏輯單元
23‧‧‧基板管理控制器
231‧‧‧第一端
232‧‧‧第二端
24‧‧‧記憶體
241‧‧‧匯流排
3‧‧‧背板
4‧‧‧磁碟

Claims (9)

  1. 一種冗餘束磁碟，包含：一第一記憶體，儲存一背板資料，且包括一匯流排；一第二記憶體，儲存該背板資料，且包括一匯流排；一第一基板管理控制器，包括一第一端及一第二端，該第一端及該第二端分別電連接該第一記憶體及該第二記憶體的該二匯流排；一第二基板管理控制器，包括一第一端及一第二端，該第一端及該第二端分別電連接該第二記憶體及該第一記憶體的該二匯流排；一第一邏輯單元，電連接該第一基板管理控制器；一第二邏輯單元，電連接該第二基板管理控制器；一第一SAS擴展器，電連接該第一邏輯單元；及一第二SAS擴展器，電連接該第二邏輯單元；其中，在一初始化過程中，該第一基板管理控制器及該第二基板管理控制器分別經由該二第一端至該第一記憶體及該第二記憶體讀取該背板資料，且分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元，該第一SAS擴展器及該第二SAS擴展器在另一初始化過程中再分別至該第一邏輯單元及該第二邏輯單元讀取該背板資料，在該初始化過程完成之後，該第一基板管理控制器及該第二基板管理控制器之其中一者會運作在一主控(Master)模式，且其中另一者會運作在一從屬(Slave)模式。
  2. 如請求項1所述的冗餘束磁碟，其中，該第一邏輯單元及 該第二邏輯單元都包含一暫存器，該第一基板管理控制器及該第二基板管理控制器分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元的該暫存器，且該第一SAS擴展器及該第二SAS擴展器分別至該第一邏輯單元及該第二邏輯單元的該暫存器讀取該背板資料。
  3. 如請求項2所述的冗餘束磁碟，其中，在一待機電源建立之後，該第一基板管理控制器及該第二基板管理控制器分別執行該初始化過程，且在讀取到該背板資料時，分別對該背板資料作一錯誤檢測，並分別在該錯誤檢測正確無誤時，分別將該背板資料儲存至該第一邏輯單元及該第二邏輯單元的該暫存器。
  4. 如請求項3所述的冗餘束磁碟，其中，該錯誤檢測包括一校驗和(Checksum)檢測、一匯流排檢測、及一資料存在檢測之其中至少一者。
  5. 如請求項3所述的冗餘束磁碟，其中，在一主電源建立之後，該第一SAS擴展器及該第二SAS擴展器分別執行另一該初始化過程，並分別至該第一邏輯單元及該第二邏輯單元的該暫存器讀取該背板資料。
  6. 如請求項1所述的冗餘束磁碟，其中，該第一邏輯單元及該第二邏輯單元都是一種複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)。
  7. 如請求項1所述的冗餘束磁碟，其中，該第一基板管理控制器的該第一端及該第二端分別與該第一記憶體及該第二記憶體之間、該第二基板管理控制器的該第一端及該第 二端分別與該第二記憶體及該第一記憶體之間、該第一SAS擴展器及該第一基板管理控制器分別與該第一邏輯單元之間、及該第二SAS擴展器及該第二基板管理控制器分別與該第二邏輯單元之間都是藉由一種積體電路(Inter-Integrated Circuit,I2C)匯流排來傳收資料。
  8. 如請求項1所述的冗餘束磁碟，其中，該第一記憶體及該第二記憶體作為一種現場可置換單元(Field replace unit,FRU)或VPD(Vital product data)，且都是一種電子抹除式可複寫唯讀記憶體(EEPROM)，且該等記憶體之其中一者作為其中另一者的備援記憶體。
  9. 如請求項1所述的冗餘束磁碟，其中，該背板資料包括一SAS位址(Address)、一機殼識別碼(Enclosure ID)、一插槽識別碼(Slot ID)、一背板識別碼(Board ID)、及一媒體存取控制位址(MAC address)之其中至少一者。
TW107141624A 2018-11-22 2018-11-22 冗餘束磁碟 TWI685745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107141624A TWI685745B (zh) 2018-11-22 2018-11-22 冗餘束磁碟

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141624A TWI685745B (zh) 2018-11-22 2018-11-22 冗餘束磁碟

Publications (2)

Publication Number Publication Date
TWI685745B true TWI685745B (zh) 2020-02-21
TW202020669A TW202020669A (zh) 2020-06-01

Family

ID=70413623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141624A TWI685745B (zh) 2018-11-22 2018-11-22 冗餘束磁碟

Country Status (1)

Country Link
TW (1) TWI685745B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406619B2 (en) * 2004-03-25 2008-07-29 Adaptec, Inc. Cache synchronization in a RAID subsystem using serial attached SCSI and/or serial ATA
US7644304B2 (en) * 2006-08-28 2010-01-05 Dell Products L.P. Using SAS address zoning to add/replace hot spares to RAID set
TW201145037A (en) * 2010-06-03 2011-12-16 Super Talent Electronics Inc USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
US8996805B2 (en) * 2011-10-26 2015-03-31 Hewlett-Packard Development Company, L.P. Shared cache module and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406619B2 (en) * 2004-03-25 2008-07-29 Adaptec, Inc. Cache synchronization in a RAID subsystem using serial attached SCSI and/or serial ATA
US7895464B2 (en) * 2004-03-25 2011-02-22 Adaptec, Inc. Cache synchronization in a RAID subsystem using serial attached SCSI and/or serial ATA
US7644304B2 (en) * 2006-08-28 2010-01-05 Dell Products L.P. Using SAS address zoning to add/replace hot spares to RAID set
TW201145037A (en) * 2010-06-03 2011-12-16 Super Talent Electronics Inc USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
US8996805B2 (en) * 2011-10-26 2015-03-31 Hewlett-Packard Development Company, L.P. Shared cache module and method thereof

Also Published As

Publication number Publication date
TW202020669A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
TWI631466B (zh) 機箱管理系統及機箱管理方法
US8275599B2 (en) Embedded bus emulation
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
US10846159B2 (en) System and method for managing, resetting and diagnosing failures of a device management bus
US10783109B2 (en) Device management messaging protocol proxy
US20080034122A1 (en) Apparatus and Method to Detect Miscabling in a Storage Area Network
TWI611289B (zh) 伺服器及其偵錯方法
US20210157701A1 (en) Systems and methods for automated field replacement component configuration
US10606784B1 (en) Software filtering of redundant sideband device management bus communications
US20240103971A1 (en) Systems and methods for error recovery in rebootless firmware updates
US11100228B2 (en) System and method to recover FPGA firmware over a sideband interface
CN103475514A (zh) 无bmc的节点、集群系统及bios修复和升级方法
TWI685745B (zh) 冗餘束磁碟
EP3848807A1 (en) Data processing system and method for configuring and operating a data processing system
CN203930839U (zh) 一种用于强制计算机硬盘启动操作系统的安全保护卡
US11307871B2 (en) Systems and methods for monitoring and validating server configurations
CN111414323B (zh) 冗余束磁盘
US20220100524A1 (en) Systems and methods for management of dynamic devices
US10409940B1 (en) System and method to proxy networking statistics for FPGA cards
TWI768198B (zh) 微控制器、記憶體模組及用於更新微控制器之韌體的方法
CN111766797A (zh) 微控制器、存储模块及用于更新微控制器的韧件的方法
US20180052641A1 (en) Information processing apparatus and information processing method
TWI607313B (zh) 機箱的控制系統
US20240362131A1 (en) Systems and methods for configuration of witness sleds
TWI815725B (zh) 電腦系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees