CN109101730B - 一种获取芯片关联元件的方法及系统 - Google Patents
一种获取芯片关联元件的方法及系统 Download PDFInfo
- Publication number
- CN109101730B CN109101730B CN201810920837.6A CN201810920837A CN109101730B CN 109101730 B CN109101730 B CN 109101730B CN 201810920837 A CN201810920837 A CN 201810920837A CN 109101730 B CN109101730 B CN 109101730B
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- processed
- determining
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000001960 triggered effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 12
- 238000012938 design process Methods 0.000 description 2
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种获取芯片关联元件的方法及系统，其中，所述获取芯片关联元件的方法通过获取待处理芯片的所有引脚信息，并根据所有所述引脚信息确定与待处理芯片关联的源极的连接引脚信息，以能够根据确定的连接引脚信息，确定与所述待处理芯片关联的元件，避免了依据原理图依次确定与待处理芯片的每个引脚关联的元件的过程所消耗的大量时间，提升了PCB设计的效率。
Description
技术领域
本申请涉及计算机应用技术领域，更具体地说，涉及一种获取芯片关联元件的方法及系统。
背景技术
在印制电路板（Printed Circuit Board，PCB）的设计过程中，需要依靠原理图确定印制电路板上各个芯片之间以及芯片与关联元件的连接关系。
目前主流的PCB设计过程主要依赖PCB设计软件实现，在PCB设计软件中倒入原理图后，原理图中涉及的各个芯片和与每个芯片关联的元件就呈现在操作区域中，供设计人员设计各个芯片之间以及芯片与关联元件之间的连接关系。
但是目前设计人员在获取芯片的关联元件时，只能在确定待处理芯片后，依据原理图依次确定与待处理芯片的每个引脚关联的元件，整个过程极为繁琐，消耗了设计人员大量的时间，降低了PCB设计的效率。
发明内容
为解决上述技术问题，本申请提供了一种获取芯片关联元件的方法及系统，以实现降低获取芯片关联元件所需的时间，提升PCB设计的效率的目的。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种获取芯片关联元件的方法，包括：
确定待处理芯片；
获取所述待处理芯片的所有引脚信息；
根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
根据确定的连接引脚信息，确定与所述待处理芯片关联的元件。
可选的，所述获取所述待处理芯片的所有引脚信息包括：
确定所述待处理芯片的标识信息；
根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合。
可选的，所述根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息包括：
选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
确定选取的引脚编号对应的连接属性；
根据所述连接属性确定所述引脚编号对应的分支属性；
选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
判断所述第一引脚集合是否为空，如果否，则返回选取所述第一引脚集合中的一个引脚编号的步骤；如果是，则进入根据确定的连接引脚信息，确定与所述待处理芯片关联的元件的步骤。
可选的，所述根据确定的连接引脚信息，确定与所述待处理芯片关联的元件之后还包括：
选中与所述待处理芯片关联的元件。
一种获取芯片关联元件的系统，包括：
芯片确定模块，用于确定待处理芯片；
引脚确定模块，用于获取所述待处理芯片的所有引脚信息；
连接确定模块，用于根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
元件确定模块，用于根据确定的连接引脚信息，确定与所述待处理芯片关联的元件。
可选的，所述引脚确定模块包括：
第一标识确定单元，用于确定所述待处理芯片的标识信息；
集合确定单元，用于根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合。
可选的，所述连接确定模块包括：
编号选取单元，用于选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
第一属性确定单元，用于确定选取的引脚编号对应的连接属性；
第二属性确定单元，用于根据所述连接属性确定所述引脚编号对应的分支属性；
第二标识确定单元，用于选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
判断单元，用于判断所述第一引脚集合是否为空，如果否，则返回所述第一属性确定单元；如果是，则触发所述元件确定模块。
可选的，还包括：元件选取模块，用于选中与所述待处理芯片关联的元件。
从上述技术方案可以看出，本申请实施例提供了一种获取芯片关联元件的方法及系统，其中，所述获取芯片关联元件的方法通过获取待处理芯片的所有引脚信息，并根据所有所述引脚信息确定与待处理芯片关联的源极的连接引脚信息，以能够根据确定的连接引脚信息，确定与所述待处理芯片关联的元件，避免了依据原理图依次确定与待处理芯片的每个引脚关联的元件的过程所消耗的大量时间，提升了PCB设计的效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的一种获取芯片关联元件的方法的流程示意图；
图2为本申请的另一个实施例提供的一种获取芯片关联元件的方法的流程示意图；
图3为本申请的又一个实施例提供的一种获取芯片关联元件的方法的流程示意图；
图4为本申请的一个实施例提供的一种获取芯片关联元件的系统的结构示意图；
图5为本申请的另一个实施例提供的一种获取芯片关联元件的系统的结构示意图；
图6为本申请的又一个实施例提供的一种获取芯片关联元件的系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请涉及一种获取芯片关联元件的方法，如图1所示，包括：
S101：确定待处理芯片；
S102：获取所述待处理芯片的所有引脚信息；
S103：根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
S104：根据确定的连接引脚信息，确定与所述待处理芯片关联的元件。
所述获取芯片关联元件的方法通过获取待处理芯片的所有引脚信息，并根据所有所述引脚信息确定与待处理芯片关联的源极的连接引脚信息，以能够根据确定的连接引脚信息，确定与所述待处理芯片关联的元件，避免了依据原理图依次确定与待处理芯片的每个引脚关联的元件的过程所消耗的大量时间，提升了PCB设计的效率。
本申请实施例提供的获取芯片关联元件的方法基于skill语言实现，skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言，Cadence为skill语言提供了丰富的交互式函数。上述步骤均可以利用skill语言实现，在Allegro软件加载了PCB板的原理图后，步骤S101-S104可以基于skill语言被Allegro软件加载和应用，自动实现待处理芯片关联的元件的确定。
在上述实施例的基础上，在本申请的一个实施例中，如图2所示，所述获取芯片关联元件的方法包括：
S201：确定待处理芯片；
S202：确定所述待处理芯片的标识信息；
S203：根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合；
S204：选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
S205：确定选取的引脚编号对应的连接属性；
S206：根据所述连接属性确定所述引脚编号对应的分支属性；
S207：选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
S208：判断所述第一引脚集合是否为空，如果否，则返回S204；如果是，则进入S209；
S209：根据确定的连接引脚信息，确定与所述待处理芯片关联的元件。
在本实施例中，所述待处理芯片的标识信息是指能够识别所述待处理芯片的身份的信息，例如可以是芯片名称、ID等。
在Allegro软件中，所述待处理芯片的引脚编号通常表示为Pin_1、Pin_2…Pin_N。所述引脚编号对应的连接属性，即为net属性，表示待处理芯片与其他芯片或元件的电连接关系。所述分支属性即为Branches属性，其中包含了多种属性，而Branches属性中的children属性即为与所述待处理芯片关联的元件的连接引脚信息。
在上述实施例的基础上，在本申请的一个可选实施例中，如图3所示，所述获取芯片关联元件的方法包括：
S301：确定待处理芯片；
S302：确定所述待处理芯片的标识信息；
S303：根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合；
S304：选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
S305：确定选取的引脚编号对应的连接属性；
S306：根据所述连接属性确定所述引脚编号对应的分支属性；
S307：选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
S308：判断所述第一引脚集合是否为空，如果否，则返回S304；如果是，则进入S309；
S309：根据确定的连接引脚信息，确定与所述待处理芯片关联的元件；
S310：选中与所述待处理芯片关联的元件。
在本实施例中，在确定了与所述待处理芯片关联的元件后，自动选中与所述待处理芯片关联的元件，以使设计人员可以自由挪动与所述待处理芯片关联的元件。
下面对本申请实施例提供的获取芯片关联元件的系统进行说明，下文描述的获取芯片关联元件的系统可与上文描述的获取芯片关联元件的方法相互对应参照。
相应的，本申请实施例提供了一种获取芯片关联元件的系统，如图4所示，包括：
芯片确定模块10，用于确定待处理芯片；
引脚确定模块20，用于获取所述待处理芯片的所有引脚信息；
连接确定模块30，用于根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
元件确定模块40，用于根据确定的连接引脚信息，确定与所述待处理芯片关联的元件。
可选的，如图5所示，所述引脚确定模块20包括：
第一标识确定单元21，用于确定所述待处理芯片的标识信息；
集合确定单元22，用于根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合。
所述连接确定模块30包括：
编号选取单元31，用于选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
第一属性确定单元32，用于确定选取的引脚编号对应的连接属性；
第二属性确定单元33，用于根据所述连接属性确定所述引脚编号对应的分支属性；
第二标识确定单元34，用于选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
判断单元35，用于判断所述第一引脚集合是否为空，如果否，则返回所述第一属性确定单元；如果是，则触发所述元件确定模块。
可选的，如图6所示，所述获取芯片关联元件的系统还包括：元件选取模块50，用于选中与所述待处理芯片关联的元件。
综上所述，本申请实施例提供了一种获取芯片关联元件的方法及系统，其中，所述获取芯片关联元件的方法通过获取待处理芯片的所有引脚信息，并根据所有所述引脚信息确定与待处理芯片关联的源极的连接引脚信息，以能够根据确定的连接引脚信息，确定与所述待处理芯片关联的元件，避免了依据原理图依次确定与待处理芯片的每个引脚关联的元件的过程所消耗的大量时间，提升了PCB设计的效率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种获取芯片关联元件的方法，其特征在于，包括：
确定待处理芯片；
获取所述待处理芯片的所有引脚信息，所述待处理芯片的所有引脚信息包括第一引脚集合，所述第一引脚集合包含所述待处理芯片的所有引脚编号；
根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
根据确定的连接引脚信息，确定与所述待处理芯片关联的元件；
其中，所述根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息包括：
选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
确定选取的引脚编号对应的连接属性；
根据所述连接属性确定所述引脚编号对应的分支属性；
选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
判断所述第一引脚集合是否为空，如果否，则返回选取所述第一引脚集合中的一个引脚编号的步骤；如果是，则进入根据确定的连接引脚信息，确定与所述待处理芯片关联的元件的步骤。
2.根据权利要求1所述的方法，其特征在于，所述获取所述待处理芯片的所有引脚信息包括：
确定所述待处理芯片的标识信息；
根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合。
3.根据权利要求1所述的方法，其特征在于，所述根据确定的连接引脚信息，确定与所述待处理芯片关联的元件之后还包括：
选中与所述待处理芯片关联的元件。
4.一种获取芯片关联元件的系统，其特征在于，包括：
芯片确定模块，用于确定待处理芯片；
引脚确定模块，用于获取所述待处理芯片的所有引脚信息，所述待处理芯片的所有引脚信息包括第一引脚集合，所述第一引脚集合包含所述待处理芯片的所有引脚编号；
连接确定模块，用于根据所有所述引脚信息确定与所述待处理芯片关联的元件的连接引脚信息；
元件确定模块，用于根据确定的连接引脚信息，确定与所述待处理芯片关联的元件；
其中，所述连接确定模块包括：
编号选取单元，用于选取所述第一引脚集合中的一个引脚编号，选取的引脚编号从所述第一引脚集合中删除；
第一属性确定单元，用于确定选取的引脚编号对应的连接属性；
第二属性确定单元，用于根据所述连接属性确定所述引脚编号对应的分支属性；
第二标识确定单元，用于选取所述分支属性中的连接引脚标识，即为与所述待处理芯片关联的元件的连接引脚信息；
判断单元，用于判断所述第一引脚集合是否为空，如果否，则返回所述第一属性确定单元；如果是，则触发所述元件确定模块。
5.根据权利要求4所述的系统，其特征在于，所述引脚确定模块包括：
第一标识确定单元，用于确定所述待处理芯片的标识信息；
集合确定单元，用于根据所述待处理芯片的标识信息，确定所述待处理芯片的所有引脚编号，并根据所有所述引脚编号生成第一引脚集合。
6.根据权利要求4所述的系统，其特征在于，还包括：元件选取模块，用于选中与所述待处理芯片关联的元件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810920837.6A CN109101730B (zh) | 2018-08-14 | 2018-08-14 | 一种获取芯片关联元件的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810920837.6A CN109101730B (zh) | 2018-08-14 | 2018-08-14 | 一种获取芯片关联元件的方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109101730A CN109101730A (zh) | 2018-12-28 |
| CN109101730B true CN109101730B (zh) | 2022-02-18 |
Family
ID=64849490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810920837.6A Active CN109101730B (zh) | 2018-08-14 | 2018-08-14 | 一种获取芯片关联元件的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109101730B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111241775B (zh) * | 2019-12-27 | 2023-05-30 | 成都锐成芯微科技股份有限公司 | 集成电路版图拼接方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101196946A (zh) * | 2006-12-04 | 2008-06-11 | 富士通株式会社 | 用于支持设计电路的方法、装置及印刷电路板制造方法 |
| CN101639870A (zh) * | 2009-05-19 | 2010-02-03 | 上海闻泰电子科技有限公司 | 一种从原理图导入pcb设计文件的方法 |
| CN103728552A (zh) * | 2012-10-12 | 2014-04-16 | 苏州捷泰科信息技术有限公司 | 芯片管脚连接关系检测方法及系统 |
| CN104160448A (zh) * | 2012-01-05 | 2014-11-19 | 康威桑知识产权管理公司 | 多芯片封装与非闪存存储器系统中的器件选择方案 |
| WO2017088540A1 (zh) * | 2015-11-24 | 2017-06-01 | 广州兴森快捷电路科技有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
| CN108228917A (zh) * | 2016-12-09 | 2018-06-29 | 展讯通信（上海）有限公司 | 电路原理图检查装置及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI584542B (zh) * | 2015-07-03 | 2017-05-21 | 新唐科技股份有限公司 | 連接器與其製造方法與更新方法 |
-
2018
- 2018-08-14 CN CN201810920837.6A patent/CN109101730B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101196946A (zh) * | 2006-12-04 | 2008-06-11 | 富士通株式会社 | 用于支持设计电路的方法、装置及印刷电路板制造方法 |
| CN101639870A (zh) * | 2009-05-19 | 2010-02-03 | 上海闻泰电子科技有限公司 | 一种从原理图导入pcb设计文件的方法 |
| CN104160448A (zh) * | 2012-01-05 | 2014-11-19 | 康威桑知识产权管理公司 | 多芯片封装与非闪存存储器系统中的器件选择方案 |
| CN103728552A (zh) * | 2012-10-12 | 2014-04-16 | 苏州捷泰科信息技术有限公司 | 芯片管脚连接关系检测方法及系统 |
| WO2017088540A1 (zh) * | 2015-11-24 | 2017-06-01 | 广州兴森快捷电路科技有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
| CN108228917A (zh) * | 2016-12-09 | 2018-06-29 | 展讯通信（上海）有限公司 | 电路原理图检查装置及方法 |
Non-Patent Citations (2)
| Title |
|---|
| On Constrained Pin-Mapping for FPGA–PCB Codesign;Mak, WK ；Lai, CL;《Computer-Aided Design of Integrated Circuits and Systems》;20061231;第25卷(第11期);第2393-2401页 * |
| 在线式不明逻辑芯片引脚属性判别算法研究;张洪波，李清宝，肖达，曾光裕;《信息工程大学学报》;20100630;第11卷(第3期);第331-335页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109101730A (zh) | 2018-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10592631B2 (en) | Method for performing netlist comparison based on pin connection relationship of components | |
| JP2008165753A (ja) | Ｃａｄ装置およびｃａｄプログラム | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| CN112163394B (zh) | 一种cpu芯片设计方法、装置及电子设备 | |
| CN107247722B (zh) | 一种文件扫描方法、装置及智能终端 | |
| US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
| CN113408222B (zh) | 文件生成方法、装置、电子设备及存储介质 | |
| JP2008165754A (ja) | Ｃａｄ装置およびｃａｄプログラム | |
| CN112597013A (zh) | 一种在线开发以及调试方法及装置 | |
| CN110941779A (zh) | 加载页面的方法、装置、存储介质及电子设备 | |
| CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
| CN109101730B (zh) | 一种获取芯片关联元件的方法及系统 | |
| CN109543327B (zh) | 一种pcb设计中零件摆放方法及装置 | |
| JP2008165752A (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
| JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
| US9323880B2 (en) | Apparatus and method for file translation | |
| CN103745050A (zh) | 一种管脚映射方法和系统 | |
| CN113342420B (zh) | 一种固件配置方法、装置、设备及存储介质 | |
| CN104239072A (zh) | 软件的程序代码的生成方法及装置 | |
| CN112417796B (zh) | 兼容ip电路性能仿真的电压降分析方法、装置及电子设备 | |
| CN111475992A (zh) | 一种印刷电路板的设计方法、装置及存储介质 | |
| CN113361220A (zh) | 一种对集成电路设计自动裁剪的验证环境构建方法及装置 | |
| JP2004287585A (ja) | カード設計検証方法及びカード設計検証システム | |
| CN112100553A (zh) | 一种网页页面配置方法、装置、电子设备及存储介质 | |
| CN110895475B (zh) | 搜索服务器的启动方法、装置及搜索服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |