CN101196946A

CN101196946A - 用于支持设计电路的方法、装置及印刷电路板制造方法

Info

Publication number: CN101196946A
Application number: CNA2007101616595A
Authority: CN
Inventors: 加藤嘉之; 青山久志
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-12-04
Filing date: 2007-09-27
Publication date: 2008-06-11
Anticipated expiration: 2027-09-27
Also published as: EP1930822A3; US8176457B2; CN101196946B; KR20080051017A; US20080263500A1; EP1930822A2; KR100935125B1; JP2008165749A; JP5217390B2

Abstract

本发明提供了用于支持设计电路的方法、装置及印刷电路板制造方法。包括在电路设计CAD装置中的现场可编程门阵列信息管理单元检索由现场可编程门阵列设计CAD装置创建的现场可编程门阵列信息，例如引脚分配信息和属性信息。库创建单元利用现场可编程门阵列信息创建符号库。引脚交换处理单元从封装设计CAD装置检索引脚交换信息，并将引脚交换反映在符号库、现场可编程门阵列信息、电路图和约束条件中。

Description

用于支持设计电路的方法、装置及印刷电路板制造方法

技术领域

本发明涉及一种用于支持(辅助)设计其中采用可编程逻辑器件(PLD)作为元件的电路的技术。

背景技术

在设计其中采用诸如FPGA(现场可编程门阵列)的PLD作为元件的电路中，在封装设计中可改变元件设计中PLD的引脚分配。这是因为，在PLD中，元件内部的动作会因程序的重写而改变，从而在封装设计阶段执行PLD的引脚替换，以容易地进行引脚布局。

当在封装设计中改变引脚分配时，封装设计中引脚分配的改变需要在PLD设计信息中反映出来，以确保封装设计信息和PLD设计信息一致。因此，已开发了这样一种技术：在PLD设计信息中反映封装设计中的引脚替换。例如，专利文献1公开了如下一种FPGA设计支持装置，在该装置中，关于在封装设计或电路设计中改变的引脚布局的信息反映在FPGA设计信息中。

然而，上述FPGA设计支持装置中的问题在于，封装设计或电路设计中引脚布局的改变可反映在FPGA设计中，但是封装设计中引脚布局的改变不能反映在电路设计中。

发明内容

本发明的目的在于至少部分解决传统技术中的问题。

根据本发明的一方面，提供了一种电路设计支持装置，该电路设计支持装置支持设计其中采用PLD作为元件的电路，该电路设计支持装置包括：引脚交换信息接收单元，其用于接收引脚交换信息，所述引脚交换信息是关于在封装设计中针对所述PLD执行的引脚交换的信息；和引脚交换处理单元，其通过利用所述引脚交换信息将所述引脚交换反映在电路图中。

根据本发明的另一方面，提供了一种用于支持设计其中采用PLD作为元件的电路的方法，所述方法包括以下步骤：第一接收步骤，其包括接收引脚交换信息，所述引脚交换信息是关于在封装设计中针对所述PLD执行的引脚交换的信息；并且通过利用所述引脚交换信息将所述引脚交换反映在电路图中。

根据本发明的又一方面，提供了一种制造印刷电路板的方法，该方法为支持设计其中采用PLD作为元件的电路的电路设计支持装置所采用，所述方法包括以下步骤：接收引脚交换信息，所述引脚交换信息是关于在封装设计中针对所述PLD执行的引脚交换的信息；并且通过利用所述引脚交换信息将所述引脚交换反映在电路图中。

根据本发明的再一方面，提供了一种其中存储有计算机程序的计算机可读记录介质，所述计算机程序使计算机实施上述方法。

附图说明

通过阅读以下结合附图考虑时对本发明的当前优选实施方式的详细描述，将更好地理解本发明的上述和其它目的、特征、优点及技术和工业重要性。

图1是用于说明根据本发明第一实施方式的FPGA协调设计的概念的说明图；

图2是根据第一实施方式的FPGA协调设计系统的功能框图；

图3是用于说明电路设计的说明图；

图4A和图4B是用于说明FPGA的符号库的说明图；

图5是存储在FPGA信息存储单元中的FPGA信息的实施例的图表；

图6是存储在符号库存储单元中的符号库的实施例的图；

图7是引脚交换的实施例的图；

图8是如何在电路图中反映引脚交换的实施例的图；

图9是存储在约束条件存储单元中的约束条件的实施例的图；

图10是存储在改变历史存储单元中的改变历史的实施例的图；

图11是由历史输出单元输出到FPGA设计CAD装置的通知信息的实施例的图；

图12是通知信息的输出格式的图；

图13是由电路设计CAD装置执行的用于创建符号库的处理和用于布置符号的处理的流程图；

图14是由DRC单元执行的用于检查输入/输出属性的处理的流程图；

图15是由DRC单元执行的用于检查差分信号的处理的流程图；

图16是由DRC单元执行的用于检查电源电压的处理的流程图；

图17是由引脚交换处理单元执行的用于引脚交换的处理的流程图；

图18是由历史输出单元执行的用于输出改变历史的处理的流程图；

图19是用于说明根据本发明第二实施方式的FPGA协调设计的概念的说明图；

图20是根据第二实施方式的FPGA协调设计系统的功能框图；

图21是由网表(netlist)检索单元检索的网表的实施例的图；

图22是由网表转换单元输出的网表的实施例的图；

图23是由临时库创建单元创建的临时库的实施例的图；

图24是由临时库创建装置执行的用于输出封装设计CAD用信息的处理的流程图；

图25是由临时库创建装置执行的用于反映封装的考虑结果的处理的流程图；以及

图26是执行根据第一实施方式的电路设计CAD程序的计算机的功能框图。

具体实施方式

下面，参照附图来详细说明根据本发明的示例性实施方式。顺便提一下，在实施方式中主要说明将本发明应用于FPGA的情形。

首先，来说明根据本发明第一实施方式的FPGA协调设计的概念。图1是用于说明根据第一实施方式的FPGA协调设计的概念的说明图。如图所示，在根据第一实施方式的FPGA协调设计中，支持FPGA设计的FPGA设计CAD装置10、支持印刷电路板的封装设计的封装设计CAD装置20、以及作为用于支持电路设计的电路设计支持装置的电路设计CAD装置100相互协作，以对设计者提供支持。

具体地讲，电路设计CAD装置100接收由FPGA设计CAD装置10创建的FPGA信息(例如，引脚布局)，并创建符号库。当创建FPGA的符号库时，如果创建了符号库的FPGA布置在电路图中，即，如果符号库是因FPGA中的改变而新创建的，则电路设计CAD装置100尽可能多地利用关于现有符号的信息(例如，部分分配和符号引脚的布局)来创建符号库。

如上所述，电路设计CAD装置100通过利用FPGA信息创建FPGA的符号库，使得电路设计者无需创建FPGA的符号库。因此，可减轻电路设计者的工作负荷。另外，当由于FPGA的改变而新创建符号库时，电路设计CAD装置100尽可能多地利用关于现有符号的信息来创建符号库。因此，可以减少对电路图的修改，因而可提高电路设计的效率。

此外，当执行DRC(设计规则检查)时，电路设计CAD装置100通过参照由FPGA设计CAD装置10创建的FPGA信息(例如，引脚输入/输出属性)来执行DRC。例如，电路设计CAD装置100针对每个网通过参照FPGA的引脚输入/输出属性来检查输出引脚的数量。这样，电路设计CAD装置100通过参照FPGA信息(例如，引脚输入/输出属性)来执行DRC，由此可更精确地执行DRC。

此外，当在封装设计中发生引脚交换时，电路设计CAD装置100从封装设计CAD装置20检索引脚交换信息，并在符号库、电路图等中反映引脚交换。此外，电路设计CAD装置100在约束条件中(例如，引脚之间的配线的长度)反映封装设计中的引脚交换。这样，电路设计CAD装置100还在约束条件中反映封装设计中的引脚交换，因而，能够消除电路设计信息和封装设计信息的不一致。

此外，电路设计CAD装置100记录封装设计中引脚交换的历史，并将引脚交换的历史信息提供给FPGA设计CAD装置10。这样，电路设计CAD装置100记录封装设计中引脚交换的历史，并将引脚交换的历史信息提供给FPGA设计CAD装置10，因而能够确保FPGA设计、电路设计和封装设计之间的一致性。

随后，说明根据第一实施方式的FPGA协调设计系统的构造。图2是根据第一实施方式的FPGA协调设计系统的功能框图。如图所示，FPGA协调设计系统包括FPGA设计CAD装置10、封装设计CAD装置20和电路设计CAD装置100。

电路设计CAD装置100与FPGA设计CAD装置10和封装设计CAD装置20协作来支持其中采用FPGA作为元件的电路设计。图3是用于说明电路设计的说明图。如图所示，电路设计者在电路图中布置被登记为与元件相关联的符号库的符号，并使符号引脚彼此连接，从而设计电路。

然而，在FPGA的情况下，如果在将程序写入其上之前将符号登记为符号库，则因为引脚可用于输入也可用于输出，所以引脚被定义为输入/输出引脚。因此，当使用登记的符号库时，将用于输入的引脚置于右边，相反，将用于输出的引脚置于左边，或者如图4A中所示不能顺序地布置总线，从而使电路图复杂。

因此，必须在每次写入程序时创建符号库。结果，在这种情况下，在每次写入程序时，电路设计CAD装置100都创建FPGA的符号库。通过在每次写入程序时创建FPGA的符号库，如图4B中所示，可以将用于输入的引脚布置在左边，还可顺序地布置总线。

返回至对图2的说明，电路设计CAD装置100包括FPGA信息管理单元110、FPGA信息存储单元115、库创建单元120、符号库存储单元125、电路图反映单元130、电路图存储单元135、DRC单元140、引脚交换处理单元150、约束条件存储单元155、历史输出单元160和改变历史存储单元165。

FPGA信息管理单元110是用于管理FPGA信息的处理单元。FPGA信息管理单元110从由FPGA设计CAD装置10输出的文件中检索FPGA信息(例如，物理引脚和逻辑引脚之间的对应关系、引脚输入/输出属性、电压值和组编号(bank number))，并将检索到的FPGA信息存储在FPGA信息存储单元115中。

在这种情况下，在FPGA信息管理单元110首先在FPGA信息存储单元115中存储FPGA信息之后，当FPGA信息管理单元110检索FPGA信息并在FPGA信息存储单元115中重新存储检索到的FPGA信息时，FPGA信息管理单元110还在改变历史存储单元165中存储表明FPGA信息的改变的改变历史。

FPGA信息存储单元115是在FPGA信息管理单元110的控制下将FPGA信息存储于其中的存储单元。图5是存储在FPGA信息存储单元115中的FPGA信息的实施例的图表。如图所示，FPGA信息存储单元115中针对每个引脚存储有物理引脚名称、逻辑引脚名称、输入/输出属性、组编号、交换群编号、差分属性和电源电压。

库创建单元120是用于通过利用存储在FPGA信息存储单元115中的FPGA信息来创建FPGA的符号库的处理单元，并将创建的符号库存储在符号库存储单元125中。库创建单元120包括部分划分单元121和符号创建单元122。部分划分单元121将电路图划分为多个部分。符号库创建单元122创建由部分划分单元121划分的每个部分的符号。

部分划分单元121基于用户通过GUI指定的部分划分规则将电路图划分为多个部分。作为部分划分，电路图按照各组编号、各组群(bankgroup)、各逻辑引脚名称等被划分为多个部分。此外，部分划分单元121基于输入/输出属性确定符号上最右边引脚和最左边引脚的位置，并通过按照引脚的属性进行排序来确定引脚的次序。此外，部分划分单元121通过GUI从用户接收用于移动各部分之间的引脚的规格，并移动该引脚。

此外，当创建符号库时，库创建单元120检查被用来创建符号的FPGA的符号是否布置在电路图中。如果该符号布置在电路图中，则库创建单元120通过参照关于布置的符号的信息来创建符号库。

具体地讲，库创建单元120通过以逻辑引脚名称作为关键字参考现有符号库来执行部分分配。此外，库创建单元120创建这样一个符号库，在该符号库中，符号引脚布置在与前一引脚在现有符号库中所处的位置相同的位置。即，库创建单元120将具有现有符号中包括的逻辑引脚名称的引脚分配到与前一引脚在现有部分中所处的位置相同的同一部分的位置，并将具有现有符号中没有包括的逻辑引脚名称的引脚分配到与具有相同物理引脚名称的前一引脚所处的部分相同的部分。此外，库创建单元120将具有与现有符号中使用的逻辑引脚名称不同的逻辑引脚名称的引脚布置在符号库上未被占据的位置中。如果符号库中没有未被占据的位置，则库创建单元120沿向下方向扩展符号库的大小，并将该引脚布置在扩展的位置中。

当被用来创建符号的FPGA的符号布置在电路图中时，库创建单元120通过参照关于所布置的符号的信息来创建符号库，因而能够使因FPGA设计的改变而造成的电路图的更改最小化。

符号库存储单元125是其中存储有FPGA的符号库的存储单元。图6是存储在符号库存储单元125中的符号库的实施例的图。如图所示，符号库存储单元125中存储有关于库名称、创建的日期/时间、版本、占据的区域、图形表格的数量和符号引脚的数量的信息，关于形成符号的各个图形的信息以及关于每个引脚的信息。

电路图反映单元130是这样一种处理单元：如果其中通过库创建单元120创建了符号库的FPGA的符号布置在电路图中，则该电路图反映单元130用新创建的符号替换已布置的符号。如果连线到具有不同于替换前使用的先前逻辑引脚名称的逻辑引脚名称的引脚，则电路图反映单元130切断该连线。

如果连线接到具有不同于替换前使用的先前逻辑引脚名称的逻辑引脚名称的引脚，则电路图反映单元130切断该连线，因而能够减少因FPGA设计的改变而造成的对电路图的更改遗漏。

电路图存储单元135是其中存储有关于布置有元件的电路图的信息的存储单元。如果其中通过库创建单元120创建符号库的FPGA的符号布置在电路图中，则通过电路图反映单元130来更新电路图存储单元135。

DRC单元140是执行DRC的处理单元。DRC单元140通过除了参照存储在元件库30中的信息以外还参照由FPGA信息管理单元110管理的FPGA信息来执行DRC。具体地讲，DRC单元140检查输入/输出属性、差分信号、电源电压等。DRC单元140通过参照FPGA信息执行DRC，因而可精确地执行与FPGA相关联的DRC。

引脚交换处理单元150是这样一种处理单元：其接收由封装设计CAD装置20输出的引脚交换信息，并将封装设计中执行的引脚交换反映在FPGA信息、符号库和电路图中。在FPGA中，可通过在程序上进行写操作来改变元件内部的操作，从而在封装设计阶段执行FPGA元件的引脚替换(引脚交换)，以容易地进行引脚分配。因此，引脚交换处理单元150执行将封装设计中的引脚交换反映在电路设计中的处理。

图7是引脚交换的实施例的图。如图所示，当连接在FPGA和其它元件之间的线交叉时，线的交叉可通过FPGA的引脚交换来消除。图8是如何在电路图中反映引脚交换的实施例的图。如图所示，在电路图中，在分别具有物理引脚名称“D1”、“E1”、“F1”和“G1”的符号中引脚布局发生改变。

引脚交换处理单元150还在约束条件(例如，引脚之间的线距离的长度)中反映封装设计中的引脚交换。引脚交换处理单元150还在约束条件中反映封装设计中的引脚交换，因而能够确保电路设计和封装设计之间的设计信息一致。

此外，引脚交换处理单元150指示FPGA信息管理单元110存储因引脚交换而带来的FPGA信息的改变历史。于是，FPGA信息管理单元110在改变历史存储单元165中存储改变历史。

约束条件存储单元155是其中存储有与电路设计相关的约束条件(例如，引脚之间的配线的长度)的存储单元。图9是存储在约束条件存储单元155中的约束条件的实施例的图。如图所示，约束条件存储单元155在其中存储有与引脚之间的线距离的长度相关的约束条件。例如，存储为约束条件的有：元件“IC1”的具有物理引脚名称“G1”的引脚与元件“I12”的具有物理引脚名称“2”的引脚之间的配线的长度为50mm以下。

历史输出单元160是这样一种处理单元：其以能够输入到FPGA设计CAD装置10的形式将在反映通过引脚交换处理单元150执行的引脚交换的处理中改变的FPGA信息的改变历史作为通知信息输出到文件。

改变历史存储单元165是其中存储有FPGA信息的改变历史的存储单元，并由FPGA信息管理单元110进行管理。图10是存储在改变历史存储单元165中的改变历史的实施例的图。如图所示，每次执行引脚交换的处理时，改变历史存储单元165将关于进行处理的日期/时间以及交换的引脚的改变信息存储于其中。此外，每次历史输出单元160输出改变历史时，并且还在每次FPGA信息管理单元110从FPGA设计CAD装置10中检索FPGA信息时，改变历史存储单元165将进行处理的日期/时间存储于其中。

图11是由历史输出单元160输出到FPGA设计CAD装置10的通知信息的实施例的图。如图所示，历史输出单元160输出关于每个交换的引脚的引脚交换后的物理引脚名称和改变的逻辑引脚名称作为通知信息。图12是通知信息的输出格式的图。

这样，改变历史存储单元165将FPGA信息的改变历史存储于其中，并且历史输出单元160以能够输入到FPGA设计CAD装置10的形式将改变历史作为通知信息输出到文件。因而，能够确保封装设计、电路设计和FPGA设计之间的设计信息一致。

随后，来说明由电路设计CAD装置100执行的创建符号库和布置符号的处理的处理过程。图13是由电路设计CAD装置100执行的创建符号库和布置符号的处理的处理过程的流程图。

如图所示，在电路设计CAD装置100中，FPGA信息管理单元110从FPGA设计CAD装置10输出的文件中检索FPGA信息(例如，引脚分配信息和属性信息)，并将检索到的FPGA信息存储在FPGA信息存储单元115中(步骤S101)。

然后，库创建单元120确定电路图中是否布置有与由FPGA信息管理单元110检索到的FPGA信息对应的符号(步骤S102)。如果电路图中未布置有该符号，则库创建单元120通过利用由用户指定的部分划分规则将电路图划分为多个部分(步骤S103)，并根据用于创建符号的预定规则(例如，通过基于输入/输出属性将引脚分配到右边或左边)来确定符号引脚的位置(步骤S104)。

如果电路图中布置有该符号，则库创建单元120通过参照先前执行的部分分配将逻辑引脚名称与先前引脚的逻辑引脚名称相同的引脚分配到与先前引脚所处的部分相同的部分(步骤S105)。如果引脚具有先前引脚没有使用的逻辑引脚名称，则库创建单元120将该引脚分配到与具有相同物理引脚名称的先前引脚所处的部分相同的部分(步骤S106)。然后，将逻辑引脚名称与先前引脚的逻辑引脚名称相同的引脚布置在与先前引脚所处的位置相同的位置中(步骤S107)，将具有先前引脚没有使用的逻辑引脚名称的引脚布置在符号上未被占据的位置中(步骤S108)。

库创建单元120通过GUI从用户接收对改变部分分配或引脚位置的指定。如果指定了改变，则库创建单元120通过改变部分分配或引脚位置来创建符号库(步骤S109)，并将创建的符号库存储在符号库存储单元125中(步骤S110)。

然后，电路图反映单元130确定在电路图中是否布置有其中符号库由库创建单元120创建的FPGA的先前符号(步骤S111)。如果电路图中布置有先前符号，则电路图反映单元130用新创建的符号替换所布置的符号(步骤S112)。如果连线到要被布置的引脚(该引脚具有的逻辑引脚名称不同于之前使用的先前逻辑引脚名称)，则电路图反映单元133切断该连线(步骤S113)。

随后，通过由用户指定的元件输入功能将创建的符号布置在电路图中(步骤S114)。

这样，如果电路图中布置有与由FPGA信息管理单元110检索到的FPGA信息对应的符号，则库创建单元120通过参照先前创建的符号库来创建符号库，并且电路图反映单元130用其中新创建符号库的符号替换所布置的符号。因而，能够使因FPGA设计的改变而造成的电路图的更改最小化。

顺便提一下，在这种情况下，如果电路图中布置有用于创建符号库的FPGA，则库创建单元120参照先前创建的符号库。另选的是，如果用于创建符号库的FPGA的符号库存储在符号库存储单元125中，则库创建单元120可参照先前创建的符号库。

随后，来说明由DRC单元140执行的用于检查输入/输出特性的处理。图14是由DRC单元140执行的用于检查输入/输出属性的处理的处理过程的流程图。

如图所示，DRC单元140关注单连接群(one-connection group)中的任何一个网，并获得关于所关注的网内包括的所有引脚的信息(步骤S201)。然后，DRC单元140关注已获得其信息的引脚中的任何一个(步骤S202)，并判断所关注的引脚是否用于FPGA元件(步骤S203)。

结果，如果所关注的引脚用于FPGA元件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查该引脚的输入/输出属性(步骤S204)。如果所关注的引脚不是用于FPGA元件，则通过参照元件库30来检查引脚的输入/输出属性(步骤S205)。然后，判断是否检查了所有引脚的输入/输出属性(步骤S206)。如果存在没有被检查的任何引脚，则系统控制返回至步骤S202，并且关注没有被检查的引脚以检查其输入/输出属性。

如果检查了所有引脚的输入/输出属性，则判断所关注的网是否包括了两个或更多个输出引脚(步骤S207)。如果包括两个或更多个输出引脚，则向用户通知表示网连接在输出引脚之间的错误(步骤S208)。另外，判断所关注的网是否不包括任何输出引脚(步骤S209)。如果不包括任何输出引脚，则向用户通知表示在所关注的网内没有输出引脚的错误(步骤S210)。如果只有一个引脚是输出引脚，则向用户通知所关注的网处于正常状态下(步骤S211)。

然后，判断是否针对所有的网都检查了输出引脚的数量(步骤S212)。如果存在任何没有检查输出引脚的数量的网，则系统控制返回至步骤S201，关注没有检查输出引脚的数量的网以检查输出引脚的数量。如果确定针对所有的网都检查了输出引脚的数量，则终止检查输入/输出属性的处理。

这样，对于FPGA元件，DRC单元140通过参照FPGA信息检查引脚的输入/输出属性，因而能够精确地检查包括FPGA的电路中的输入/输出属性。

随后，来说明由DRC单元140执行的用于检查差分信号的处理。图15是由DRC单元140执行的用于检查差分信号的处理的处理过程的流程图。

如图所示，DRC单元140关注任何一个网，并获得关于所关注的网中包括的所有引脚的信息(步骤S301)。将正引脚(positive pin)的数量(其表示差分属性为正的引脚的数量)和负引脚(negative pin)的数量(其表示差分属性为负的引脚的数量)的初始值清零(步骤S302)。然后，关注其信息已被获得的任何一个引脚(步骤S303)，判断所关注的引脚是否用于FPGA元件(步骤S304)。

结果，如果所关注的引脚用于FPGA元件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查引脚的差分属性(步骤S305)。如果所关注的引脚不是用于FPGA元件，则通过参照元件库30来检查引脚的差分属性(步骤S306)。然后，如果差分属性为正，则正引脚的数量递增“1”，或者，如果差分属性为负，则负引脚的数量递增“1”(步骤S307)。

判断是否检查了所有引脚的差分属性(步骤S308)。如果存在任何未检查差分属性的引脚，则系统控制返回至步骤S303，并关注未检查差分属性的引脚以检查其差分属性。

如果检查了所有引脚的差分属性，则判断正引脚的数量是否为正量，也确定负引脚的数量是否为正量，即，判断在所关注的网内是否既存在具有正属性的引脚又存在具有负属性的引脚(步骤S309)。如果正引脚的数量为正量且负引脚的数量也为正量，则向用户通知表示具有正属性的引脚连接到具有负属性的引脚的错误(步骤S310)。如果正引脚的数量或负引脚的数量之一为正量，则通知用户所关注的网处于正常状态下(步骤S311)。

然后，针对所有的网判断是否检查了差分信号(步骤S312)。如果存在任何没有检查差分信号的网，则系统控制返回至步骤S301，关注没有检查差分信号的网以检查其差分信号。如果确定针对所有的网检查了差分信号，则终止检查差分信号的处理。

这样，对于FPGA元件，DRC单元140通过参照FPGA信息来检查引脚的差分属性，因而能够精确地检查包括FPGA的电路中的差分信号。

随后，来说明由DRC单元140执行的用于检查电源电压的处理。图16是由DRC单元140执行的用于检查电源电压的处理的处理过程的流程图。

如图所示，DRC单元140关注任何一个元件(步骤S401)，并且进一步关注所关注的元件中包括的任何一个引脚(步骤S402)。然后，判断所关注的引脚是否是电源引脚(步骤S403)。如果所关注的引脚不是电源引脚，则系统控制进行至步骤S410。

如果所关注的引脚是电源引脚，则判断所关注的引脚是否用于FPGA元件(步骤S404)。如果所关注的引脚用于FPGA元件，则通过参照存储在FPGA信息存储单元115中的FPGA信息来检查引脚的电源电压(步骤S405)。如果所关注的引脚不是用于FPGA元件，则通过参照元件库30来检查引脚的电源电压(步骤S406)。然后，检查所关注的引脚连接到的网的电压值(步骤S407)，并判断该电压值是否与引脚的电源电压相同(步骤S408)。如果该电压值与引脚的电源电压不同，则通知用户电源电压与电压值不同(步骤S409)。

然后，判断是否检查了所有的引脚(步骤S410)。如果存在任何没有被检查的引脚，则系统控制返回至步骤S402，并关注没有被检查的引脚以检查电源引脚的电压值。

如果检查了所有的引脚，则判断是否针对所有的元件检查了电源电压(步骤S411)。如果存在任何没有检查电源电压的元件，则系统控制返回至步骤S401，并关注没有检查电源电压的元件以检查电源电压。如果确定针对所有的元件检查了电源电压，则终止检查电源电压的处理。

这样，对于FPGA元件，DRC单元140通过参照FPGA信息来检查电源引脚的电压值，因而能够精确地检查包括FPGA的电路中的电源电压。

随后，来说明由引脚交换处理单元150执行的用于引脚交换的处理。图17是由引脚交换处理单元150执行的引脚交换处理的处理过程的流程图。

如图所示，引脚交换处理单元150检索由封装设计CAD装置20创建的引脚交换信息(步骤S501)，并替换其中执行引脚交换的FPGA的符号库的物理引脚名称(步骤S502)。

然后，替换其中执行引脚交换的FPGA的FPGA信息中包括的逻辑引脚名称和与逻辑相关的属性(步骤S503)，并将电路图中的符号更新为其中逻辑引脚名称和与逻辑相关的属性被替换的符号(步骤S504)。对于具有约束条件的引脚，每次执行引脚交换时替换约束条件(步骤S505)。

这样，对于具有约束条件的引脚，在每次执行引脚交换时，引脚交换处理单元150替换约束条件，因而封装设计CAD中的引脚交换可精确地反映在关于电路设计的信息中。

随后，来说明由历史输出单元160执行的用于输出改变历史的处理。图18是由历史输出单元160执行的输出改变历史的处理的处理过程的流程图。如图所示，在从改变历史存储单元165中存储的改变历史中检索到最新的FPGA信息之后，历史输出单元160搜索最后进行的输出要通知给FPGA设计CAD装置10的通知信息的的处理(步骤S601)。

然后，对从最后进行的输出通知信息的处理直到现在的过程中进行了引脚交换的引脚进行标记(步骤S602)。将标记的引脚的最新属性输出为要通知给FPGA设计CAD装置10的通知信息(步骤S603)。

即，在FPGA信息管理单元110从FPGA设计CAD装置10中检索到FPGA信息并更新FPGA信息存储单元115中存储的FPGA信息之后，历史输出单元160输出仍未通知的进行了引脚交换的引脚的最新属性作为通知信息。

这样，历史输出单元160通过利用改变历史存储单元165中存储的改变历史将进行了引脚交换的引脚的最新属性作为通知信息输出到FPGA设计CAD装置10，因而封装设计中的引脚交换可反映在FPGA设计信息中。

此外，在FPGA信息管理单元110从FPGA设计CAD装置10中检索到FPGA信息并更新FPGA信息存储单元115中存储的FPGA信息之后，将仍未通知的仅进行了引脚交换的引脚的最新属性输出为通知信息。结果，能够避免输出无用的通知信息或避免使通知信息重复，因而封装设计中的引脚交换可有效地反映在FPGA设计信息中。

如上所述，在第一实施方式中，电路设计CAD装置100中包括的FPGA信息管理单元110检索由FPGA设计CAD装置10创建的FPGA信息(例如，引脚分配信息和属性信息)，并且库创建单元120通过利用FPGA信息来创建符号库。因此，电路设计者无需创建FPGA的符号库，因而能够减轻对电路设计者的工作负荷。

此外，在创建符号库时，如果电路图中布置有创建了符号库的FPGA，则库创建单元120进行管理以尽可能地不改变布置在电路图中的现有符号库的部分分配和引脚布局。另外，当电路图反映单元130将新创建了符号库的FPGA的符号布置在电路图中时，无需改变现有布局地对符号进行布置。因而，能够使因FPGA设计的改变而对电路图的更改最小化。

此外，在第一实施方式中，当电路设计CAD装置100中包括的DRC单元140执行DRC时，对于FPGA，通过参照FPGA信息来检查引脚的属性等，所述FPGA信息是由FPGA信息管理单元110从FPGA设计CAD装置10中检索的并存储在FPGA信息存储单元115中。因而，能够精确地执行DRC。

此外，在第一实施方式中，电路设计CAD装置100中包括的引脚交换处理单元150从封装设计CAD装置20检索引脚交换信息，并且除符号库、FPGA信息和电路图以外还在约束条件中反映引脚交换。因而，能够消除电路设计和封装设计之间的设计信息的不一致性。

此外，在第一实施方式中，电路设计CAD装置100中包括的改变历史存储单元165中存储有FPGA信息的改变历史，历史输出单元160基于存储在改变历史存储单元165中的改变历史向FPGA设计CAD装置10输出用于通知引脚交换的信息。因而，能够确保封装设计、电路设计和FPGA设计之间的设计信息的一致性。

在第一实施方式中，已经考虑了这样的情况，即，在这种情况下，基于通过利用FPGA元件来设计电路的结果进行印刷电路板的封装设计。预先考虑对于FPGA设计者和封装设计者两者都理想的引脚分配极为有助于缩短设计周期。因此，在本发明的第二实施方式中，说明了一种支持FPGA设计者和封装设计者之间进行的协调设计的FPGA协调设计系统。

首先，来说明根据第二实施方式的FPGA协调设计的概念。图19是用于说明根据第二实施方式的FPGA协调设计的概念的说明图。如图所示，在根据第二实施方式的FPGA协调设计中，作为协调设计支持装置的临时库创建装置200接收由FPGA设计CAD装置10创建的FPGA引脚信息(例如，引脚分配信息)，并创建FPGA的临时库。在这种情况下，临时库表示封装设计CAD装置20执行引脚分配时所需要的元件形状类型库，该元件形状类型库是关于FPGA的临时创建的库。

临时库创建装置200从封装设计CAD装置20检索引脚交换信息，并在通过其自身管理的FPGA信息中反映检索到的引脚交换信息，还将该引脚交换信息通知给FPGA设计CAD装置10。

这样，在第二实施方式中，临时库创建装置200接收由FPGA设计CAD装置10创建的FPGA引脚信息，并创建关于FPGA的临时元件形状类型库。因而，能够利用封装设计CAD装置20来考虑引脚分配。

随后，来说明根据第二实施方式的FPGA协调设计系统的构造。图20是根据第二实施方式的FPGA协调设计系统的构造的功能框图。如图所示，FPGA协调设计系统包括FPGA设计CAD装置10、封装设计CAD装置20和临时库创建装置200。临时库创建装置200包括网表检索单元210、网表管理单元220、网表转换单元230、FPGA设计CAD接口单元240、FPGA引脚信息管理单元250、临时库创建单元260和引脚交换处理单元270。

网表检索单元210是检索由用户创建的网表并将该网表传递给网表管理单元220的处理单元。图21是由网表检索单元210检索到的网表的实施例的图。

如图所示，网表包括对元件进行定义的元件定义单元和对网进行定义的网定义单元。在元件定义单元中，对于用于考虑的元件描述元件名称和元件库名称。然而，对于FPGA元件，没有元件库，从而在“FPGA/”之后描述模块名(用于区分FPGA的名称)。

在网定义单元中，关于各个网来描述网名称和连接到该网的元件引脚。在这种情况下，以“(元件名称).(元件引脚名称)”的形式来描述元件引脚。顺便说一下，对于FPGA元件，将逻辑引脚名称或物理引脚名称描述为引脚名称(物理引脚名称标以“％”)。

网表管理单元220是其中存储有由网表检索单元210检索到的网表并对其进行管理的管理单元。在通过GUI接收到由用户输入的网表的改变时，网表管理单元220改变网表。

网表转换单元230是将由网表管理单元220管理的网表转换为能够输入到封装设计CAD装置20的格式的处理单元。网表转换单元230在对网表进行转换时参考由FPGA引脚信息管理单元250管理的FPGA信息。

图22是由网表转换单元230输出的网表的实施例的图。如图所示，网表包括关于每个引脚的元件名称、库名称、元件端子编号、引脚名称、网名称、交换群编号和差分类型。在这种情况下，元件端子编号是分配给每个引脚的连续编号。

FPGA设计CAD接口单元240是对FPGA设计CAD装置10的接口。具体地讲，FPGA设计CAD接口单元240从FPGA设计CAD装置10检索FPGA引脚信息，并向FPGA设计CAD装置10提供引脚交换信息。

FPGA引脚信息管理单元250是其中存储有由FPGA设计CAD接口单元240检索到的FPGA引脚信息并对其进行管理的管理单元。此外，在从用户通过GUI接收到用于改变引脚间隔或FPGA引脚信息的指令时，FPGA引脚信息管理单元250改变FPGA信息。

临时库创建单元260是对于FPGA元件利用由FPGA引脚信息管理单元250管理的FPGA引脚信息创建临时库(即，临时元件形状类型库)的处理单元。

图23是由临时库创建单元260创建的临时库的实施例的图。如图所示，在临时库中，记载了关于每个引脚的岸(land)形状类型库名称、X坐标、Y坐标、角度和引脚名称。顺便说一下，对于岸形状类型库名称，使用在从用户接收到指令时存储在FPGA引脚信息管理单元250中的信息。

此外，在临时库中，还记载了表示元件大小的区域。使用关于区域的信息来计算在封装设计的设计中元件之间的距离。顺便说一下，通过临时库创建单元260基于引脚间隔来计算元件的大小。

临时库创建单元260基于FPGA引脚信息创建临时库，因而能够在封装设计CAD中考虑引脚分配。

引脚交换处理单元270是从封装设计CAD装置20检索引脚交换信息并指示FPGA引脚信息管理单元250改变FPGA引脚信息的处理单元。FPGA引脚信息管理单元250改变FPGA引脚信息，还指示FPGA设计CAD接口单元240将引脚交换信息通知到FPGA设计CAD装置10。此外，引脚交换处理单元270基于引脚交换信息指示网表管理单元220改变网表。

随后，来说明由临时库创建装置200执行的输出用于封装设计CAD的信息的处理。图24是由临时库创建装置200执行的输出用于封装设计CAD的信息的处理的处理过程的流程图。

如图所示，在临时库创建装置200中，FPGA设计CAD接口单元240检索由FPGA设计CAD装置10创建的引脚分配信息，并将引脚分配信息传递到FPGA引脚信息管理单元250，然后，FPGA引脚信息管理单元250创建FPGA引脚信息(步骤S701)。

此外，网表检索单元210检索网表(步骤S702)，并将网表传递到网表管理单元220。当从用户接收用于改变网表等的指令时，网表管理单元220改变其自身管理的网表。当从用户接收对引脚间隔等的指定(步骤S703)时，FPGA引脚信息管理单元250改变其自身管理的FPGA引脚信息。

然后，临时库创建单元260从FPGA引脚信息获得引脚的坐标，并创建临时元件形状类型库(步骤S704)，网表转换单元230转换网表(步骤S705)。然后，网表转换单元230将转换后的网表输出到文件，临时库创建单元260将创建的临时库输出到该文件(步骤S706)。

这样，临时库创建装置200创建临时库，因而能够利用封装设计CAD装置20来考虑引脚分配。此外，在从用户接收对引脚间隔等的指定时，FPGA引脚信息管理单元250改变其自身管理的FPGA引脚信息。因而，用户可以考虑按照各种引脚间隔进行引脚分配。

随后，来说明由临时库创建装置200执行的用于反映对封装的考虑结果的处理。图25是由临时库创建装置200执行的反映对封装的考虑结果的处理的处理过程的流程图。

如图所示，在临时库创建装置200中，引脚交换处理单元270检索封装设计CAD中的引脚交换信息(步骤S801)，并替换网表中包括进行了引脚交换的引脚的网(步骤S802)。

然后，引脚交换处理单元270替换FPGA信息中包括的逻辑引脚名称和逻辑属性(步骤S803)，FPGA设计CAD接口单元240将关于所替换的引脚的信息输出到文件(步骤S804)。

这样，引脚交换处理单元270检索封装设计CAD中的引脚交换信息，并将引脚交换反映在网表和FPGA引脚信息中。然后，FPGA设计CAD接口单元240将关于引脚交换的信息输出到文件。因而，封装设计中的引脚交换可被反映在FPGA设计信息中。

如上所述，在第二实施方式中，FPGA设计CAD接口单元240检索由FPGA设计CAD装置10创建的引脚分配信息，FPGA引脚信息管理单元250将由FPGA设计CAD接口单元240检索到的引脚分配信息作为FPGA引脚信息来管理，临时库创建单元260利用由FPGA引脚信息管理单元250管理的FPGA引脚信息来创建临时元件形状类型库，并将临时元件形状类型库以能够被封装设计CAD装置20读取的形式输出到文件。因而，能够利用封装设计CAD装置20来考虑早先的引脚分配，还能够缩短印刷电路板的设计周期。

分别在第一实施方式和第二实施方式中说明了电路设计CAD装置和临时库创建装置。另选的是，通过用软件实现电路设计CAD装置和临时库创建装置的结构，也能够获得具有的功能分别与电路设计CAD装置和临时库创建装置的功能相同的电路设计CAD程序和临时库创建程序。因此，下面说明执行电路设计CAD程序的计算机。顺便说一下，也可通过类似的计算机来执行临时库创建程序。

图26是执行根据第一实施方式的电路设计CAD程序的计算机300的功能框图。如图所示，计算机300包括RAM310、CPU320、HDD330、LAN接口340、输入/输出接口350和DVD驱动器360。

RAM310是其中存储有计算机程序、执行计算机程序的中间结果等的存储器。CPU320是从RAM310读取程序并执行该程序的中央处理单元。HDD330是其中存储有程序和数据的盘设备。LAN接口340是用来将计算机300通过LAN连接到其它计算机的接口。输入/输出接口350是用来将计算机300连接到输入装置(例如，鼠标或键盘)和显示装置的接口。DVD驱动器360是对DVD进行读取/写入的装置。

要通过计算机300执行的电路设计CAD程序311存储在DVD中，并通过DVD驱动器360从DVD中将其读取出，然后安装在计算机300中。另选的是，电路设计CAD程序311例如存储在通过LAN接口340连接到计算机300的其它计算机系统的数据库中，并从该数据库中将其读取出，然后安装在计算机300中。然后，将安装的电路设计CAD程序311存储在HDD330中，并通过RAM310将其读取出，然后通过CPU320执行。

在本实施方式中，说明了采用FPGA作为元件的情形。然而，本发明不限于上述情形。本发明还可应用于通常采用PLD作为元件的情形。

根据本发明的一方面，在电路设计信息中反映封装设计中的改变，因而可以容易地确保电路设计信息和封装设计信息的一致性。

根据本发明的另一方面，在电路图和符号库中反映封装设计中的改变，因而可以更容易地确保电路设计信息和封装设计信息的一致性。

根据本发明的又一方面，可在符号库中反映引脚交换，因而能够确保符号库和封装设计信息的一致性。

根据本发明的又一方面，还在约束条件中反映封装设计中的改变，因而可以更容易地确保电路设计信息和封装设计信息的一致性。

根据本发明的又一方面，在关于引脚之间的配线的长度的约束中反映引脚交换，因而可以更容易地确保电路设计信息和封装设计信息的一致性。

根据本发明的又一方面，还在存储的PLD信息中反映封装设计中的改变，因而可以更容易地确保电路设计信息和封装设计信息的一致性。

虽然为了完整而清楚的公开关于具体实施方式描述了本发明，但是所附权利要求并不因此而受限制，而是应被解释为包括本领域技术人员可能想到的完全落入本文所阐述的基本教导内的所有变型和另选结构。

Claims

1.一种电路设计支持装置，该电路设计支持装置用于支持对其中采用可编程逻辑器件作为元件的电路的设计，该电路设计支持装置包括：

引脚交换信息接收单元，其用于接收引脚交换信息，该引脚交换信息是关于在封装设计中针对所述可编程逻辑器件执行的引脚交换的信息；和

引脚交换处理单元，其通过利用所述引脚交换信息将所述引脚交换反映在电路图中。

2.根据权利要求1所述的电路设计支持装置，该电路设计支持装置还包括：

可编程逻辑器件信息接收单元，其接收可编程逻辑器件信息，该可编程逻辑器件信息是通过利用可编程逻辑器件设计CAD而创建的关于可编程逻辑器件的设计信息；和

库创建单元，其通过利用所述可编程逻辑器件信息，来创建要用于电路设计的、所述可编程逻辑器件的符号库，其中

所述引脚交换处理单元用所述引脚交换信息更新由所述库创建单元创建的所述符号库，并通过用更新后的符号库更新所述电路图中的符号来将所述引脚交换反映在所述电路图中。

3.根据权利要求2所述的电路设计支持装置，其中，所述引脚交换处理单元通过基于所述引脚交换信息替换所述符号库的物理引脚名称来更新所述符号库。

4.根据权利要求1所述的电路设计支持装置，其中，所述引脚交换处理单元将所述引脚交换反映在关于所述电路设计的约束条件中。

5.根据权利要求4所述的电路设计支持装置，其中，所述引脚交换处理单元包括关于引脚之间的配线的长度的约束作为其中反映所述引脚交换的约束条件。

6.根据权利要求2所述的电路设计支持装置，该电路设计支持装置还包括可编程逻辑器件信息存储单元，该可编程逻辑器件信息存储单元中存储有由所述可编程逻辑器件信息接收单元接收的可编程逻辑器件信息，其中，

所述可编程逻辑器件信息接收单元将可编程逻辑器件信息写在所述可编程逻辑器件信息存储单元中，

所述库创建单元通过利用所述可编程逻辑器件信息存储单元中的可编程逻辑器件信息来创建所述符号库，并且

所述引脚交换处理单元利用所述引脚交换信息来替换在所述可编程逻辑器件信息存储单元中存储为可编程逻辑器件信息的逻辑引脚名称和逻辑的属性。

7.一种用于支持对其中采用可编程逻辑器件作为元件的电路的设计的方法，该方法包括以下步骤：

第一接收步骤，其包括接收引脚交换信息，该引脚交换信息是关于在封装设计中针对所述可编程逻辑器件执行的引脚交换的信息；以及

反映步骤，通过利用所述引脚交换信息将所述引脚交换反映在电路图中。

8.根据权利要求7所述的方法，该方法还包括以下步骤：

第二接收步骤，其包括接收可编程逻辑器件信息，该可编程逻辑器件信息是通过利用可编程逻辑器件设计CAD而创建的关于可编程逻辑器件的设计信息；以及

创建步骤，通过利用所述可编程逻辑器件信息来创建要用于电路设计的、所述可编程逻辑器件的符号库，其中

所述反映步骤包括用所述引脚交换信息来更新在所述创建步骤中创建的符号库，并通过用更新后的符号库更新所述电路图中的符号来在所述电路图中反映所述引脚交换。

9.根据权利要求8所述的方法，其中，所述反映步骤包括通过基于所述引脚交换信息替换所述符号库的物理引脚名称来更新所述符号库。

10.根据权利要求7所述的方法，其中，所述反映步骤包括将所述引脚交换反映在关于所述电路设计的约束条件中。

11.根据权利要求10所述的方法，其中，所述反映步骤包括将关于引脚之间的配线的长度的约束设置为其中反映所述引脚交换的约束条件。

12.根据权利要求8所述的方法，该方法还包括将所述可编程逻辑器件信息存储在存储单元中的步骤，其中，

所述第二接收步骤包括将所述可编程逻辑器件信息写在所述存储单元中，

所述创建步骤包括通过利用所述存储单元中的可编程逻辑器件信息来创建所述符号库，并且

所述反映步骤包括通过利用所述引脚交换信息来反映在所述存储单元中存储为可编程逻辑器件信息的逻辑引脚名称和逻辑的属性。

13.一种其中存储有计算机程序的计算机可读记录介质，所述计算机程序使得计算机实施用于支持对其中采用可编程逻辑器件作为元件的电路的设计的方法，所述计算机程序使得所述计算机执行以下步骤：

14.根据权利要求13所述的计算机可读记录介质，所述计算机程序使得所述计算机执行的步骤还包括：

创建步骤，通过利用所述可编程逻辑器件信息创建要用于电路设计的、所述可编程逻辑器件的符号库，其中

15.根据权利要求14所述的计算机可读记录介质，其中，所述反映步骤包括通过基于所述引脚交换信息替换所述符号库的物理引脚名称来更新所述符号库。

16.根据权利要求13所述的计算机可读记录介质，其中，所述反映步骤包括将所述引脚交换反映在关于所述电路设计的约束条件中。

17.根据权利要求16所述的计算机可读记录介质，其中，所述反映步骤包括将关于引脚之间的配线的长度的约束设置为其中反映所述引脚交换的约束条件。

18.根据权利要求14所述的计算机可读记录介质，所述计算机程序使得所述计算机执行的步骤还包括将所述可编程逻辑器件信息存储在存储单元中，其中，

所述第二接收步骤包括将所述可编程逻辑器件信息写入所述存储单元中，

19.一种制造印刷电路板的方法，该方法为支持对其中采用可编程逻辑器件作为元件的电路的设计的电路设计支持装置所采用，所述方法包括以下步骤：

接收引脚交换信息，该引脚交换信息是关于在封装设计中针对所述可编程逻辑器件执行的引脚交换的信息；以及

通过利用所述引脚交换信息将所述引脚交换反映在电路图中。