JP5211694B2 - 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム - Google Patents

Description

本発明は、半導体集積回路設計時におけるシールド線の配置方法、並びにシールド線を自動配置する半導体集積回路の設計装置及び設計プログラムに関する。

大規模集積回路（ＬＳＩ）の微細化及び高密度化に伴って、近年では、配線間のクロストークノイズが配線に与える影響を無視できない状況となってきている。従来から、このようなクロストークノイズを防止するために、周波数が高い信号が通る為に他の信号ネットへ干渉する信号ネット（例えばクロックネット等）や、他の信号ネットからの干渉を防止する必要がある信号ネットに対して、これら信号ネットの両側にグランドネットや電源ネットを配線してシールドを設ける回路設計がなされている（例えば日本国公開特許公報特開２０００−２５９６９５号公報）。

日本国公開特許公報特開２０００−２５９６９５号公報 日本国公開特許公報特開平５−１２３８３号公報 "ヴィルトゥオーソ(VIRTUOSO)カスタム設計プラットフォームにおけるアクセラレィテッドレイアウト(ACCELERATED LAYOUT)のデータシート"［online］、日本ケイデンス・デザイン・システムズ社、［平成１７年１２月１３日検索］、インターネット＜URL: http://www.cadence.co.jp/products/pdf/virtuoso/Accerelated_Layout.pdf＞ "ヴィルトゥオーソ(VIRTUOSO)カスタム設計プラットフォームにおけるチップインテグレーションフロー(CHIP INTEGRATION FLOW)のデータシート"、［online］、日本ケイデンス・デザイン・システムズ社、［平成１７年１２月１３日検索］、インターネット＜URL: http://www.cadence.co.jp/products/pdf/virtuoso/chip.pdf＞ ディビッド バスダイカー(David Busdeicker)、外１名、"アレグロ(Allegro)ＰＣＢルータの注意書 タンデムインタラクティブ作動ペア配線ルーティング（Routing tandem differential pairs）について"、［online］、ケイデンス・エンジニアリング、［平成１７年１２月１３日検索］、インターネット＜URL: http://www.cadence.co.in/community/allegro/Resources/resources_PCB/LR/appnote_tandemdiffpairs.pdf＞

日本国公開特許公報特開２０００−２５９６９５号公報に開示されるように、半導体集積回路設計においてシールド線の配線が一部において自動化されている。しかし、最新の高性能プロセッサなどのハイエンドＬＳＩ設計実務においては、信号線の配線経路は人間によって決定されており、さらにこの信号線に設けるシールド線の配線経路もまた人間によって決定され、これら信号線及びシールド線の配線経路は半導体集積回路設計用のＣＡＤアプリケーションを用いて手入力されているのが現状である。このため、従来は下記のような問題があった。

第１に、従来の半導体集積回路設計用のＣＡＤアプリケーション等では、信号線とこれに対応するシールド線とは、単に別々の配線データとして扱われていた。したがって、一度信号線およびシールド線を配線した後に、設計上の都合などから信号線の配置を変更しようとすると、人手によって配線変更された信号線に対応するようにシールド線の配線を変更する必要があった。そのため、従来は作業者が同時に編集すべきシールド線の編集を失念するおそれがあった。
第２に、編集のあった信号線とは関係のないシールド線を誤って編集してしまうおそれがあった。これも、信号線およびシールド線の配線データが別々に扱われていたために生じていた。
特にハイエンドＬＳＩでは、一度配線が完了してもその後に細かい配線調整を行う必要があるため、配線後の編集に起因するこれらの問題は作業の煩雑を招き大きな問題となる。

また第３に、上記の通り従来の設計フローでは、信号線の配線経路を決定した後にこれに対応するシールド線の配線経路を決定する。このために、シールド線を配線できないような信号線を配線してしまう可能性があった。対応するシールド線が配線できない場合には、信号線のシールドを行うにあたり不都合が生じるため、このような配線をしてしまった場合には信号線の配線からやり直すなど、配線作業の大きな手戻りが発生した。
第４に、シールド線の配線後にデザインルールの変更が発生し、複数のシールドネットの配線に同じ修正を施す必要が生じた場合に、これら複数のシールド線の１つ１つを手作業で修正する必要があり作業効率が低いという問題があった。

本発明は、上記問題点に鑑みてなされたものであり、信号線及びシールド線の配置を人間が決定する半導体集積回路の回路設計において、シールド線に要する配線作業を大幅に省力化して、半導体集積回路設計作業の効率を高めることを目的とする。

上記目的を達成するために、本発明では、信号線の配線情報とこの信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成する。そして、信号線の配置の変更に連係して、関連付け情報によりこの信号線に関連付けられたシールド線の配置を変更する。
このような関連付け情報を作成及び利用することにより、シールド線の配線後に信号線の配置の変更が生じた場合に、これと同時に編集するべきシールド線を特定することが可能となり、上記の編集漏れや誤編集を防止することが可能となる。

ここで、上記方法によれば、ある信号線に対応して設けられたシールド線の配置を、シールド線を配置した後に信号線の配置の変更に連係して変更することが可能となるが、シールド線の配置形態には様々な形態があるため、信号線の配置に変更がある度にその信号線に対応して設けられたシールド線の配置形態を再度指定していたのでは煩雑である。
そこで、本発明では、信号線に対して設けるべきシールド線の配置形態を信号線の配置形態に応じて規定する配線ルールを予め定義して記憶しておく。そしてシールド線の配置は、記憶された配線ルールに従い、かつ配置された信号線に応じて行う。

このように、配線ルールを予め定義しておくことで、後の編集時にシールド線の配線形態を指定することが可能となる。さらに、信号線を初めに配置する際にこの信号線に対応するシールド線に適用すべき配線ルールを指定して記憶してもよい。そして、後にこの信号線を編集したときに、この信号線に関連して先に記憶されたシールド線の配線ルールを読み出してシールド線の配置形態を自動的に特定し、特定した配置形態で信号線の配置を変更に連係して自動的に変更してもよい。

また、配線ルールを定義しておくことで、信号線を配置する際にこの信号線に対応するシールド線に適用すべき配線ルールを指定するだけで、信号線の配置が行われるのに伴って、この信号線に対して設けるべきシールドの配置を自動的に行うことが可能となる。これによってシールド線の配置形態が複雑であるためにその形態を示すパラメータを手入力することが困難なシールド線についても、信号線の配置と共に自動的に配置することが可能となるだけでなく、信号線の配置に伴いシールド線を配置してゆく処理を可能とすることによってシールド線を配線できないような信号線を配線してしまうことを防止することが可能となる。

上記のような配線ルールを予め定義して記憶し、この配線ルールに従ってシールド線の配置を自動的に行うことにより、シールド線のデザインルールの変更があった場合にも、デザインルールの変更に応じて配線ルールを変更して、変更前の配線ルールに従って配置されたシールド線を決定し、決定されたシールド線の配置を、変更後の配線ルールに従って修正することで、容易に修正することが可能となる。

本発明の上述した及び他の目的及び特徴は、添付図面を参照しながら以下に示される好適実施例についての説明を読むことによって、より明らかになるであろう。

本発明による半導体集積回路設計装置の実施例の概略構成図である。 本発明による半導体集積回路設計フローの概要を示す説明図である。 本発明による計算部の実施例の機能ブロック図である。 図３に示す半導体集積回路設計プログラムの動作を説明する全体フローチャートである。 図４に示す配線データ編集処理ルーチンの処理を説明するフローチャートである。 図５に示すシールド線でない配線データ編集処理ルーチンの処理を説明するフローチャートである。 図５に示すシールド線の配線データ編集処理ルーチンの処理を説明するフローチャートである。 新たな信号線を追加する前の配線のレイアウト図である。 新たな信号線を追加した後の配線のレイアウト図である。 信号線を削除する前の配線のレイアウト図である。 信号線を削除した後の配線のレイアウト図である。 信号線を部分削除する前の配線のレイアウト図である。 信号線を部分削除した後の配線のレイアウト図である。 信号線を伸長する前の配線のレイアウト図である。 信号線を伸長した後の配線のレイアウト図である。 信号線を縮小する前の配線のレイアウト図である。 信号線を縮小した後の配線のレイアウト図である。 配線を移動する前の配線のレイアウト図である。 配線を移動した後の配線のレイアウト図である。 配線を複写する前の配線のレイアウト図である。 配線を複写した後の配線のレイアウト図である。 信号線に単純に沿わせて設けたシールドの例を示す図である。 本発明により実現可能なシールドの例を示す図である。 層を乗り換える際に信号線の線幅が変わる場合のシールドの例を示す図である。 斜めシールド及びブリッジを有するシールドの例を示す図である。 ストライプ配線とシールドの例を示す図である。 ストライプ配線の層乗り換え箇所に設けられるシールドの例を示す図である。 シールド線を配置することができないような信号線の配置の防止ステップを有するルーチンのフローチャートである。 クランク状の信号線に設けられるシールドの例を示す図である。 クランク状の信号線に設けられる不完全なシールドの例を示す図である。 所定領域内におけるシールド線の配置を禁止する処理を説明する図である。 デザインルールの変更前の元の配線のレイアウト図である。 デザインルールの変更に対応した後の配線のレイアウト図である。 デザインルールの変更に伴う複数のシールド線の一括修正方法の第１例を示すフローチャートである。 デザインルールの変更に伴う複数のシールド線の一括修正方法の第２例を示すフローチャートである。

符号の説明

１ 半導体集積回路設計装置
１１ 半導体集積回路設計プログラム記憶部
２０ 配線結果データ記憶部
３１ 関連付け情報
４０ 半導体集積回路設計プログラム
５０ 配線部
６０ シールド配線部
６４ 関連付け情報処理部

以下、添付図面に従って本発明に係る半導体集積回路設計装置の好ましい実施の形態について詳説する。図１は、半導体集積回路設計装置の実施例の構成図である。
設計装置１は、本実施例の半導体集積回路設計プログラムを実行して、半導体集積回路の設計を行う計算部２と、オペレータによって半導体集積回路の配線や、機能セルの位置、種類等を指示するための指示情報を計算部２に入力するための入力部３と、セルや配線等を配置した結果を表示する表示部４と、本実施例の半導体集積回路設計プログラムを記憶する設計プログラム記憶部１１とを備える。なお、計算部２はコンピュータ等により実現され、入力部３はキーボード、マウス、及びデジタイザ等の入力インタフェースで実現される。

また、設計プログラム記憶部１１は、例えばハードドライブ装置やメモリ素子によって実現され、あるいは、半導体集積回路設計プログラムを記録した記録媒体、例えばフレキシブルディスク、ＣＤ−ＲＯＭディスク、ＤＶＤディスク、リムーバブル記憶装置等を読み取るためのドライブ装置によって実現することとしてよい。プログラムを記録可能な機能を備えていれば、記憶媒体種別は上記のものには限定されない。また、これらの記録媒体に記録された半導体集積回路設計プログラムを図示しない読み取り装置によって読み取ることによって、設計装置１に設けられたハードドライブ装置やメモリ素子等に記憶することとしてもよい。

さらに設計装置１は、入力部３を介して入力された信号線や後述のとおり自動配線されたシールド線などの配線の配置状態（位置、線の太さなど）や配線層間接続のためのビアデータの配置状態（位置、大きさ、形など）の情報である配線データを記憶する配線結果データ記憶部２０を備える。なお、以下、半導体集積回路に形成される配線のうち、シールド線とシールド線以外の配線を区別する必要があるときは、シールド線以外の配線を「信号線」と示す。
配線結果データ記憶部２０には、信号線やシールド線の配線データが、例えば、信号線テーブルＴ１及びシールド線テーブルＴ２のようなテーブルデータの形式で記憶される。そして信号線テーブルＴ１には、例えば、各信号線を一意に識別するためにそれぞれに割り当てられるインデクスと、各信号線の開始座標、終了座標、線幅及び配線層などの信号線の配線に必要な情報とが格納される。また、シールド線テーブルＴ２には、例えば、各シールド線を一意に識別するためにそれぞれに割り当てられるインデクスと、各シールド線の開始座標、終了座標、線幅及び配線層などのシールド線の配線に必要な情報とが格納される。

また設計装置１は、入力部３を介して入力された機能セルの配置状態（位置、セルの種類等）を記憶するセル配置結果データ記憶部２１と、機能セルのライブラリデータを記憶するセルライブラリ記憶部２２と、配線結果データ記憶部２０に記憶された配線データにより接続される論理接続データであるネットリストを記憶するネットリスト記憶部２３とを備える。

さらに設計装置１は、各信号線に対して設けられるべきシールド線の配線データの生成及び変更を行うために必要な配線ルール情報を記憶する配線ルールデータ記憶部３２を備える。ここで配線ルール情報には、ある信号線を回路上に配置したとき、この信号線に対して設けるべきシールド線の配置形態を規定するルールが含まれ、このルールはデザインルールに準拠して定義される。
配線ルールデータ記憶部３２には、シールド線を施すべき様々な信号線の種類に応じてそれぞれ個々に定められた各配線ルールが、例えばシールド配線ルールテーブルＴ４のような、テーブルデータの形式で記憶される。そしてシールド配線ルールテーブルＴ４には、例えば、各配線ルールを一意に識別するためにそれぞれに割り当てられるインデクスと、シールド線自体の幅や、シールド線に対応する信号線との間に維持すべき間隔などの、シールド線の配線データを作成するために必要な情報が格納される。
このルールに基づけば、回路図上にシールドすべき信号線の配置が定まれば、その信号線に沿って、信号線から配線ルールに定められた間隔だけ離れて、かつ配線ルールに定められた線幅を有するシールド線の配置を定めることができる。

そして設計装置１には、回路上に配置された信号線と、この信号線に対して設けられたシールド線を関連付ける関連付け情報を記憶する関連付け情報記憶部３１が設けられる。関連付け情報記憶部３１には、信号線とシールド線との間の個々の対応関係が、例えば関連付けテーブルＴ３のようなテーブルデータの形式で記憶される。関連付けテーブルＴ３には、例えば、信号線とシールド線との間の個々の対応関係毎に、信号線の配線データに対して割り当てられた信号線テーブルＴ１中のインデクスと、この信号線に対して設けられたシールド線の配線データに対して割り当てられたシールド線テーブルＴ２中のインデクスとがセットで記憶されている。

図２は、本発明による半導体集積回路設計フローの概要を示す説明図である。まず、(a)設計者は、入力部３及び表示部４により実現されるＧＵＩ上で信号線のレイアウトを編集する。(b)次に計算部２が、ＧＵＩへの入力内容に応じて編集対象の信号線の配線データを編集することによって、信号線テーブルＴ１が編集される。
(c)そして計算部２は、編集が加えられた信号線に対して設けられるシールド線を決定する。このとき例えば計算部２は、関連付けテーブルＴ３内を検索して、編集対象の信号線の配線データのインデクスを記憶する関連付け情報を抽出し、抽出された関連付け情報内に記憶されているシールド線の配線データのインデクスを取得することによって、この信号線に対して設けられたシールド線の配線データを決定する。

(d)また計算部２は、編集対象の信号線に対して適用されるべきシールド配線の配線ルールを、シールド配線ルールテーブルＴ４から読み込む。(ｅ)そして計算部２が、信号線の編集と連係してシールド線テーブルＴ２を自動的に編集して、この信号線に対して設けるシールド線の配線データを編集することによって、自動シールド配線を実現する。シールド線の配線データの編集は、シールド配線ルールテーブルＴ４から読み込んだルールに則って行う。
また、デザインルールに変更があった場合はシールド線テーブルＴ２を自動修正して、変更後のデザインルールに準拠したシールド線の配線データを生成する。

図３は、本実施例における計算部２の機能ブロック図である。図３に図示された計算部２の機能は、設計プログラム記憶部１１に記憶される設計プログラム４０により実現される。計算部２は、入力部３を介してオペレータから入力された信号線の配置に関する指示情報（配置指示情報）に基づいて、信号線に関する配線データやこの信号線によって形成される論理接続データの生成及び変更を担う配線部５０と、信号線に対して設けられるべきシールド線の配線データの生成及び変更を担うシールド配線部６０とを含んでいる。図４〜図７に示す半導体集積回路設計プログラムの動作フローチャートを参照しながら、配線部５０及びシールド配線部６０内の各要素の動作について以下説明する。

図４は、図３に示す計算部２で実行される半導体集積回路設計プログラム４０の動作を説明する全体フローチャートである。
まず、図４に示すステップＳ１において、計算部２は、外部記憶領域である配線ルールデータ記憶部３２に外部ファイルとして記憶されているシールド配線ルールテーブルＴ４内の配線ルール情報を、自己の内蔵メモリ（図示せず）に読み込む。なお、このシールド線に関する配線ルールは、シールド線の様々な配置形態に応じて、より複雑なものを定めることが可能であり、その例のいくつかを後に例示する。

さらに計算部２は、外部記憶領域であるビアルールデータ記憶部３３に外部ファイルとして記憶されているビアルール情報を、自己の内蔵メモリに読み込む。
ビアルール情報は、ある信号線やシールド線を回路図上に配置したとき、この信号線等が複数の層にまたがる場合に回路基板上に設けるべきビアの形状や大きさなどの形態を規定するルールを含み、ビアルールもまたデザインルールに準拠して定義される。
このようなビアルールもまた、より複雑なものを定めることが可能であり、その例のいくつかを後に例示する。

次にステップＳ２において、ある信号線についての回路図上の配置に関する指示が、入力部３を介して入力される。この指示は、例えばオペレータによって、キーボード、マウス、あるいはデジタイザ等のマンマシンインターフェースを用いて行われ、具体的には回路図上の配線の始点、終点及び経由点を指示することによって実行される。このとき、新たな信号線を回路上に追加する指示が入力される場合には、入力された信号線がシールド線を要する信号線であるか否かを示す情報が併せて入力される。
また、新たな信号線を追加する指示を入力する場合には、配線ルールデータ記憶部３２及びビアルールデータ記憶部３３に記憶された各ルールの中から、この信号線に対して設けられるビアに適用すべきビアルールや、シールド線に適用する配線ルールを指定する情報も併せて入力される。シールド線に適用する配線ルールを指定する情報は、例えば、当該ルールに対してシールド配線ルールテーブルＴ４において割り当てられたインデクスであり、以下の説明においてこの情報を「ルール選択情報」と記すことがある。

また、編集内容が既存の信号線の複写や移動であった場合、あるいは追加された信号線がビア等を介して既存の信号線に接続される場合には、シールド線の要否について、あるいはビアルールやシールド線の配線ルールについて、これら既存の信号線と同じように決定してもよい。この場合には、マンマシンインターフェースが、シールド線の要否についての情報や、ビアルールやシールド線に適用する配線ルールを指定する情報の入力を促すことなくステップＳ２を終了するように設計してもよい。

ステップＳ３において計算部２は、ステップＳ２で信号線の追加、削除、伸縮、移動あるいは複写の指示があったか否かを判断する。以下の説明において、追加、削除、伸縮、移動、複写などの処理を総じて「編集」と記すことがある。なお「編集」の語は前記に列挙した処理に限定されるものではなく、これらの処理以外の処理を含みうる。ステップＳ３で信号線の編集があったと判断された場合には、計算部２は配線データ編集処理ルーチン（ステップＳ４）を実行する。
この配線データ編集処理ルーチンＳ４では、編集があった信号線に関して配線結果データ記憶部２０内の信号線テーブルＴ１に保存される配線データを編集内容に応じて変更する。そしてこの編集に連係して、配線結果データ記憶部２０内のシールド線テーブルＴ２に記憶されるシールド線の配線データを編集し、この信号線に対して設けるべきシールド線を編集する。

計算部２は、ステップＳ２での編集内容に基づいて信号線の配線データを編集した後に、ステップＳ５で編集結果に対応する回路図を表示し、処理を終了する。ステップＳ３にて編集が行われていないと判断された場合には、計算部２による処理はステップＳ２に戻って、入力部３からの入力を待つ。

図５は、図４に示す配線データ編集処理ルーチンＳ４の処理を説明するフローチャートである。
まず、ステップＳ１１において、配線部５０は、ステップＳ２で入力された信号線の編集内容に基づいて信号線テーブルＴ１を編集して、編集対象の信号線に対してテーブル内に記憶される配線データの編集処理を行う。新規な信号線について配線データを追加する場合には、当該信号線がシールド線を要する信号線であるか否かについてステップＳ２で入力された情報や、この信号線に対して入力された上記のルール選択情報も配線データに含ませて、信号線テーブルＴ１に追加する。
なお、編集内容が既存の信号線の複写や移動であった場合、あるいは追加された信号線がビア等を介して既存の信号線に接続される場合には、シールド線の要否についての情報やルール選択情報をこれら既存の信号線の配線データから取得して、編集対象の信号線の配線データに含ませてもよい。ステップＳ１１にて行う信号線の編集処理ルーチンは、図６を参照して後述する。

次に、図５に戻りステップＳ１２において、配線部５０は、ステップＳ１１で編集した配線データがシールド線を要するものであるか否かを、対応する情報の有無に基づいて判断する。対象となる信号線がシールド線を要しない場合にはそのまま処理を終了して、図４に示すステップＳ５へ処理を移行する。
一方で、ステップＳ１１で編集した配線データの対象となる信号線がシールド線を要する場合には、配線部５０は、当該信号線の配線データに対して割り当てられた、テーブルＴ１内のインデクスをシールド配線部６０に与えて、当該信号線に対して設けるシールド線の配線データを編集すべきであることを通知する。この通知を受けたシールド配線部６０は、ステップＳ１３においてシールド線テーブルＴ２を編集して、テーブル内に記憶された当該信号線に対して設けるべきシールド線の配線データを編集する。ステップＳ１３にて行うシールド線の配線データの編集処理ルーチンは、図７を参照して後述する。

続いて、ステップＳ１４において、シールド配線部６０に設けられた関連付け情報処理部６４は、ステップＳ１１における信号線に関する配線データの編集及び、ステップＳ１３におけるシールド線に関する配線データの編集に応じて、これら信号線及びシールド線に関する配線データを相互に関連付ける関連付け情報を更新して、関連付け情報記憶部２０内の関連付けテーブルＴ３に記憶する。
ここで関連付け情報は、例えば、信号線とシールド線との間の対応関係を、信号線の配線データに対して割り当てられた信号線テーブルＴ１中のインデクスと、この信号線に対して設けられたシールド線配線データに対して割り当てられたシールド線テーブルＴ２中のインデクスと、をセットで記憶することによって表す情報である。

そして、例えば、ステップＳ１１における信号線に関する配線データの編集が新規に配線データを追加するものである場合（例えば信号線の追加や複写に関する編集）には、この信号線についての配線データと、当該信号線に対して生成されるシールド線に関する配線データを相互に関連付ける関連付け情報を作成して、関連付けテーブルＴ３に追加する。
また、ステップＳ１１における信号線に関する配線データの編集あるいはステップＳ１３におけるシールド線に関する配線データの編集が配線データを削除するものである場合には、削除された配線データに関する関連付け情報を関連付けテーブルＴ３から削除する。
そして、関連付け情報の更新を終えると、図４に示すステップＳ５へ処理を移行する。

図６は、図５に示す信号線の配線データ編集処理ルーチンＳ１１の処理を説明するフローチャートである。
まず、配線部５０に設けられた配線処理部５１は、ステップＳ２１において、入力部３を介して入力された信号線の配置指示情報に基づいて、入力された信号線に関する配線データやこの信号線によって形成される論理接続データを生成・変更する。そして、生成あるいは変更された配線データを信号線テーブルＴ１に記憶し、論理接続データをネットリスト記憶部２３に記憶するとともに、生成あるいは変更された配線データに基づいて編集された信号線の配置形態を表示部４に表示する。

その後、配線部５０に設けられたビア処理部５２は、ステップＳ２２において、ステップＳ２１で編集された信号線が半導体集積回路の層間をまたいで接続されているか否かを判断する。この場合に、信号線が層間をまたいで配線されるものであると判断された場合には、その信号線信号線に対するビアの形成が必要か否かが判断される。
ビアが必要であると判断された場合には、ステップＳ２３においてビア処理部５２は予め選択されているビアルールに基づいてビアに関する配線データを作成して配線結果データ記憶部２０に記憶する。続いて、ビア処理部５２は、作成したビア配線データに基づいて形成されるビアを表示部４に表示した後に、ステップＳ１２に処理を移行する。一方、ビアが不要であると判断された場合には、ステップＳ１２に処理を移行する。

図７は、図５に示すシールド線の配線データ編集処理ルーチンＳ１３の処理を説明するフローチャートである。
ステップＳ１２で、配線部５０の配線処理部５１から、信号線に対してシールド線の配線データを編集すべきであるとの通知を受けたシールド線処理部６１は、ステップＳ３１においてこの信号線の配線データに関連付けられた関連付け情報があるか否かを判断する。
関連付け情報がない場合には、この信号線に対して設けられたシールド線の配線データがまだ作成されていないことを意味する。そこで、ステップＳ３２においてシールド線処理部６１は、この信号線に対して設けるべきシールド線に関する配線データを、ステップＳ２において予め選択された配線ルールに従って、信号線の配置形態に応じて作成し、シールド線テーブルＴ２に記憶する。そして、生成された配線データに基づいて、編集されたシールド線の配置形態を表示部４に表示する。

ステップＳ３３において、シールド配線部６０に設けられたシールドビア処理部６２は、ステップＳ３２で作成されたシールド線が半導体集積回路の層間をまたいで接続されているか否か、シールド線に対してビアが必要となるか否かを判断する。この判断は、シールド線の配線データに基づいてなされる。
シールド線に対してビアが必要であると判断された場合には、ステップＳ３４においてシールドビア処理部６２は、予め選択されているビアルールに基づいてシールド線用のビアに関する配線データを作成して配線結果データ記憶部２０に記憶し、作成したビアを表示部４に表示する。ビアが不要である場合には、シールドビア処理部６２はステップＳ３５に処理を移行する。

続いて、ステップＳ３５においてブリッジ処理部６３は、作成されたシールド線にブリッジが必要であるか否かを判断する。図１６において後述するが、ブリッジとは、ある信号線に対してこの信号線と異なる１つの層に複数本のシールド線を配置した場合に、これらシールド線同士を短絡する配線のことをいい、信号線又はシールド線の配線方向について所定の間隔毎に設けられる。ブリッジの配置形態（ブリッジの配線幅や、設置間隔など）や、ブリッジの要否に関する情報もまたシールド線の配置形態の一つとして配線ルールに規定されており、ブリッジ処理部６３は、予め選択された配線ルールに従ってブリッジの要否を判断する。
ブリッジが必要な場合は、ステップＳ３６においてブリッジ処理部６３が、予め選択された配線ルールに従ってブリッジに関する配線データを作成して配線結果データ記憶部２０に記憶し、作成したブリッジを表示部４に表示する。ブリッジが不要である場合には、処理を図５に示すステップＳ１４に移行する。

このように、シールド配線部６０は、オペレータによって入力された信号線の配置に連係して、予め設定されているシールド線の配線ルールなどに基づいて、シールド線の配線データを作成する。
このとき、本実施例によればシールド線の生成に人手を要することがないため、信号線に係る配線データの編集から、シールド線に係る配線データの編集までの処理に要する時間を非常に短時間にすることが可能となる。また、信号線配線データの編集とシールド線配線データの編集および編集された配線の画面上への表示の処理を殆ど同時に行うことが可能であるため、オペレータが信号線を配置する際に、その信号線に対して設けるべきシールド線が信号線の配置作業とほぼ同時に画面上に表示され、作業性が向上する。
また、信号線の配置と同時にシールド線を配置することを可能とするため、回路上にシールド線を配置することが不可能な信号線をオペレータが配置してしまったとしても、シールド線の配置が困難であることを画面上から確認することができ、従来の問題を回避することが可能となる。

ステップＳ３１に戻って、編集された信号線に対する関連付け情報が既に関連付け情報記憶部３１内の関連付けテーブルＴ３にある場合には、この信号線に対してシールド線が配置されていることを意味する。そこで、ステップＳ３７においてシールド線処理部６１は、この信号線について作成された関連付け情報を関連付けテーブルＴ３から読み込み、この関連付け情報に基づいて、当該信号線に対応するシールド線の配線データを読み出して、この信号線に関連付けられたシールド線を決定する。
例えば、関連付け情報が、信号線の配線データに対して割り当てられた信号線テーブルＴ１中のインデクスと、この信号線に対して設けられたシールド線配線データに対して割り当てられたシールド線テーブルＴ２中のインデクスと、をセットで記憶している場合には、シールド線処理部６１は、この信号線に割り当てられたインデクスを記憶する関連付け情報を関連付けテーブルＴ３から読み込み、読み込まれた関連付け情報に同じく記憶されている、シールド線のインデクスを取得することによって、信号線に関連付けられたシールド線を決定する。
これにより、ある信号線に対応して設けられたシールド線の配置を、シールド線を配置した後に信号線の配置の変更に連係して変更することが可能となり、上記のようなシールド線の編集し忘れや、誤編集を防止することが可能となる。

また、シールド線の配線データ編集の際には、信号線に関する配線データに含められたルール選択情報によって指定された配線ルールに従って、新たに編集された信号線の配置形態に応じてシールド線の配線データが変更される。このため、信号線の配置変更に伴うシールド線の配置変更が生じても、シールド線の配線ルールを再度入力することなく、配置変更された信号線の配線データに応じて変更されたシールド線配線データに基づいて、シールド線を編集することが可能となる。

その後、ステップＳ３８においてシールドビア処理部６２は、この信号線について作成された関連付け情報を関連付け情報記憶部３１から読み込んで、この信号線に関連付けられたシールド線に対応するシールドビアを決定する。信号線の配置が変更されるのであれば、すでに生成されているシールドビアに関する配線データを削除した後、ステップＳ３７において配置が変更されたシールド線に必要なビアに関する配線データをあらためて作成する。
また、ステップＳ３９においてブリッジ処理部６３は、この信号線について作成された関連付け情報を関連付け情報記憶部３１から読み込んで、この信号線に関連付けられたシールド線に対応するブリッジを決定する。信号線の配置が変更されるケースでは、すでに作成されていたブリッジに関する配線データを削除した後、ステップＳ３７において配置が変更されたシールド線に必要なブリッジに関する配線データをあらためて作成する。

以下、本実施例の半導体集積回路設計装置１によって実行されるシールド線の配置処理を説明する。図８Ａ及び図８Ｂは、新たな信号線の追加に伴うシールド線の配置処理を説明する図であり、図８Ａは信号線の追加前の配線のレイアウト図であり、図８Ｂは信号線の追加後の配線のレイアウト図である。以下の説明において、適宜、図４〜図７に示した各フローチャートの各ステップの参照符号を併記する。
図８Ａにおいて、参照符号Ｌ１及びＬ２は信号線を示し、Ｓ１１及びＳ１２は信号線Ｌ１に対して設けられたシールド線を示し、Ｓ２１及びＳ２２は信号線Ｌ２に対して設けられたシールド線を示す。ここで信号線Ｌ１及び信号線Ｌ２は異なる配線層に配置され、シールド線Ｓ１１及びＳ１２は信号線Ｌ１と同じ配線層に配置され、シールド線Ｓ２１及びＳ２２は信号線Ｌ２と同じ配線層に配置されている。また、Ｌ１及びＬ２はビアＶ１によって接続され、シールドＳ１１及びシールドＳ２１はビアＳＶ１１により接続され、シールドＳ１１及びシールドＳ２２はビアＳＶ１２により接続され、シールドＳ１２及びシールドＳ２１はビアＳＶ１４により接続され、シールドＳ１２及びシールドＳ２２はビアＳＶ１３により接続される。
なお、参照符号Ｌ１及びＬ２、Ｓ１１〜Ｓ２２、Ｖ１及びＳＶ１１〜ＳＶ１４の用法は、以下で参照する図９Ａ、図９Ｂ、図１０Ａ、図１０Ｂ、図１１Ａ、図１１Ｂ、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ及び図１４Ｂにおいて同様である。

図８Ｂにおいて、シールドされた既存の信号線Ｌ２に接続する信号線Ｌ３を追加する編集を行なった場合を考える。オペレータが信号線Ｌ３を追加する編集作業を行うと（Ｓ２）、配線部５０に設けられた配線処理部５１が信号線Ｌ３の配線データを作成して、配線結果データ記憶部２０内の信号線テーブルＴ１に記憶する（Ｓ４、Ｓ１１、Ｓ２１）。
そして、ビア処理部５２によってビアＶ２に対する配線データが作成され配線結果データ記憶部２０内に記憶される（Ｓ２２、Ｓ２３）。
配線処理部５１による信号線Ｌ３の配線データの作成（Ｓ１１）の際に、図５を参照して上述したように、信号線Ｌ３が接続する既存の信号線Ｌ２の配線データから、シールド線の要否についての情報やルール選択情報を複写して、これらの情報を引き継ぐことが可能である。

したがって、その後に信号線Ｌ３に対してシールド線の要否が判定されたとき（Ｓ１２）、信号線Ｌ３に対するシールド線の要否についての情報は、シールド線が設けられた信号線Ｌ２に対する情報と同じであるため、ステップＳ１２の判断はシールド線が必要であると判定される。
さらに信号線Ｌ３に対して既設のシールド線が在るか否かが判定するため、信号線Ｌ３の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。今回の編集は信号線Ｌ３の追加であるため、関連付けられたシールド線はないと判断される。

そして、シールド配線部６０のシールド線処理部６１が、予め読み込んだ配線ルール（Ｓ１）に則って、信号線Ｌ３に対するシールド線Ｓ３１及びＳ３２の配線データを自動生成し（Ｓ３２）、生成した配線データをシールド線テーブルＴ２に記憶する。シールド線処理部６１は、このとき併せて、シールド線Ｓ２１及びＳ２２がシールド線Ｓ３１及びＳ３２に接続できるように、配線ルールに則り既存のシールド線Ｓ２１及びＳ２２の配線データを編集し伸長させる。
また、シールドビア処理部６２は、シールド線Ｓ２１とＳ３１、Ｓ２１とＳ３２、Ｓ２２とＳ３１、及びＳ２２とＳ３２をそれぞれ接続するビアＳＶ２１、ＳＶ２２、ＳＶ２４及びＳＶ２３に関する配線データを作成し（Ｓ３４）、配線結果データ記憶部２０内に記憶する。

図９Ａ及び図９Ｂは、信号線の削除に伴うシールド線の配置処理を説明する図であり、図９Ａは信号線の削除前の配線のレイアウト図であり、図９Ｂは信号線の削除後の配線のレイアウト図である。
シールド線が設けられた信号線Ｌ２を削除する編集作業が行われると（Ｓ２）、配線処理部５１が信号線テーブルＴ１内の信号線Ｌ２の配線データを削除する（Ｓ４、Ｓ１１、Ｓ２１）。そして、ビア処理部５２がビアＶ１に対する配線データを削除する（Ｓ２３）。このとき、以下に行われる信号線Ｌ２に対するシールド線の配線データの削除が完了するまで、信号線Ｌ２の配線データのうち少なくとも配線データの削除に必要な情報を、一時的に計算部２内の内部メモリ（図示せず）に記憶しておいてもよい。

また、信号線Ｌ２に対してシールド線の要否が判定され（Ｓ１２）、さらに信号線Ｌ２の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。
ここで信号線Ｌ２にはシールド線Ｓ２１及びＳ２２が設けられていたので、シールド線処理部６１は、信号線Ｌ２の配線データに関連付けられていたシールド線Ｓ２１及びＳ２２の配線データをシールド線テーブルＴ２から削除する（Ｓ３７）。
シールド線処理部６１は、このとき併せて、シールド線Ｓ１１及びＳ１２が信号線Ｌ１をシールドするのに必要なだけの長さとなるように、配線ルールに則りシールド線Ｓ１１及びＳ１２の配線データを編集し縮小させる。
また、シールドビア処理部６２は、シールド線Ｓ２１及びＳ２２に対応して設けられていたビアＳＶ１１、ＳＶ１２、ＳＶ１４及びＳＶ１３に関する配線データを配線結果データ記憶部２０から削除する（Ｓ３８）。

図１０Ａ及び図１０Ｂは、信号線の部分削除に伴うシールド線の配置処理を説明する図であり、図１０Ａは信号線の部分削除前の配線のレイアウト図であり、図１０Ｂは信号線の部分削除後の配線のレイアウト図である。
シールド線が設けられた信号線Ｌ１を部分削除する編集作業が行われると（Ｓ２）、配線処理部５１は、信号線テーブルＴ１内の信号線Ｌ１の配線データを編集して縮小させ、一方で新たな信号線Ｌ３の配線データを追加することによって、図１０Ｂに示すように、元の信号線Ｌ１の図示Ａ部分を削除する（Ｓ４、Ｓ１１、Ｓ２１）。このとき信号線Ｌ１から分離して新たに追加した信号線Ｌ３の配線データには、元の信号線Ｌ１の配線データから、シールド線の要否についての情報やルール選択情報を複写して、これらの情報を引き継ぐ。

その後、信号線Ｌ１に対してシールド線の要否が判定され（Ｓ１２）、さらに信号線Ｌ１の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。
ここで信号線Ｌ１にはシールド線Ｓ１１及びＳ１２が設けられているので、シールド線処理部６１は、シールド線Ｓ１１及びＳ１２が信号線Ｌ１をシールドするのに必要なだけの長さとなるように、信号線Ｌ１の配線データに関連付けられていたシールド線Ｓ１１及びＳ１２の配線データを編集する（Ｓ３７）。

一方で、その後に信号線Ｌ３に対してもシールド線の要否が判定される（Ｓ１２）。ここで信号線Ｌ３に対するシールド線の要否についての情報は、信号線Ｌ１に対する情報と同じであるため、ステップＳ１２の判断はシールド線が必要であると判定される。
さらに信号線Ｌ３の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。信号線Ｌ３はＬ１から分離して新たに追加された信号線であるため、未だ関連付けられたシールド線はないと判断される。その後シールド線処理部６１は、予め読み込んだ配線ルール（Ｓ１）に則って、信号線Ｌ３に対するシールド線Ｓ３１及びＳ３２の配線データを自動生成し（Ｓ３２）、生成した配線データをシールド線テーブルＴ２に保存する。
このようにシールド線Ｓ１１及びＳ１２を縮小し、Ｓ３１及びＳ３２を追加することにより、元のシールド線Ｓ１１及びＳ１２と比較して、信号線Ｌ１の削除部分Ａに対応する図示Ｂ及びＣの部分が削除されたシールド線が配置される。

図１１Ａ及び図１１Ｂは、信号線を伸長させた際のシールド線の配置処理を説明する図であり、図１１Ａは信号線の伸長前の配線のレイアウト図であり、図１１Ｂは信号線の伸長後の配線のレイアウト図である。
シールド線が設けられた信号線Ｌ１を伸長する編集作業が行われると（Ｓ２）、配線処理部５１は、信号線テーブルＴ１内の信号線Ｌ１の配線データを編集して伸長させる（Ｓ４、Ｓ１１、Ｓ２１）。
その後、信号線Ｌ１に対してシールド線の要否が判定され（Ｓ１２）、さらに信号線Ｌ１の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。
ここで信号線Ｌ１にはシールド線Ｓ１１及びＳ１２が設けられているので、シールド線処理部６１は、シールド線Ｓ１１及びＳ１２が信号線Ｌ１をシールドするのに必要なだけの長さに伸長するように、信号線Ｌ１の配線データに関連付けられていたシールド線Ｓ１１及びＳ１２の配線データを編集する（Ｓ３７）。

図１２Ａ及び図１２Ｂは、信号線を縮小させた際のシールド線の配置処理を説明する図であり、図１２Ａは、信号線の縮小前の配線のレイアウト図であり、図１２Ｂは、信号線の縮小後の配線のレイアウト図である。
シールド線が設けられた信号線Ｌ１及びＬ２を伸長する編集作業が行われると（Ｓ２）、配線処理部５１は、信号線テーブルＴ１内の信号線Ｌ１及びＬ２の配線データを編集して伸長させる（Ｓ４、Ｓ１１、Ｓ２１）。
その後、信号線Ｌ１及びＬ２に対してシールド線の要否が判定され（Ｓ１２）、さらに信号線Ｌ１及びＬ２の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。

ここで信号線Ｌ１にはシールド線Ｓ１１及びＳ１２が設けられ、信号線Ｌ２にはシールド線Ｓ２１及びＳ２２が設けられているので、シールド線処理部６１は、シールド線Ｓ１１及びＳ１２が信号線Ｌ１をシールドするのに必要なだけの長さに縮小するように、信号線Ｌ１の配線データに関連付けられていたシールド線Ｓ１１及びＳ１２の配線データを編集する。同様にシールド線Ｓ２１及びＳ２２が信号線Ｌ２をシールドするのに必要なだけの長さに伸長するように、信号線Ｌ２の配線データに関連付けられていたシールド線Ｓ２１及びＳ２２の配線データを編集する（Ｓ３７）。

図１３Ａ及び図１３Ｂは、配線の移動に伴うシールド線の配置処理を説明する図であり、図１３Ａは移動前の配線のレイアウト図であり、図１３Ｂは移動後の配線のレイアウト図である。

回路図上の図示Ａの位置に配置された信号線Ｌ１及びＬ２を、回路図上の図示Ｂの位置に移動させると（Ｓ２）、配線処理部５１は、信号線テーブルＴ１内の信号線Ｌ１の配線データの座標情報を編集して信号線Ｌ１及びＬ２の位置を移動させる（Ｓ４、Ｓ１１、Ｓ２１）。そしてビア処理部５２が元の図示Ａの位置にあったビアＶ１を配線結果データ記憶部２０から削除し、新たに図示Ｂの位置に配置された信号線Ｌ１及びＬ２を接続するビアＶ２に対する配線データを作成して、配線結果データ記憶部２０内に記憶する（Ｓ２２、Ｓ２３）。

その後、信号線Ｌ１及びＬ２に対してシールド線の要否が判定され（Ｓ１２）、さらに信号線Ｌ１及びＬ２の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。
ここで信号線Ｌ１にはシールド線Ｓ１１及びＳ１２が設けられ、信号線Ｌ２にはシールド線Ｓ２１及びＳ２２が設けられているので、シールド線処理部６１は、予め読み込んだ配線ルール（Ｓ１）に則って、シールド線Ｓ１１及びＳ１２の配線データを編集して位置情報を変更し図示Ｂの位置まで移動させる。同様にシールド線Ｓ２１及びＳ２２の配線データを編集して位置情報を変更して図示Ｂの位置まで移動させる（Ｓ３７）。
そして、シールドビア処理部６２は、元の図示Ａの位置にあったビアＳＶ１１、ＳＶ１２、ＳＶ１３及びＳＶ１４に関する配線データを配線結果データ記憶部２０から削除し、新たに図示Ｂの位置に移動したシールド線Ｓ１１とＳ２１、Ｓ１１とＳ２２、Ｓ１２とＳ２１、及びＳ１２とＳ２２をそれぞれ接続するビアＳＶ２１、ＳＶ２２、ＳＶ２４及びＳＶ２３に関する配線データを作成し、配線結果データ記憶部２０内に記憶する（Ｓ３８）。

図１４Ａ及び図１４Ｂは、配線の複写に伴うシールド線の配置処理を説明する図であり、図１４Ａは複写前の配線のレイアウト図であり、図１４Ｂは複写後の配線のレイアウト図である。
回路図上の図示Ａの位置に配置された信号線Ｌ１及びＬ２を、回路図上の図示Ｂの位置に複写すると（Ｓ２）、配線処理部５１は、信号線テーブルＴ１内の信号線Ｌ１及びＬ２の配線データを読込み、これら配線データのうち座標情報以外のデータが全て等しい信号線Ｌ３及びＬ４の配線データを作成して、配線結果データ記憶部２０内の信号線テーブルＴ１に記憶する（Ｓ４、Ｓ１１、Ｓ２１）。また、信号線Ｌ３及びＬ４を接続するビアＶ３に対する配線データがビア処理部５２によって作成され、配線結果データ記憶部２０内に記憶される（Ｓ２２、Ｓ２３）。

その後、信号線Ｌ３及びＬ４に対してシールド線の要否が判定される（Ｓ１２）。ここで信号線Ｌ３及びＬ４に対するシールド線の要否についての情報は、信号線Ｌ１及びＬ２に対する情報とそれぞれ同じであるため、ステップＳ１２の判断はシールド線が必要であると判定される。
さらに信号線Ｌ３及びＬ４の配線データに対して関連付けられたシールド線の配線データがあるか否かが判断される（Ｓ１３、Ｓ３１）。信号線Ｌ３及びＬ４は新たに追加された配線であるため、関連付けられたシールド線はないと判断される。

シールド配線部６０のシールド線処理部６１が、予め読み込んだ配線ルール（Ｓ１）に則って、信号線Ｌ３に対するシールド線Ｓ３１及びＳ３２と、信号線Ｌ４に対するシールド線Ｓ４１及びＳ４２との配線データを自動生成し（Ｓ３２）、生成した配線データをシールド線テーブルＴ２に保存する。シールドビア処理部６２は、シールド線Ｓ３１とＳ４１、Ｓ３１とＳ４２、Ｓ３２とＳ４１、及びＳ３２とＳ４２をそれぞれ接続するビアＳＶ３１、ＳＶ３２、ＳＶ３４及びＳＶ３３に関する配線データを作成し（Ｓ３４）、配線結果データ記憶部２０内に記憶する。

以下、配線ルール及びビアルールによって定義することが可能な様々形態のシールド線及びビアの例を、図１５Ａ、図１５Ｂ、図１５Ｃ、図１６〜図１８を参照しながら説明する。
ここでは、ソフトウエアによって信号線の配置と同時にシールド線を自動配置しようとする処理を検討する。
図１５Ａにおいて、白抜きされた領域で示された配線同士、およびクロスハッチングされた領域で示された配線同士は、それぞれ同じ層に配置された信号線及びシールド線であることを示し、白抜きされた領域で示された配線とクロスハッチングされた領域で示された配線とは異なる層に配置された信号線及びシールド線であることを示している。またＶ、ＳＶ１１及びＳＶ１２はビアを表す。Ｖは信号線Ｌ１−Ｌ２をつなぐビアであり、ＳＶ１１はシールド線Ｓ１１−Ｓ１２、ＳＶ１２はシールド線Ｓ２１−Ｓ２２をそれぞれつなぐビアである。
信号線Ｌ１およびＬ２に沿ってシールド線を生成する際に、シールド線の各種パラメータを入力可能なユーザインタフェースを設計し、信号線の配置指示の前後に、信号線Ｌ１・Ｌ２に対応するシールド線Ｓ１１・Ｓ１２・Ｓ２１・Ｓ２２の線幅ｄ、及び信号線とシールド線との間隔ｐを入力するようにすれば、図１５Ａに図示されたシールド線の配置は実現可能である。

しかしながら、このようにユーザインタフェースによる入力に頼ってシールド線を自動配線しようとすれば、特にハイエンドＬＳＩの設計において必要とされる複雑なシールド線の配置形態を実現するパラメータの入力が非常に煩雑となる。そのため、上記の線幅ｄと間隔ｐをユーザインタフェースを介して指定する配置方法では、シールド線の形態に不都合が生じる可能性がある。一例として、層乗り換えが発生する互いに９０度曲がるように配置された信号線Ｌ１及びＬ２をシールドするシールド線を配置する場合、単にシールド線の線幅ｄおよび信号線−シールド線間隔ｐを指定するだけでは、他のパラメータを指定することができない。そのため、これらパラメータを入力することで生成されるシールド線Ｓ１１、Ｓ１２、Ｓ２１及びＳ２２は、図１５Ａに示すような簡単な形態に制限される。図１５Ａに図示された形態では、信号線がシールド線にはさまれていない領域（図示Ｖ付近）が生じてしまうため、信号線のシールドが不十分となる恐れが生じる。

一方で、本実施例のように、シールド線の配置形態を規定する様々なパラメータや計算式を配線ルールとして予め定義して、外部ファイルとして保存しておけば、シールド線を配置する度にこれを読み出すことにより、複雑なパラメータの入力を省きつつシールド線の配線を行うことが可能となる。これにより、上記のユーザインタフェースによるパラメータ入力では実現困難なシールド線の配置が可能となる。例えば、図１５Ｂに示す例のように、層乗り換えが発生する信号線Ｌ１及びＬ２について、図示のＡ部分及びＢ部分にシールド線を配置・延長させるとともに、追加となるビアＳＶ２１及びＳＶ２２の配置を可能とする配線ルールを定義することが可能である。
図１５Ｂの例では、図示Ａの領域にシールド線を付加することができるため、信号線Ｌ２の全長に渡ってシールド線を形成することが可能である。同様に、図示Ｂの領域にシールド線を付加することができるため、信号線Ｌ１をその全長に渡って十分にシールドすることが可能となる。
図１５Ｂに図示されるシールド線生成にあたっては、信号線Ｌ１およびＬ２の配線データが参照される。すなわち、各信号線の配線データから、ビアＶの位置まで信号線Ｌ１・Ｌ２が形成されていることがわかる。また、すでに述べたとおり、シールド線の線幅および信号線−シールド線間隔に関する情報は設定されている。そこで、計算部は、これらの情報を元に、信号線Ｌ１およびＬ２を全長に渡ってシールドするに要するシールド線の位置・長さ、およびシールド線を層間接続するために必要なビアの配置位置を決定し、シールド線の配線データを生成する。

また、ビアの形状や大きさを規定する様々なパラメータや計算式をビアルールとして予め定義して外部ファイルとして保存しておくことによって、自動生成されるビアを自由に定義することも可能である。
図１５Ｃに示す例では、異なる層に配置された白抜きされた領域で示された配線とクロスハッチングされた領域で示された配線では線幅が異なっているが、これに対応して縦横の寸法が異なるビアＳＶ１１〜ＳＶ２２がシールド線に対して形成されている。
ビアの生成時には、まず信号線Ｌ１、シールド線Ｓ１１、Ｓ２１のそれぞれの線幅と、信号線Ｌ２、シールド線Ｓ１２、Ｓ２２の線幅とが、それぞれの配線データに基づき判別される。この後、ビアの図示左右方向の幅を信号線Ｌ１、シールド線Ｓ１１、Ｓ２１の線幅に、ビア図示上下方向の幅を信号線Ｌ２、シールド線Ｓ１２、２２の線幅にそれぞれ合わせて決定する。
このようなビアを定義するビアルールとして、例えば層を乗り越えて接続される２本の配線のそれぞれの線幅をインデックスとしてビアの縦横寸法を一意に決定する２次元テーブル、あるいは接続する線幅に比例してビアの縦横寸法を決定する計算式が定義される。また、ルールを適宜変えることによって、ビアの寸法や形状を配線が配線される層に応じて変えることも可能である。

本実施例によれば、シールド線を信号線と異なる層にも配置する配線ルールを定義することも可能である。図１６に示すシールド線の配線ルールの例では、信号線Ｌは層Ｌ０に配置されている。この信号線Ｌに対して、層Ｌ０にはシールド線Ｓ１及びＳ２が配置されている。また、層Ｌ０より上位の層ＬＵには、信号線Ｌの直上に配置されるシールド線Ｓ３及び斜め上方に配置されるシールド線Ｓ５及びＳ６が配置される。更に、層Ｌ０より下位の層ＬＤには、信号線Ｌの直下に配置されるシールド線Ｓ４及び斜め下方に配置されるシールド線Ｓ７及びＳ８が配置される。これによって、信号線Ｌは、格子状に配置された計８本のシールド線によって覆われる。
さらに、層ＬＵにはこの層に配置されるシールド線Ｓ３、Ｓ５及びＳ６を接続するブリッジＢ１及びＢ２が配置され、層ＬＤにはこの層に配置されるシールド線Ｓ４、Ｓ７及びＳ８を接続するブリッジＢ３及びＢ４が配置される。また、異なる３つの層である層Ｌ０、ＬＵ及びＬＤにそれぞれ配置されたシールド線Ｓ２、Ｓ６及びＳ７を互いに接続するビアＶ１及びＶ２や、同じくシールド線Ｓ１、Ｓ５及びＳ８を接続するビアＶ３及びＶ４が配置される。

このときの配線ルールとして、信号線が配置されるべき層Ｌ０が設定されるとともに、シールド線が配置されるＬ０とは異なる層ＬＵ及びＬＤが設定される。層Ｌ０に配線されるシールド線の生成には、すでに述べたとおりシールド線Ｓ１、Ｓ２の線幅およびシールド線−信号線Ｌの間隔が参照される。
また、層ＬＵにシールド線Ｓ５を配置するためには、シールド線Ｓ５の線幅が設定され、シールド線Ｓ５とシールド線Ｓ３の間隔が設定される。層ＬＵに同じく生成されるシールド線Ｓ６、あるいは層ＬＤに生成されるシールド線Ｓ８，Ｓ４，Ｓ７についても同様である。
更に、ブリッジを形成するためには、ブリッジＢ１及びＢ２の間隔や、ブリッジの線幅が設定される。また、どのシールド線をブリッジにより接続されるか、といった情報も適宜設定される。
一方、層間に形成されるシールド線を互いに接続するビアを形成するためには、ビアＶ１〜Ｖ４の形状、寸法及び種別などの情報が設定される。
これらの設定情報を予め設計装置１に設定しておくとともに、シールド線・ブリッジ・ビアの種別や構造を示す情報と予め対応付けておくことにより、どのような形状のシールド線を配置するのかを指定する情報を入力するだけで、信号線およびシールド線の配置を行う際にシールド線などの各パラメータを人手により入力することなく、図１６に図示されたシールド線構造を得ることができる。

また、本実施例によれば、複数本の平行する信号線からなるストライプ配線を同時に配置する配線ルールを定義することも可能である。このとき、例えば図１７に示すストライプ配線Ｌ１及びＬ２のように、２本の信号線Ｌ１及びＬ２を配置する場合に、これら信号線Ｌ１・Ｌ２をシールドするシールド線を配置するのであれば、これら信号線Ｌ１及びＬ２の間と外側とにシールド線Ｓ１〜Ｓ３を同時に配線する配線ルールを定義すればよい。この場合には、信号線Ｌ１−Ｌ２の間隔および必要とされる信号線−シールド線間隔、シールド線幅などのルールが設定されるとともに、隣り合った信号線の間にはシールド線を形成する、といったルールが設定されることとなる。
さらに、このようなストライプ配線に層の乗り換えが生じた場合のシールド線やビアの配置形態を配線ルールで定めてもよい。図１８は、２本のクロック線ＣＬＫ１からなるストライプ配線から、３本のクロック線ＣＬＫ２からなるストライブ配線に層変更した場合のシールド線配置形態の例である。図１８において、シールド線Ｓ１はクロック線ＣＬＫ１と同層に設けられ、シールド線Ｓ２はクロック線ＣＬＫ２と同層に設けられ、符号Ｖはビアを表す。
図１８に図示されたシールド線配線を実現するためには、クロック線ＣＬＫ１が形成された層に加え、クロック線ＣＬＫ２が形成される層について、クロック線幅、クロック線間隔、シールド線幅、シールド線−クロック線間隔などのルールが設定される。また、各クロック線の間にシールド線を配置する、層間接続されるクロック線を全長に渡ってシールドする、といったルールが設定されることとなる。

さらに、設計プログラム４０は、オペレータが、シールド線を配置することができないような信号線を配置してしまうことを防止するステップを有していてもよい。図１９は、シールド線を配置できないような信号線の配置を防止するステップを有する配線データ編集処理ルーチンを示すフローチャートである。図１９に図示されたフローチャートは、図５に図示されたフローチャートを代替するものである。
図１９に示すルーチンでは、ステップＳ１１で生成された信号線の配線データ及びステップＳ１３において生成されたシールド線に関する配線データを仮保存しておく。
そして、ステップＳ１５においてシールド配線部６０のシールド線処理部６１は、ステップＳ１１で編集された信号線に対して、配線ルールに従ったシールド線の作成が可能であるか否かを判定する。Ｓ１５における判定では、生成されたシールド線配置データに基づいて、回路上に配置されたその他の回路要素との配置関係を判別し、シールド線が配置可能か否かを判断する。シールド線の配置が可能であると判断された場合には、仮保存したデータを用いて配線データを更新する（Ｓ１６）。シールド線の配置が不可能であると判断された場合には、配線データを更新せず仮保存したデータを破棄する。

例えば、図２０Ａに示すように、クランク状の信号線Ｌを配置しようとする場合、クランクの柄部分の長さｐを十分に広く取らないと、シールド線をルールに従って形成することはできない。図２０Ａの例では、図示左右方向に延びている２本の信号線Ｌ同士の間隔ｐが比較的大きいため、信号線Ｌに対応するシールド線を配置することが可能である。
一方、図２０Ｂの例では、図示のＡ部分及びＢ部分にシールド線を形成することを意図したとしても、図示ｐの間隔が十分取られていないがめ、ルール上必要な信号線−シールド線間隔およびシールド線幅を確保することができない。したがって、図２０Ｂに示す例では、シールド線が途中で分断されてしまい、シールド線が不完全なものとなってしまう。
したがって、図２０Ａのようにクランク状の信号線Ｌを配置しようとする場合には、シールド線処理部６１は、クランクの柄部分の長さｐが配線ルールに従って定められるシールド線を配置するために必要な長さよりも長いか否かを判定して、配線ルールに従ったシールド線の作成が可能であるか否かを判定する。配線ルールに従ったシールド線の作成が困難であると判断された場合には、オペレータに対して信号線の配置をやり直すなどの対応を求めるメッセージを出力するようにすればよい。そして、信号線が改めて配置された場合には、シールド線処理部６１は再びシールド線の配置が可能か否かを判定する。

さらに、本実施例では、配線ルールとして、回路図上に配置された所定の機能セルについて、そのセルから所定距離内の領域にシールド線を配置することを禁止するルールを定めることができる。図２１はこのような状況を説明する図面である。
シールド線処理部６１は、編集しようとするシールド線の配線データにこのような配線ルールが適用される場合、図２１に示すように、シールド線Ｓ１及びＳ２に対応する信号線Ｌが端子Ｔに接続されたセルＣを、図３に示すネットリスト保存部２３に記憶された論理接続データから特定し、当該セルＣが、配線ルールにおいて所定距離内におけるシールド線の配置が禁止されたセルであるか否かを判断する。当該セルがシールド線の配置が禁止されたセルであると判断した場合には、シールド線処理部６１は、セルライブラリ記憶部２２に記憶された当該セルＣのライブラリデータと、セル配置結果データ記憶部２１に記憶されたセル配置データの位置情報とに基づいてセルＣの境界の位置を決定して、セルＣの境界から配線ルールで定められた所定の距離ｄだけ離れた境界線Ｒを決定し、境界線Ｒ内に配線されたシールド線Ｓ１及びＳ２を削除する。

さらに、設計プログラム４０は、シールド線のデザインルールに変更が生じた場合に、変更前のデザインルールに従って作成された複数のシールド線を一括修正するステップを備えてもよい。図２２Ａ及び図２２Ｂは、デザインルール変更に従うシールド線の修正処理を説明する図であり、図２２Ａはデザインルール変更前の配線のレイアウト図であり、図２２Ｂはデザインルール変更後の配線のレイアウト図である。なお、参照符号Ｌ１及びＬ２、Ｓ１１〜Ｓ２２、Ｖ１及びＳＶ１１〜ＳＶ１４の用法は、上記の図８Ａと同様とする。

信号線Ｌ１及びＬ２に対して設けられるシールド線に関するデザインルールが変更された場合を想定する。図示されたデザインルール変更の前後の配線を比較すれば分かるように、信号線Ｌ１に対するシールド線Ｓ１１及びＳ１２、信号線Ｌ２に対するシールド線Ｓ２１及びＳ２２を規定するデザインルールが、シールド線自体の幅が狭くなるように変更されている。
このようにデザインルールに変更があった場合は、設計プログラム４０は、デザインルールの変更を反映した配線ルール情報を配線ルールデータ記憶部３２から読み込んで、既存のシールド線が変更後のデザインルールに準拠するように配線データを修正する。または既存のシールド線を削除し、変更後のデザインルールに準拠する配線データを再生成する。

図２３はこのような一括修正方法の第１例を示すフローチャートである。ステップＳ４１において、変更後のデザインルールに準拠するように変更された新たな配線ルールが、外部ファイルとして配線ルールデータ記憶部３２に記憶される。このときオペレータは、変更があった配線ルールを指定する指示情報（当該配線ルールのインデックス情報など）を計算部２に入力する。

ステップＳ４２において、シールド線処理部６１は、当該配線ルールの変更がなされる前に、既存の配線ルールに従って配置されたシールド線を決定する。これは例えば、予めシールド線に関する配線データに、当該シールド線が従う配線ルールを指定した指示情報を含めておき、ステップＳ４１において入力された配線ルールを指定する指示情報と比較して、この配線ルールに従って配置されたシールド線を抽出することとしてよい。
または信号線に関する配線データに、当該信号線を配置する際に同時に配置するシールド線が従う配線ルールを指定する指示情報を含めておき、これとステップＳ４１において入力された指示情報とを比較して、この配線ルールを指定する指示情報を配線データに含む信号線を抽出し、この信号線に関連付けられたシールド線を決定することとしてもよい。

さらに、シールド線処理部６１は、上記抽出したシールド線を全て、一括修正の対象として決定する処理を行うことも可能である。シールド線処理部６１は上記抽出したシールド線を修正候補として表示部４に表示する。オペレータは、表示部４に表示された修正候補のシールド線を参照し、一括修正の対象とするシールド線を、入力部を用いて決定する。
そしてステップＳ４３において、シールド線処理部６１は、決定されたシールド線の配置を変更後の配線ルールに従って修正する。
このとき、修正すべきシールド線に対応する信号線を決定できるように、シールド線を選択することで対応する信号線を決定可能とすることが好ましい。そのために、関連付け情報記憶部３１に記憶される信号線とシールド線との関連付け情報を、双方向に関連付けておく。このように、関連付け情報を双方向に参照可能に作成することによって、修正後のシールド線の形態を決定する際に、当該シールド線に対応する、修正が必要な信号線の配置データを特定することが容易となる。

図２４は、シールド線のデザインルール変更に伴う複数のシールド線の配置を一括修正する方法の第２例における処理を示すフローチャートである。
ステップＳ５１において、オペレータは、配線ルールデータ記憶部３２に記憶されている配線ルールのうち、デザインルールを変更する配置済みの複数のシールド線に、これら複数のシールド線を配置したときに適用した第１の配線ルールを指定する指示情報と、新たに適用する新しいデザインルールに準拠する第２の配線ルールを指定する指示情報とを、計算部２に入力する。

ステップＳ５２において、図３に示すシールド線処理部６１は、第１の配線ルールに従って配置されたシールド線を決定する。このとき、予めシールド線に関する配線データに、当該シールド線が従う配線ルールを指定した指示情報を含めておき、ステップＳ５１において入力された第１の配線ルールを指定する指示情報と比較して、第１の配線ルールに従って配置されたシールド線を抽出することとしてよい。または信号線に関する配線データに、当該信号線を配置する際に同時に配置するシールド線が従う配線ルールを指定する指示情報を含めておき、これとステップＳ５１において入力された第１の指示情報とを比較して、第１の配線ルールを指定する指示情報を配線データに含む信号線を抽出し、この信号線に関連付けられたシールド線を決定することとしてもよい。
さらに、シールド線処理部６１は、上記抽出したシールド線を全て、一括修正の対象として決定してもよく、上記抽出したシールド線を候補として表示部４に表示して、一括修正の対象とするシールド線をオペレータの入力によって決定してよい。
そしてステップＳ５３において、シールド線処理部６１は、決定されたシールド線の配置を第２の配線ルールに従って修正する。
このとき、修正すべきシールド線に対応する信号線を決定できるように、関連付け情報記憶部３１に記憶される関連付け情報を、シールド線からも信号線を参照できるように双方向に関連付けておくことが好適である。

なお上述するように、本発明に係る半導体集積回路の設計プログラムは、コンピュータに読み取り可能な記録媒体（例えばフレキシブルディスク、ＣＤ−ＲＯＭディスク、ＤＶＤディスク、リムーバブル記憶媒体）に記録可能であり、このような記録媒体に記録された半導体集積回路設計プログラムを図示しない読み取り装置によって読み取ることによって、（ハードドライブ装置やメモリ素子等により実現される設計プログラム記憶部１１に記憶され、設計装置１により実行されることとしてよい。すなわち、本発明は下記のコンピュータに読み取り可能な記録媒体としての形態を有することとしてよい。

（付記１）
半導体集積回路におけるシールド線の配置方法であって、
信号線の配線情報と、該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成し、
前記信号線の配置の変更に連係して、前記関連付け情報により該信号線に関連付けられた前記シールド線の配置を変更する、
ことを特徴とするシールド線の配置方法。

（付記２）
前記信号線に対して設けるべきシールド線の配置形態を該信号線の配置形態に応じて規定する配線ルールに従って、配置された前記信号線に応じて、シールド線の配置を行う、ことを特徴とする付記１に記載のシールド線の配置方法。

（付記３）
前記信号線の配置が行われるのに伴って、該信号線に対して設けるべき前記シールド線の配置を行うことを特徴とする付記２に記載のシールド線の配置方法。

（付記４）
配線ルールが変更される場合に、変更前の配線ルールに従って配置されたシールド線を決定し、
決定された前記シールド線の配置を、変更後の配線ルールに従って修正することを特徴とする付記２に記載のシールド線の配置方法。

（付記５）
異なる２つの前記配線ルールである第１及び第２の配線ルールを指定し、
前記第１の配線ルールに従って配置されたシールド線を決定し、
決定された前記シールド線の配置を、前記第２の配線ルールに従って修正することを特徴とする付記２に記載のシールド線の配置方法。

（付記６）
回路設計装置であって、
信号線の配線情報と該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を記憶する関連付け情報記憶部と、
前記信号線の配置の変更に連係して、前記関連付け情報により該信号線に関連付けられた前記シールド線の配置を変更するシールド配線部と、
を備えることを特徴とする回路設計装置。

（付記７）
前記回路設計装置において、
作成された信号線の配線情報に応じて、前記作成された配線情報と、前記作成された信号線に対応するシールド線の配線情報とを関連付ける関連付け情報を作成する関連付け情報作成部を更に備え、
前記関連付け情報作成部により作成された関連付け情報は、前記関連付け情報記憶部に記憶されることを特徴とする、付記６に記載の回路設計装置。

（付記８）
前記回路設計装置において、
前記関連付け情報作成部は、配線情報が作成された信号線に対するシールド線作成要非を示す情報を参照し、シールド線作成が必要であると判断された場合に前記対応付け情報を作成することを特徴とする、付記７に記載の回路設計装置。

（付記９）
前記信号線に対して設けるべきシールド線の配置形態を、該信号線の配置形態に応じて規定する配線ルールを記憶する配線ルール記憶部を、さらに備え、
前記シールド配線部は、前記配線ルール記憶部に記憶された前記配線ルールに従って、配置された前記信号線に応じて、前記シールド線の配置を行う、
ことを特徴とする付記６に記載の回路設計装置。

（付記１０）
前記シールド配線部は、前記信号線の配置が行われるのに伴って、該信号線に対して設けるべき前記シールド線の配置を行うことを特徴とする付記９に記載の回路設計装置。

（付記１１）
前記配線ルール記憶部に記憶された前記配線ルールが変更された際に、
前記シールド配線部は、変更前の配線ルールに従って作成された前記シールド線の配線情報を、変更後の配線ルールに従って修正することを特徴とする付記９に記載の回路設計装置。

（付記１２）
異なる２つの前記配線ルールである第１及び第２の配線ルールの指定情報を入力する入力手段を備え、
前記シールド配線部は、前記第１の配線ルールに従って作成された前記シールド線の配線情報を、前記第２の配線ルールに従って修正することを特徴とする付記９に記載の回路設計装置。

（付記１３）
回路設計プログラムであって、コンピュータに、
信号線の配線情報と該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成するステップと、
作成された前記関連付け情報を所定の記憶領域に記憶するステップと、
前記信号線の配置の変更に連係して、前記関連付け情報により該信号線に関連付けられた前記シールド線の配置を変更するステップと、
を実行させることを特徴とする回路設計プログラム。

（付記１４）
前記信号線に対して設けるべきシールド線の配置形態を該信号線の配置形態に応じて規定する予め定義した配線ルールを、読み込むステップと、
読み込まれた前記配線ルールに従って、配線された前記信号線の配置に応じて、シールド線を配置するシールド線配置ステップと、
を有することを特徴とする付記１３に記載の回路設計プログラム。

（付記１５）
回路上に配置された信号線をシールドするシールド線の配線方法において、
入力された指示に基づいて信号線を配線するステップと、
前記信号線の配線状態に基づいて、前記信号線をシールドするのに必要となるシールド線の配線条件を判別するステップと、
前記判別された配線条件に基づいて、前記シールド線を配線するステップと、を備えたことを特徴とするシールド線の配線方法。

（付記１６）
回路基板上の配線を編集する配線編集方法において、
前記回路基板上に配置される信号線の配線情報を編集するステップと、
前記編集された信号線に対応して前記回路基板上に配置されるシールド線を特定するステップと、
前記編集された信号線の編集内容に応じて、前記特定されたシールド線の配線情報を編集するステップと、を備えたことを特徴とする配線方法。

（付記１７）
前記配線方法において、前記シールド線の配線情報を編集するステップは、
特定されたシールド線に対応して設定された配線ルールに関する情報を取得するステップと、
前記取得された配線ルール情報を参照して、前記信号線の編集内容に対応して配線されるべきシールド線の配線情報を生成するステップと、を備えることを特徴とする、付記１６に記載の配線方法。

（付記１８）
回路設計処理を実行する回路設計装置において、
回路上に配置される配線の編集指示入力を受け付ける入力手段と、
編集された回路に関する情報が表示される表示部と、
配線ルールを記憶する第一の記憶手段と、
配線と、当該配線に対応して設けられる付加配線との対応関係を示す対応情報を記憶する第二の記憶手段と、
前記配線ルールおよび前記対応情報を参照して、前記編集された配線に対応して編集されるべき付加配線を判別し、判別された付加配線の配線情報を生成する配線情報生成手段と、を備えたことを特徴とする、回路設計装置。

（付記１９）
回路設計プログラムを記録したコンピュータに読み取り可能な記録媒体であって、前記設計プログラムは、コンピュータに、
信号線の配線情報と該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成するステップと、
作成された前記関連付け情報を所定の記憶領域に記憶するステップと、
前記信号線の配置の変更に連係して、前記関連付け情報により該信号線に関連付けられた前記シールド線の配置を変更するステップと、
を実行させることを特徴とする記録媒体。

（付記２０）
前記設計プログラムは、
前記信号線に対して設けるべきシールド線の配置形態を該信号線の配置形態に応じて規定する予め定義した配線ルールを、読み込むステップと、
読み込まれた前記配線ルールに従って、配線された前記信号線の配置に応じて、シールド線を配置するシールド線配置ステップと、
をコンピュータに実行させることを特徴とする付記１９に記載の記録媒体。

（付記２１）
前記設計プログラムは、
前記信号線の配置が行われるのに従って、該信号線に対して設けるべき前記シールド線に関する前記シールド線配置ステップ、
をコンピュータに実行させることを特徴とする付記２０に記載の記録媒体。

（付記２２）
前記設計プログラムは、
前記配線ルールの変更時に実行される、変更前の前記配線ルールに従って作成された前記シールド線の配線情報を、変更後の前記配線ルールに従って修正するステップ、
を、さらにコンピュータに実行させることを特徴とする付記２０に記載の記録媒体。

（付記２３）
前記設計プログラムは、
異なる２つの前記配線ルールである第１及び第２の配線ルールを指定情報を受け付けるステップと、
前記第１の配線ルールに従って作成された前記シールド線の配線情報を、前記第２の配線ルールに従って修正するステップと、
を、さらにコンピュータに実行させることを特徴とする付記２０に記載の記録媒体。

本発明によって、手作業でシールド線の配置を決定する必要がある半導体集積回路において、シールド線配置の決定作業を大幅に省力化して、半導体集積回路設計作業の効率を高めることが可能となる。

以上、説明のためだけを目的として選択した好適な実施例を参照しながら、本発明を説明したが、当業者には本発明の趣旨および範囲から逸脱することなく、これら実施例の様々な変形、省略、および逸脱を、行なうことが可能であることは明らかである。また、クレームに使用される各用語は、明細書にて説明された実施例に記載された特定の意味に限定されるものではない。

本発明は、半導体集積回路設計時におけるシールド線の配置方法、並びにシールド線を自動配置する半導体集積回路の設計装置及び設計プログラムに利用可能である。

Claims (5)

1. 半導体集積回路におけるシールド線の配置方法であって、
   信号線に対して設けるべきシールド線の配置形態を該信号線の配置形態に応じて規定する配線ルールに従って、配置された前記信号線に応じて、シールド線の配置を行う処理と、
   前記信号線の配線情報と、該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成する処理と、
   前記配線ルールが変更される場合に、シールド線の配線情報に予め含めた該シールド線が従う配線ルールの指示情報に従って、変更前の配線ルールに従って配置されたシールド線を決定する処理と、
   決定された前記シールド線の配置を、変更後の配線ルールに従い該シールド線に対応する信号線に応じて修正する処理と、
   をコンピュータに実行させることを特徴とするシールド線の配置方法。
2. 前記配線情報に含まれる配線ルールの指示情報に従って、前記変更前の配線ルールに従って配置されたシールド線を決定する処理をコンピュータに実行させることを特徴とする請求項１に記載のシールド線の配置方法。
3. 回路設計プログラムであって、コンピュータに、
   信号線に対して設けるべきシールド線の配置形態を該信号線の配置形態に応じて規定する配線ルールに従って、配置された前記信号線に応じて、シールド線の配置を行うステップと、
   信号線の配線情報と該信号線に対して設けられたシールド線の配線情報とを関連付ける関連付け情報を作成するステップと、
   作成された前記関連付け情報を所定の記憶領域に記憶するステップと、
   前記配線ルールが変更される場合に、シールド線の配線情報に予め含めた該シールド線が従う配線ルールの指示情報に従って、変更前の配線ルールに従って配置されたシールド線を決定するステップと、
   決定された前記シールド線の配置を、変更後の配線ルールに従い該シールド線に対応する信号線に応じて修正するステップと、
   を実行させることを特徴とする回路設計プログラム。
4. 回路基板上の配線を編集する配線編集方法において、
   前記回路基板上に配置される信号線の配線情報を編集するステップと、
   信号線の配置形態に応じてシールド線の配置形態を定める配線ルールに従い前記編集された信号線に対応して前記回路基板上に配置されるシールド線を特定するステップと、
   前記編集された信号線の編集内容に応じて、前記特定されたシールド線の配線情報を編集するステップと、
   前記配線ルールが変更される場合に、シールド線の配線情報に予め含めた該シールド線が従う配線ルールの指示情報に従って、変更前の配線ルールに従って配置されたシールド線を決定する処理と、
   決定された前記シールド線の配置を、変更後の配線ルールに従い該シールド線に対応する信号線に応じて修正する処理と、
   をコンピュータに実行させることを特徴とする配線方法。
5. 回路設計処理を実行する回路設計装置において、
   回路上に配置される配線の編集指示入力を受け付ける入力手段と、
   編集された回路に関する情報が表示される表示部と、
   配線ルールを記憶する第一の記憶手段と、
   配線と、当該配線に対応して設けられる付加配線との対応関係を示す対応情報を記憶する第二の記憶手段と、
   前記配線ルールおよび前記対応情報を参照して、前記編集された配線に対応して編集されるべき付加配線を判別し、判別された付加配線の配線情報を生成する配線情報生成手段と、
   前記配線ルールの変更時に、付加配線の配線情報に予め含めた該付加配線が従う配線ルールの指示情報に従って、変更前の配線ルールに従って生成された付加配線を特定する付加配線特定手段と、
   変更後の配線ルールと前記対応情報を参照して、前記付加配線特定手段が特定した前記付加配線の配線情報を、該付加配線に対応する配線に応じて修正する配線情報修正手段と、
   を備えたことを特徴とする、回路設計装置。

Images