JP4935232B2 - 情報処理装置、配線設計方法及びプログラム - Google Patents
情報処理装置、配線設計方法及びプログラム Download PDFInfo
- Publication number
- JP4935232B2 JP4935232B2 JP2006214576A JP2006214576A JP4935232B2 JP 4935232 B2 JP4935232 B2 JP 4935232B2 JP 2006214576 A JP2006214576 A JP 2006214576A JP 2006214576 A JP2006214576 A JP 2006214576A JP 4935232 B2 JP4935232 B2 JP 4935232B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- graphic
- region
- specific
- reference application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
前記配置配線部が配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算部と、
第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算部と、
前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成部とを有することを特徴とする。
本発明の第1の実施形態を説明する。
拡大演算部1301は、F3を、領域生成対象範囲のα分拡大した図形F5を生成する(S20)。
領域を生成することにより、他の配線を配置することが出来ない領域が明確になり、エラーを修正するための配線配置の編集作業の効率が大幅に向上するという優れた効果が得られる。
次に、本発明の第2の実施形態について説明する。
第2の実施形態において、拡大演算部1301は、配線の太幅部分の図形を細幅配線の部分だけに拡大する。よって、太幅図形を拡大した図形に、異なる配線の一部が含まれることはなくなり、太幅のデザインルールが適用される部分を正確に特定することができるという優れた効果を奏する。
11 配置配線部
12 演算部
13 領域生成部
130 図形演算部
1301 拡大演算部
1302 抽出部
1303 他基準適用決定部
131 第1図形生成部
132 第2図形生成部
14 配置編集部
20 記憶装置
21 配置情報記憶部
22 エラー図形記憶部
23 領域記憶部
30 表示装置
200 配線A
201、206 始点
202 経由点
203、207 終点
204,208 配線幅
209 最小間隔
300 配線Aの領域
700 基準線
701 補助線
702 垂線
703 補助円
704 拡大図形
705 点X
706 補助点
1000 配線C
1001 配線D
1002 配線E
1003 ヴィアホール
1004 第1の最小間隔
1005 第2の最小間隔
1006 エラー図形
1100 太幅基準適用範囲r
1101 領域生成対象範囲α
2002 配線F
2003 配線G
2004 エラー図形
Claims (12)
- 第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線部と、
前記配置配線部が配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算部と、
第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算部と、
前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成部とを有することを特徴とする情報処理装置。 - 前記第2の演算部は、前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算部と、
前記図形と前記第2の配線の重複部分を抽出する抽出部とを有し、前記重複部分を前記他基準適用部分とすることを特徴とする請求項1に記載の情報処理装置。 - 前記領域生成部は、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成部を有することを特徴とする請求項1記載の情報処理装置。
- 前記領域生成部は、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成部と、
前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成部とを有することを特徴とする請求項1記載の情報処理装置。 - 情報処理装置を用いて行う配線設計方法であって、
前記情報処理装置が、第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線ステップと、
前記情報処理装置が、前記配置配線ステップで配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算ステップと、
前記情報処理装置が、第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算ステップと、
前記情報処理装置が、前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成ステップとを有することを特徴とする配線設計方法。 - 前記情報処理装置は、前記第2の演算ステップにおいて、
前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算ステップと、
前記図形と前記第2の配線の重複部分を抽出し、前記重複部分を前記他基準適用部分とする抽出ステップとを行うことを特徴とする請求項5に記載の配線設計方法。 - 前記情報処理装置は、前記領域生成ステップにおいて、
前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成ステップを行うことを特徴とする請求項5記載の配線設計方法。 - 前記情報処理装置は、前記領域生成ステップにおいて、
前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成ステップと、
前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成ステップとを行うことを特徴とする請求項5記載の配線設計方法。 - コンピュータに、第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線処理と、
前記配置配線処理で配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算処理と、
第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算処理と、
前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成処理とを実行させることを特徴とするプログラム。 - 前記コンピュータに、前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算処理と、
前記図形と前記第2の配線の重複部分を抽出し、前記重複部分を前記他基準適用部分とする抽出処理とを含む前記第2の演算処理を実行させることを特徴とする請求項9に記載のプログラム。 - 前記コンピュータに、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成処理を含む前記領域生成処理を実行させることを特徴とする請求項9記載のプログラム。
- 前記コンピュータに、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成処理と、
前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成処理とを含む前記領域生成処理を実行させることを特徴とする請求項9記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214576A JP4935232B2 (ja) | 2006-08-07 | 2006-08-07 | 情報処理装置、配線設計方法及びプログラム |
US11/828,788 US7730442B2 (en) | 2006-08-07 | 2007-07-26 | Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214576A JP4935232B2 (ja) | 2006-08-07 | 2006-08-07 | 情報処理装置、配線設計方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040811A JP2008040811A (ja) | 2008-02-21 |
JP4935232B2 true JP4935232B2 (ja) | 2012-05-23 |
Family
ID=39030723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214576A Expired - Fee Related JP4935232B2 (ja) | 2006-08-07 | 2006-08-07 | 情報処理装置、配線設計方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7730442B2 (ja) |
JP (1) | JP4935232B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8343255B2 (en) | 2008-09-30 | 2013-01-01 | Kobe Steel, Ltd. | Forged product and crankshaft manufactured from it |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111119A (ja) * | 2007-10-30 | 2009-05-21 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計支援装置 |
JP5309835B2 (ja) * | 2008-09-24 | 2013-10-09 | 富士通株式会社 | 配線情報生成装置、方法、及びプログラム |
US20200192932A1 (en) * | 2018-12-13 | 2020-06-18 | Sap Se | On-demand variable feature extraction in database environments |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129637A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 設計規則検証方法 |
JP2531084B2 (ja) * | 1993-04-12 | 1996-09-04 | 日本電気株式会社 | 部品間隙チェック装置 |
JPH07110827A (ja) * | 1993-10-14 | 1995-04-25 | Toshiba Corp | プリント板配線cad装置 |
JP3019032B2 (ja) | 1997-07-22 | 2000-03-13 | 日本電気株式会社 | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 |
JP3390393B2 (ja) * | 1999-12-21 | 2003-03-24 | エヌイーシーマイクロシステム株式会社 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
US6985004B2 (en) * | 2001-02-12 | 2006-01-10 | International Business Machines Corporation | Wiring optimizations for power |
JP2006093631A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法および半導体集積回路の製造装置 |
US7380231B2 (en) * | 2005-06-06 | 2008-05-27 | Nannor Technologies | Wire spreading through geotopological layout |
JP2007081220A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのレイアウト設計方法 |
US7519929B2 (en) * | 2006-06-23 | 2009-04-14 | Sun Microsystems, Inc. | Method and computer program product for interlayer connection of arbitrarily complex shapes under asymmetric via enclosure rules |
-
2006
- 2006-08-07 JP JP2006214576A patent/JP4935232B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-26 US US11/828,788 patent/US7730442B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8343255B2 (en) | 2008-09-30 | 2013-01-01 | Kobe Steel, Ltd. | Forged product and crankshaft manufactured from it |
Also Published As
Publication number | Publication date |
---|---|
US7730442B2 (en) | 2010-06-01 |
JP2008040811A (ja) | 2008-02-21 |
US20080034340A1 (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211694B2 (ja) | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム | |
JP5097231B2 (ja) | 経路生成装置、及び経路生成プログラム | |
JP4935232B2 (ja) | 情報処理装置、配線設計方法及びプログラム | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP2009272336A (ja) | ダミーメタル挿入処理プログラム、方法及び装置 | |
JP2013109498A (ja) | 設計支援装置 | |
JP2019160122A (ja) | 画像処理装置および画像処理用プログラム | |
JP2007287023A (ja) | 配線設計方法及びその設計装置 | |
JP6040982B2 (ja) | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 | |
JP2007233866A (ja) | 変更指示図面作成システムと方法、およびプログラム | |
JP5251639B2 (ja) | 半導体装置の設計検証装置 | |
JP5061422B2 (ja) | パターン補正方法及びパターン補正装置 | |
JP2010117962A (ja) | レイアウト設計方法および半導体集積回路 | |
JP3389388B2 (ja) | 図面編集装置 | |
JP5309728B2 (ja) | レチクルデータ作成方法及びレチクルデータ作成装置 | |
JP2006049782A (ja) | 半導体集積回路装置のレイアウト方法 | |
JP2011197811A (ja) | ガードリング設計装置、ガードリング設計方法、プログラム及び記録媒体 | |
JP2008040678A (ja) | レイアウト装置及びレイアウト方法 | |
JP2016191777A (ja) | 地図表示装置表示装置、地図表示方法、コンピュータプログラムおよび記録媒体 | |
JP2006084549A (ja) | Lsiマスクの寸法測定方法 | |
JP2007128173A (ja) | Cadを用いた面積算出方法 | |
JP2011141491A (ja) | 半導体デバイスパターン検証方法およびその検証プログラム | |
JP2005150556A (ja) | 半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 | |
JPH11312184A (ja) | Cadシステムおよびティアドロップ作成方法 | |
JP2003016128A (ja) | パッドスタック形状のパラメトリック制御機能を有するcadシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |