JP4935232B2 - 情報処理装置、配線設計方法及びプログラム - Google Patents

情報処理装置、配線設計方法及びプログラム Download PDF

Info

Publication number
JP4935232B2
JP4935232B2 JP2006214576A JP2006214576A JP4935232B2 JP 4935232 B2 JP4935232 B2 JP 4935232B2 JP 2006214576 A JP2006214576 A JP 2006214576A JP 2006214576 A JP2006214576 A JP 2006214576A JP 4935232 B2 JP4935232 B2 JP 4935232B2
Authority
JP
Japan
Prior art keywords
wiring
graphic
region
specific
reference application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006214576A
Other languages
English (en)
Other versions
JP2008040811A (ja
Inventor
理砂子 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006214576A priority Critical patent/JP4935232B2/ja
Priority to US11/828,788 priority patent/US7730442B2/en
Publication of JP2008040811A publication Critical patent/JP2008040811A/ja
Application granted granted Critical
Publication of JP4935232B2 publication Critical patent/JP4935232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体集積回路等の配線レイアウトの設計に適した情報処理装置、配線設計方法及びプログラムに関し、特に配線レイアウトの編集の効率化を実現するための情報処理装置、配線設計方法及びプログラムに関する。
従来、レイアウト設計システムにより配置した配線図形同士の最小間隔等のデザインルールチェックを行い、図26のようにエラー箇所を示すエラー図形2600を生成していた。従来のシステムは、このエラー図形2600により、最小間隔についての条件を満たしていない箇所を指摘していた。特許文献1の図3には、デザインルールチェックを行ってエラー図形を生成する発明が記載されている。
特開平11−39365号公報 Advanced Routing in Changing Technology Landscape Author:Hardy Kwok-Shing Leung Magma Design Automation, Inc., Cupertino, CA Publication in:Proceeding ISPD '03 International Symposium on Physical Design Monterey, CA, USA − April 06 - 09, 2003 ACM New York, NY, USA Guardian DRC/LVS トレーニングマニュアル 株式会社シルバコ・ジャパン技術部 2006年6月版
エラー図形によりエラー箇所を指摘する従来の方法には次のような問題がある。
従来の方法によると、エラー図形が表示された配線をどの程度移動させれば、配線間の最小間隔の条件を満たすのかを判断することが困難である。従来のエラー図形は、配線間の最小間隔条件を満たしていない箇所を指摘するだけである。よって、いずれかの配線を基準として、その配線から最小間隔に相当する距離を測定してから配線を移動させる必要がある。このように、エラーを解消するために配線間の距離を測定することが必要となるので、設計効率が落ちてしまう。
また、近年は、図27に示すように太幅配線2700に細幅の配線2701が接続されるようなレイアウトにおいて、細幅の配線2701の一部に太幅配線2700のデザインルールが適用される。図27において、配線2701の斜線部分に、太幅配線2700のデザインルールが適用される。例えば、前記非引用文献1の119ページの1段落の最後の部分に示すように、半導体製造プロセスにおける配線間隔の微細化に伴い、このような新たな設計ルールが現れており、この設計ルールは、influenceルール等と呼ばれる。
細幅の配線2701、2702の間に必要な間隔は、図27に示した第1の最小間隔2703である。また、太幅配線2700との間に必要な間隔は、図27に示した第2の最小間隔2704となる。配線2702と配線2701との間には、第1の最小間隔2703より広い間隔がある。また、配線2702と配線2700との間には、第2の最小間隔2704より広い間隔がある。よって、influenceルールを考慮しないと、配線2702はデザインルールを満たすはずである。しかし、influenceルールにより、配線2701の斜線部分には太幅の配線2700のデザインルールが適用される。よって、配線2701の斜線部分と配線2702との間に第2の最小間隔2704より広い間隔がないとエラー図形2705が表示される。このようにinfluenceルールが適用される場合、例えば、前記非特許文献2の3−22に示す従来の方法によると、第1の最小間隔2703が適用される領域と第2の最小間隔2704が適用される領域の領域が不明確であるという問題がある。このため、エラーを修正するための配線配置の編集作業の効率が落ちる。
上記課題を解決するため、本発明の情報処理装置は、第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線部と、
前記配置配線部が配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算部と、
第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算部と
前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成部とを有することを特徴とする。
本発明の情報処理装置は、ある配線と、他の配線との間に必要な最小間隔離れた位置を示す領域を生成することができる。領域を生成することにより、他の配線を配置することが出来ない領域が明確になる。これにより、エラーを修正するための配線配置の編集作業の効率が大幅に向上するという優れた効果が得られる。
次に、本発明の最良の実施形態について説明する。
(第1の実施形態)
本発明の第1の実施形態を説明する。
図1に、本発明の第1の実施形態の構成を示す。
本発明の第1の実施形態における情報処理装置10は、配置配線分11、演算部12、領域生成部13及び配置編集部14を有する。情報処理装置10に接続される記憶装置20は、配置情報記憶部21、エラー図形記憶部22及び領域記憶部23を有する。情報処理装置10及び記憶装置20には、表示装置30が接続されている。
配置配線部11は、設計対象の素子を配置し、素子間を接続する配線を配置する。これら素子や配線のレイアウトの結果を配置情報記憶部21に格納する。レイアウトの一例を、図2に示す。レイアウトの結果は、図2の配線A(200)、配線B(205)に示すように、始点201、206、経由点202及び終点203,207の座標や、配線幅204,208等の情報を含む。素子や配線の配置の様子は、表示装置30に表示される。
演算部12は、配置配線部11により配置情報記憶部21に格納されたレイアウト結果について、所定の演算処理を実行する。演算部12は、レイアウト結果から図2の配線A(200),配線B(205)のようなポリゴンを生成する。演算部12は、生成したポリゴンを配置情報記憶部21に格納する。また、演算部12は、配線間の寸法チェックを実行する。図2に示すように、デザインルールにより配線A(200)は他の配線との間に最小間隔209に相当する間隔が必要となる。演算部12は、各配線について定められたデザインルールに基づいて、各配線についての最小間隔を算出する。最小間隔とは、ある配線と他の配線との間に必要な最小限の間隔である。演算部12は、配線A(200)と配線B(205)との間に最小間隔209以上の間隔があるか否かを調べる。配線A(200)と配線B(205)との間に最小間隔209に相当する間隔がない場合、演算部12はエラー図形を生成し、エラー図形記憶部22に格納する。エラー図形は、配線A(200)、配線B(205)と共に表示装置30に表示される。
領域生成部13は、配線から当該配線に定められた最小間隔に相当する距離の分離れた位置を示す領域を生成する。つまり、この領域の範囲内においては、他の配線の配置が禁止されることを意味する。領域生成部13は、演算部12により生成された、領域の生成対象となるポリゴン図形を、配置情報記憶部21から取得する。領域生成部13は、領域の生成対象として予め指定されたポリゴン図形を、配置情報記憶部21から検索して取得すればよい。また、演算部12がエラーを検出した配線を領域生成部13に通知し、領域生成部13が通知された配線のポリゴン図形を配置情報記憶部12から取得してもよい。領域生成部13は、取得したポリゴン図形について、領域を生成する。図3に、領域生成部13により生成される領域の具体例を示す。図3は、図2に示した配線A(200)について生成された領域の例である。配線B(205)が、配線A(200)の領域300の範囲内に配置されていることが確認できる。デザインルールを満たすために、配線B(205)を配線A(200)の領域300の外に出せばよい。このように、配線Aの領域300を生成することにより、配線B(205)をどの程度移動させればデザインルールを満たすのかが容易に確認できる。生成された領域は、表示装置30に表示される。領域生成部13は、生成した領域を、領域記憶部23に格納する。
配置編集部14は、配置情報記憶部21、エラー図形記憶部22及び領域記憶部23に格納された情報を編集する。配置編集部14は、配置情報記憶部21からポリゴン図形を、エラー図形記憶部22からエラー図形を、領域記憶部23から領域をそれぞれ取得する。配置編集部14は、取得したポリゴン図形、エラー図形及び領域を重ね合わせた図形を生成する。配置編集部14は、生成した図形を配置情報記憶部21へ記憶する。配置編集部14により生成された図形は、表示装置30に表示される。
ここで、図4のフローチャートを参照して、第1の実施形態の動作の概要を説明する。
配置配線部11は、配線を配置する(S1)。
演算部12は、配線間の寸法をチェックし、配線間に最小間隔より広い間隔があるか否かを確認する(S2)。
配線間の寸法が最小間隔よりも広い場合(S3でYES)、動作を終了する。
配線間の寸法が最小間隔よりも狭い場合(S3でNO)、演算部12は、エラー図形を生成する(S4)。
領域生成部13は、配線から最小間隔離れた位置を示す領域を生成する(S5)。
配置編集部14は、配線、エラー図形及び領域を重ね合わせた図形を生成する(S6)。
次に、領域生成部13が領域を生成するときの動作について、詳細に説明する。
図5を参照すると、領域生成部13は、図形演算部130、第1図形生成部131及び第2図形生成部132を有する。第1図形生成部131は、演算部12と接続している。
図6を参照すると、図形演算部130は、拡大演算部1301、抽出部1302及び他基準適用決定部1303を有している。他基準適用決定部1303及び抽出部1302は、第1図形生成部131と接続している。
次に、図2、図3、図7及び図8に示した具体例を用いて、領域生成部13が領域を生成する動作を説明する。
図2に示すように、2つの配線A(200)、配線B(205)が配置されている場合において、配線A(200)について領域を生成する例を用いて説明する。
図7を参照して、第1図形生成部131について説明する。第1図形生成部131は、領域生成の対象である配線A(200)のポリゴン図形を配置情報記憶部21から取得する。第1図形生成部131は、取得したポリゴン図形の外形を最小間隔209の距離の分拡大した拡大図形704を生成する。次に、第1図形生成部131は、配線A(200)の各頂点の座標を計算する。第1図形生成部131は、1つの頂点を選択し、その頂点と交わっている配線A(200)のポリゴン図形の辺を1つ選択して、その辺を延長して基準線700を生成する。延長する長さは、任意の長さでよい。第1図形生成部131は、全ての頂点について、基準線700を生成する。次に、第1図形生成部131は、基準線700との角度が45°となるように、各頂点から補助線701を生成する。また、第1図形生成部131は、頂点を中心とする半径が最小間隔209である補助円703を生成し、この補助円703と補助線701との交点である補助点706を求める。なお、第1図形生成部131は、頂点から最小間隔209の距離の補助線701上の位置を計算することにより、補助点706を求めてもよい。次に、第1図形生成部131は、補助点706を通り、かつ、補助線701と垂直となる垂線702を生成する。第1図形生成部131は、垂線702と拡大図形704との交点の座標を計算する。但し、図7の点X705のように、補助点706の位置が拡大図形704の内側に位置する場合、第1図形生成部131は垂線702と拡大図形704との交点の座標は計算しない。第1図形生成部131は、それらの座標を結んだ図形を、配線A(200)の領域300として生成する。
図8を参照し、第1図形生成部131の他の動作について説明する。
図7に示した例において、第1図形生成部131は、基準線700との角度が45°となる補助線701だけを生成した。しかし、第1図形生成部131は、図8の例に示すように、基準線700を生成せずに、補助線701を複数生成することも可能である。第1図形生成部131は、複数生成した各補助線701のそれぞれについて、垂線702を生成する。第1図形生成部131は、補助線701と垂線702の交点である補助点706の座標を計算する。それらの座標を結ぶことで、配線A(200)の領域300の端部が円弧に近似する。配線A(200)の領域300の端部が円弧に近似することで、配線A(200)から最小間隔209離れた位置がより正確に認識できる。
次に、図9に示したフローチャートにより、第1図形生成部131の動作を説明する。
第1図形生成部131は、領域の生成対象となる配線図形を選択し、選択した配線図形を配置情報記憶部21から取得する(S7)。
第1図形生成部131は、配線図形を、その配線図形のデザインルールで定められた最小間隔の距離の分拡大し、拡大図形を生成する(S8)。
第1図形生成部131は、配線図形の頂点の座標を計算する(S9)。
第1図形生成部131は、S9で座標を計算した頂点と交わる辺のうち任意の辺を1つ選択し、その辺を延長して基準線を生成する(S10)。
第1図形生成部131は、基準線との間の角度が45°となるように、S9で座標を計算した頂点から配線図形の外側に対して補助線を生成する(S11)。
第1図形生成部131は、頂点から最小間隔に相当する距離の補助線上の位置を通り、かつ、補助線に対して垂直な垂線を生成する(S12)。
第1図形生成部131は、垂線と拡大図形との交点の座標を計算する(S13)。
第1図形生成部131は、配線図形の全ての頂点を選択したか否かを確認する(S14)。
未選択の頂点が存在する場合(S14でNo)、第1図形生成部131は、S9以降の処理を再度実行する。
全ての頂点が選択されている場合(S14でYes)、第1図形生成部131は、垂線と拡大図形との交点の座標を結んで、領域を生成する(S15)。
次に、図10のように、太幅の配線C(1000)と細幅の配線D(1001)とが接続されている配線において、細幅の配線D(1001)の一部に太幅の配線C(1000)のデザインルールが適用される場合の、領域生成部13の動作について説明する。図10において、配線C(1000)は、複数のヴィアホール1003が設けられたヴィアセル等である。配線D(1001)と他の配線(例えば、図中の配線E(1002))との間に必要な間隔は、デザインルールにより第1の最小間隔1004と定められている。また、配線C(1000)と他の配線(例えば、図中の配線E(1002))との間に必要な間隔は、デザインルールにより第2の最小間隔1005と定められている。なお、配線C(1000)と配線D(1001)は同一ネットに属する。また、配線E(1002)は、配線C(1000)及び配線D(1001)とは別のネットに属する。図10に示すように、配線E(1002)は、配線D(1001)との間に第1の最小間隔1004より広い間隔がある。また、配線E(1002)は、配線C(1000)との間に第2の最小間隔1005より広い間隔がある。しかし、図10に示すようにエラー図形1006が表示されている。これは、配線D(1001)のうち、配線C(1000)についてのデザインルールが適用される部分との間に、第2の最小間隔1005より広い間隔がないためである。
この場合、第1図形生成部131による領域の生成処理が実行される前に、図形演算部130による処理が実行される。図形演算部130は、エラー図形が表示された配線に太幅の配線図形が接続されているか否かを調べ、太幅の配線図形が接続されている場合に以下に説明する処理を実行する。第1図形生成部131は、図形演算部130の処理結果に基づいて、領域を生成する。以下において、図10乃至図14の具体例を参照して図形演算部130について詳細に説明する。なお、先に述べたように、図形演算部130は、拡大演算部1301、抽出部1302及び他基準適用決定部1303を備える。
拡大演算部1301は、配置情報記憶部21から配線C(1000)及び配線D(1001)のポリゴン図形を取得する。拡大演算部1301は、取得したポリゴン図形から、太幅の配線部分を検索する。
拡大演算部1301は、太幅配線のデザインルールが適用される範囲を決めるため、太幅の配線部分のポリゴン図形を拡大した図形を生成する。図11を参照し、この動作について詳細に説明する。図11において、太幅の配線C(1000)はF1、細幅の配線D(1001)はF2として表す。拡大演算部1301は、F1のポリゴン図形を太幅基準適用範囲r1100に相当する距離の分拡大した図形F3を生成する。太幅基準適用範囲r1100とは、太幅のF1についてのデザインルールが適用される範囲を示すものである。拡大演算部1301は、デザインルールに基づいて、太幅基準適用範囲r1100を計算する。F1からr離れた範囲、即ちF3で示した範囲に配置された配線についてF1についてのデザインルールが適用される。
抽出部1302は、F3とF2が重なり合う部分を抽出する。つまり、抽出部1302は、細幅の配線F2のうち、太幅のF1についてのデザインルールが適用される部分を抽出する。図11に示すように、F3とF2が重なり合う部分は斜線で表したF4である。抽出部1302は、抽出した図形F4を他基準適用決定部1303に通知する。他基準適用決定部1303は、抽出部1302より通知された図形F4に相当する部分については、F1についてのデザインルールが適用されるものと決定する。そして、他基準適用決定部1303は、F2のうちF4の部分にはF1のデザインルールが適用されることを第1図形生成部131に通知する。
抽出部1302がF4を抽出後、拡大演算部1301は、F3を更に領域生成対象範囲α1101に相当する距離の分拡大した図形F5を生成する。領域生成対象範囲α1101とは、領域の生成対象となっている配線のうちどの範囲を領域生成の対象とするかを示すものである。つまり、F1及びF2のうち、F5の範囲内にある部分が、領域の生成対象となる。αの値は、拡大演算部1301に予め任意に設定しておくことが可能である。
抽出部1302は、F2のうちF5と重なり合う部分を抽出する。図12を参照すると、F2のうち斜線で示したF6の部分がF5と重なり合っていることが分かる。抽出部1302は、F2のうちF6の部分が領域の生成対象となることを第1図形生成部131に通知する。なお、F1は全ての部分がF5と重なり合うので、抽出部1302はF1について抽出処理を行う必要はない。
次に、第1図形生成部131は、F1、F4及びF6について領域を生成する。図13に示すように、F1の領域をB1、F4の領域をB2、F6の領域をB3とする。B1及びB2は、配線図形F1及びF4から第2の最小間隔1005の距離の位置を示している。B3は、配線図形F6から第1の最小間隔1004の距離の位置を示している。なお、第1図形生成部131が領域を生成する処理は、図2、図3、図7、図8及び図9のフローチャートを用いて説明した処理と同様である。図13及び図14において、第1図形生成部131はB1とB2を別の領域として生成している。しかし、B1とB2を合成した1つの領域を生成することも可能である。この場合、第1図形生成部131は、B1とB2について論理演算のOR演算をすることで、2つの領域を1つの領域として生成することができる。
図14に、領域B1、B2及びB3と、エラー図形が表示された配線E(1002)とを重ねて表示した図を示す。配線E(1002)は、B1及びB3の範囲内には存在していない。しかし、B2の範囲内に入っている。よって、配線E(1002)はデザインルールに違反していると判断できる。また、配線E(1002)を、どの方向に、どの程度移動させればエラーが解消されるかも容易に判別できる。
次に、図15のフローチャートを参照して、太幅の配線と細幅の配線とが接続されており、細幅の配線の一部に太幅の配線のデザインルールが適用される場合の、領域生成動作について説明する。
拡大演算部1301は、太幅配線図形F1及び太幅配線図形に接続された、配線幅がF1よりも細い配線図形F2を選択する(S16)。
拡大演算部1301は、F1を、太幅基準適用範囲rの分拡大した図形F3を生成する(S17)。
抽出部1302は、F2とF3の重複部分F4を抽出する(S18)。
他基準適用決定部1303は、F4についてF1のデザインルールを適用する(S19)
拡大演算部1301は、F3を、領域生成対象範囲のα分拡大した図形F5を生成する(S20)。
抽出部1302は、F2とF5の重複部分F6を抽出する(S21)。
第1図形生成部131は、第2の最小間隔が適用されるF1の領域B1を生成する(S22)。
第1図形生成部131は、第2の最小間隔が適用されるF4の領域B2を生成する(S23)。
第1図形生成部131は、第1の最小間隔が適用されるF6の領域B3を生成する(S24)。
なお、S22乃至S24において、第1図形生成部131が領域を生成する処理は、図9のS8乃至S15で説明した処理と同様である。
次に、領域生成部13の一部である第2図形生成部132について説明する。
第2図形生成部132は、第1図形生成部131が生成した領域から、領域の生成対象となった配線部分を除いた図形を生成する。第2図形生成部132について、図16を参照して説明する。図16のF7は、図11のF1とF4を合成した配線図形である。また図16のB4は、図14のB1とB2を合成した領域の図形である。第2図形生成部132は、B4からF7に相当する部分を除いた、領域図形B5(図16の斜線の図形)を生成する。
第2図形生成部132は、F1とF4を合成したポリゴン図形F7を第1図形生成部131から取得する。また、第2図形生成部132は、B1とB2を合成した領域の図形B4を第1図形生成部131から取得する。第2図形生成部132は、F7とB4を正規の位置で重ねる。正規の位置で重ねるとは、配線図形F7の全ての外形上の位置において、F7の外形から領域B4までの距離が第2の最小間隔1005になるようにF7とB4を重ねることを意味する。その後、第2図形生成部132は、F7及びB4の全ての頂点の座標を抽出する。なお、第2図形生成部132が抽出する頂点には、図7及び図8で示した補助点706を含む。この時、第2図形生成部132は、重ね合わせた2つの図形のうち、内側にある図形の頂点の座標に番号を付ける。例えば、図16に示すように、F7の各頂点にP1、P2、・・・、P8のように番号を付ける。第2図形生成部132は、任意の頂点を始点(P1)として選択し、その始点から順番に各頂点に番号を付ける。第2図形生成部132は、始点と隣接する頂点に次の番号を付し、その後も同様に隣接する頂点に対して順に番号を付ける。次に、第2図形生成部132は、番号順に各頂点を結んでいく。図16の例を参照すると、第2図形生成部132は、P1→P2→P3、・・・、P8→P1という順番で各頂点を結ぶ。P8とP1を結んで、F7の外形を一周したとき、第2図形生成部132は、P1とP8で形成される辺を延長し、B4との交点の座標を計算する。第2図形生成部132は、その交点を始点として、重ね合わせた2つの図形のうち外側にある図形、即ち、領域B4の各頂点に順番に番号を付ける。図16の例では、F7の頂点に対してP8まで番号を付けたので、B4の頂点に対してP9から順に番号を付ける。第2図形生成部132は、P1とP9を結び、次いで、P9→P10、・・・、P22→P9という順番で各頂点を結ぶ。最後に、第2図形生成部132は、P9からP1に対して線を引いて、P9とP1を結ぶ。これにより、領域B4のポリゴン図形から配線図形F7のポリゴン図形に相当する部分を除いた、新たなポリゴン図形B5(図16の斜線部)が生成される。
図17に、図10に示した配線C(1000)、配線D(1001)、配線E(1002)と、B5を重ねて表示した図形を示す。B5のように配線図形に相当する部分を除いた領域を生成すれば、領域と領域の下に存在する配線図形の両方をまとめて表示することが可能となる。
次に、図18のフローチャートを参照して、第2図形生成部132の動作について説明する。
第2図形生成部132は、配線のポリゴン図形と、その配線の領域のポリゴン図形を第1図形生成部131から取得する(S25)。
第2図形生成部132は、配線のポリゴン図形とその領域のポリゴン図形を正規の位置で重ねる(S26)。
第2図形生成部132は、各図形の全ての頂点の座標を抽出する(S27)。なお、第2図形生成部132が抽出する頂点には、図7及び図8で示した補助点706を含む。
第2図形生成部132は、配線のポリゴン図形とその領域のポリゴン図形を重ねたときに、内側にあるポリゴン図形(第1の図形)の任意の頂点(第1の始点)を1つ選択する(S28)。
第2図形生成部132は、第1の始点から順番に、第1の図形の各頂点を線で結ぶ(S29)。
第2図形生成部132は、第1の始点を含む第1の図形の1つの辺を選択する(S30)。
第2図形生成部132は、選択した辺を、外側の図形(第2の図形)に向かって延長し、第2の図形との交点(第2の始点)の座標を計算する(S31)。
第2図形生成部132は、第1の始点から第2の始点に対して線を引いて両点を結ぶ(S32)。
第2図形生成部132は、第2の始点から順番に、第2の図形の各頂点を線で結ぶ(S33)。
第2図形生成部132は、第2の始点から第1の始点に対して線を引いて両点を結ぶ(S34)。
(第1の実施例の効果)
領域を生成することにより、他の配線を配置することが出来ない領域が明確になり、エラーを修正するための配線配置の編集作業の効率が大幅に向上するという優れた効果が得られる。
また、太幅配線と細幅配線が接続され、細幅配線の一部に太幅配線のデザインルールが適用される場合においても、領域を生成できる。よって、細幅配線のうち太幅配線のデザインルールが適用される部分についても、他の配線を配置出来ない領域が明確となる。これにより、エラーとなった配線の配置をどの方向に、どの程度移動させれば領域の外に配線を配置できるかが明確に判別可能となり、エラー修正作業の効率が大幅に向上するという優れた効果が得られる。
更に、配線図形に相当する部分を除いた領域を生成することができる。よって、領域と、その領域の下に存在する配線図形の両方をまとめて表示することが可能となる。これにより、図19のようにB5を図中の左方向に移動させることで、配線C(1000)及び配線D(1001)をどの程度移動させればエラーを解消できるかを更に容易に確認することが可能となる。従って、エラー修正作業の効率が更に向上するという優れた効果が得られる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
第2の実施形態は、細幅配線で太幅配線のデザインルールが適用される部分を決定する動作が第1の実施形態と異なる。なお、以下の説明では、第1の実施形態と異なる部分のみを説明する。その他の部分は第1の実施形態と同様なので、説明は省略する。
図20乃至図24を参照して、第2の実施形態について説明する。
図20のように、細幅配線の一部に太幅部がある配線F(2002)と細幅の配線G(2003)が配置されている具体例により説明する。第1の最小間隔2000は、細幅の配線に適用されるデザインルールであり、他の配線との間に必要な最小の間隔である。また、第2の最小間隔2001は、太幅の配線に適用されるデザインルールであり、他の配線との間に必要な最小の間隔である。配線F(2002)と配線G(2003)とは、第1の最小間隔2000及び第2の最小間隔2001のいずれの条件も満たしているように見える。しかし、配線G(2003)の一部にエラー図形が表示されている。これは、配線F(2002)の細幅配線部の一部に太幅部分のデザインルールが適用され、その細幅配線部との間の距離が第2の最小間隔2001よりも狭いことが原因である。
拡大演算部1301は、配線F(2002)の配線幅が太幅となっている部分を検索し、太幅部分の領域L0を取得する。図21の斜線部に、太幅部分の領域L0を示す。その後、拡大演算部1301は、L0を太幅基準適用範囲rの距離の分拡大し、領域L1を生成する。拡大演算部1301は、L0の全体を均一に拡大しない。拡大演算部1301がL0を拡大して生成したL1を、図22の斜線部に示す。拡大演算部1301は、L0を、配線F(2002)の細幅部分に対してのみ、rの距離の分拡大する。つまり、拡大演算部1301は、L0を細幅部分に対して地続きに拡大する。これにより、L0を拡大した図形に、配線F(2002)と異なる配線G(2003)の一部が含まれることはなくなり、太幅のデザインルールが適用される部分を正確に特定することが可能となる。
抽出部1302は、L1からL0を除いた部分L2を抽出し、他基準適用決定部1303へ通知する。他基準適用決定部1303は、L2の部分について太幅配線のデザインルールである第2の最小間隔2001を適用することを決定し、第1図形生成部131へ通知する。図23の斜線部にL2を示す。
拡大演算部1301は、L1を、配線Fの細幅部分に対して更に領域生成対象範囲αの距離分拡大し、領域L3(図示せず)を生成する。
抽出部1302は、L3からL1を除いた部分L4を抽出し、L4が領域の生成対象となることを第1図形生成部131に通知する。図23の二重斜線部にL4を示す。
第1図形生成部131は、L0、L2及びL4について、領域図形を生成する。図24に第1図形生成部131が生成した領域を示す。L0の領域はB6、L2の領域はB7、L4の領域はB8となる。B6及びB7は、第2の最小間隔2001に基づいて生成され、B8は第1の最小間隔2000に基づいて生成される。図24に、配線F(2002)、配線G(2003)と、領域B6、B7及びB8を重ねて表示した図を示す。なお、第1図形生成部131は、L0とL2を合成した図形、即ちL1について領域を生成してもよい。この場合、生成される領域は、B6とB7を合成した形状のものが生成される。
次に、図25のフローチャートを参照して、第2の実施形態の動作を説明する。
拡大演算部1301は、領域の生成対象となる配線図形を取得する(S35)。
拡大演算部1301は、配線図形の太幅部分(L0)を取得する(S36)。
拡大演算部1301は、L0を、配線図形のL0以外の部分へ所定の距離(r)拡大した図形(L1)を生成する(S37)。
抽出部1302は、L1からL0を除いた部分(L2)を抽出する(S38)。
拡大演算部1301は、L1を、配線図形のL1以外の部分へ所定の距離(α)拡大した図形(L3)を生成する(S39)。
抽出部1301は、L3からL1を除いた部分(L4)を抽出する(S40)。
第1図形生成部131は、L0について、太幅配線についての最小間隔が適用される領域(B6)を生成する(S41)。
第1図形生成部131は、L2について、太幅配線についての最小間隔が適用される領域(B7)を生成する(S42)。
第1図形生成部131は、L4について、細幅配線についての最小間隔が適用される領域(B8)を生成する(S43)。
なお、S41乃至S43において、第1図形生成部131が領域を生成する処理は、図9のS8乃至S15で説明した処理と同様である。
(第2の実施形態の効果)
第2の実施形態において、拡大演算部1301は、配線の太幅部分の図形を細幅配線の部分だけに拡大する。よって、太幅図形を拡大した図形に、異なる配線の一部が含まれることはなくなり、太幅のデザインルールが適用される部分を正確に特定することができるという優れた効果を奏する。
本発明の第1の実施形態を示すブロック図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の動作の概要を示すフローチャートである。 本発明の第1の実施形態を示すブロック図である。 本発明の第1の実施形態を示すブロック図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の動作を説明するフローチャートである。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の動作を説明するフローチャートである。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の説明図である。 本発明の第1の実施形態の動作を説明するフローチャートである。 本発明の第1の実施形態の説明図である。 本発明の第2の実施形態の説明図である。 本発明の第2の実施形態の説明図である。 本発明の第2の実施形態の説明図である。 本発明の第2の実施形態の説明図である。 本発明の第2の実施形態の説明図である。 本発明の第2の実施形態の動作を説明するフローチャートである。 従来技術の説明図である。 従来技術の説明図である。
符号の説明
10 情報処理装置
11 配置配線部
12 演算部
13 領域生成部
130 図形演算部
1301 拡大演算部
1302 抽出部
1303 他基準適用決定部
131 第1図形生成部
132 第2図形生成部
14 配置編集部
20 記憶装置
21 配置情報記憶部
22 エラー図形記憶部
23 領域記憶部
30 表示装置
200 配線A
201、206 始点
202 経由点
203、207 終点
204,208 配線幅
209 最小間隔
300 配線Aの領域
700 基準線
701 補助線
702 垂線
703 補助円
704 拡大図形
705 点X
706 補助点
1000 配線C
1001 配線D
1002 配線E
1003 ヴィアホール
1004 第1の最小間隔
1005 第2の最小間隔
1006 エラー図形
1100 太幅基準適用範囲r
1101 領域生成対象範囲α
2002 配線F
2003 配線G
2004 エラー図形

Claims (12)

  1. 第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線部と、
    前記配置配線部が配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算部と、
    第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算部と、
    前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成部とを有することを特徴とする情報処理装置。
  2. 前記第2の演算部は、前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算部と、
    前記図形と前記第2の配線の重複部分を抽出する抽出部とを有し、前記重複部分を前記他基準適用部分とすることを特徴とする請求項1に記載の情報処理装置。
  3. 前記領域生成部は、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成部を有することを特徴とする請求項1記載の情報処理装置。
  4. 前記領域生成部は、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成部と、
    前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成部とを有することを特徴とする請求項1記載の情報処理装置。
  5. 情報処理装置を用いて行う配線設計方法であって、
    前記情報処理装置が、第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線ステップと、
    前記情報処理装置が、前記配置配線ステップで配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算ステップと、
    前記情報処理装置が、第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算ステップと、
    前記情報処理装置が、前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成ステップとを有することを特徴とする配線設計方法。
  6. 前記情報処理装置、前記第2の演算ステップにおいて
    前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算ステップと、
    前記図形と前記第2の配線の重複部分を抽出し、前記重複部分を前記他基準適用部分とする抽出ステップとを行うことを特徴とする請求項5に記載の配線設計方法。
  7. 前記情報処理装置は、前記領域生成ステップにおいて
    前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成ステップを行うことを特徴とする請求項5記載の配線設計方法。
  8. 前記情報処理装置、前記領域生成ステップにおいて
    前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成ステップと、
    前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成ステップとを行うことを特徴とする請求項5記載の配線設計方法。
  9. コンピュータに、第1の配線と、配線幅が前記第1の配線より細い第2の配線とを配置する配置配線処理と、
    前記配置配線処理で配置した前記第1の配線から選択した特定の第1の配線と他の配線との間に必要な間隔を計算する第1の演算処理と、
    第1の配線の配置位置から所定距離の範囲に存在する第2の配線の一部を他基準適用部分として決定する第2の演算処理と、
    前記特定の第1の配線及び前記他基準適用部分から前記間隔離れた位置を示す領域を生成する領域生成処理とを実行させることを特徴とするプログラム。
  10. 前記コンピュータに、前記間隔が前記特定の第1の配線以外の配線に適用される範囲を示す他基準適用距離を計算し、前記特定の第1の配線を前記他基準適用距離の分拡大した図形を生成する拡大演算処理と、
    前記図形と前記第2の配線の重複部分を抽出し、前記重複部分を前記他基準適用部分とする抽出処理とを含む前記第2の演算処理を実行させることを特徴とする請求項9に記載のプログラム。
  11. 前記コンピュータに、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した図形を前記領域として生成する図形生成処理を含む前記領域生成処理を実行させることを特徴とする請求項9記載のプログラム。
  12. 前記コンピュータに、前記特定の第1の配線及び前記他基準適用部分を、前記間隔の分拡大した第1の図形を生成する第1図形生成処理と、
    前記第1の図形から前記特定の第1の配線及び前記他基準適用部分を除外した第2の図形を前記領域として生成する第2図形生成処理とを含む前記領域生成処理を実行させることを特徴とする請求項9記載のプログラム。
JP2006214576A 2006-08-07 2006-08-07 情報処理装置、配線設計方法及びプログラム Expired - Fee Related JP4935232B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006214576A JP4935232B2 (ja) 2006-08-07 2006-08-07 情報処理装置、配線設計方法及びプログラム
US11/828,788 US7730442B2 (en) 2006-08-07 2007-07-26 Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214576A JP4935232B2 (ja) 2006-08-07 2006-08-07 情報処理装置、配線設計方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2008040811A JP2008040811A (ja) 2008-02-21
JP4935232B2 true JP4935232B2 (ja) 2012-05-23

Family

ID=39030723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214576A Expired - Fee Related JP4935232B2 (ja) 2006-08-07 2006-08-07 情報処理装置、配線設計方法及びプログラム

Country Status (2)

Country Link
US (1) US7730442B2 (ja)
JP (1) JP4935232B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343255B2 (en) 2008-09-30 2013-01-01 Kobe Steel, Ltd. Forged product and crankshaft manufactured from it

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111119A (ja) * 2007-10-30 2009-05-21 Nec Electronics Corp 半導体集積回路のレイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計支援装置
JP5309835B2 (ja) * 2008-09-24 2013-10-09 富士通株式会社 配線情報生成装置、方法、及びプログラム
US20200192932A1 (en) * 2018-12-13 2020-06-18 Sap Se On-demand variable feature extraction in database environments

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129637A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 設計規則検証方法
JP2531084B2 (ja) * 1993-04-12 1996-09-04 日本電気株式会社 部品間隙チェック装置
JPH07110827A (ja) * 1993-10-14 1995-04-25 Toshiba Corp プリント板配線cad装置
JP3019032B2 (ja) 1997-07-22 2000-03-13 日本電気株式会社 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置
JP3390393B2 (ja) * 1999-12-21 2003-03-24 エヌイーシーマイクロシステム株式会社 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
US6985004B2 (en) * 2001-02-12 2006-01-10 International Business Machines Corporation Wiring optimizations for power
JP2006093631A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法および半導体集積回路の製造装置
US7380231B2 (en) * 2005-06-06 2008-05-27 Nannor Technologies Wire spreading through geotopological layout
JP2007081220A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
US7519929B2 (en) * 2006-06-23 2009-04-14 Sun Microsystems, Inc. Method and computer program product for interlayer connection of arbitrarily complex shapes under asymmetric via enclosure rules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343255B2 (en) 2008-09-30 2013-01-01 Kobe Steel, Ltd. Forged product and crankshaft manufactured from it

Also Published As

Publication number Publication date
US7730442B2 (en) 2010-06-01
JP2008040811A (ja) 2008-02-21
US20080034340A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
JP5211694B2 (ja) 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
JP5097231B2 (ja) 経路生成装置、及び経路生成プログラム
JP4935232B2 (ja) 情報処理装置、配線設計方法及びプログラム
JP5731837B2 (ja) 設計支援装置およびその情報処理方法
JP2009272336A (ja) ダミーメタル挿入処理プログラム、方法及び装置
JP2013109498A (ja) 設計支援装置
JP2019160122A (ja) 画像処理装置および画像処理用プログラム
JP2007287023A (ja) 配線設計方法及びその設計装置
JP6040982B2 (ja) 電源系統ツリー設計支援システム及び電源系統ツリー設計方法
JP2007233866A (ja) 変更指示図面作成システムと方法、およびプログラム
JP5251639B2 (ja) 半導体装置の設計検証装置
JP5061422B2 (ja) パターン補正方法及びパターン補正装置
JP2010117962A (ja) レイアウト設計方法および半導体集積回路
JP3389388B2 (ja) 図面編集装置
JP5309728B2 (ja) レチクルデータ作成方法及びレチクルデータ作成装置
JP2006049782A (ja) 半導体集積回路装置のレイアウト方法
JP2011197811A (ja) ガードリング設計装置、ガードリング設計方法、プログラム及び記録媒体
JP2008040678A (ja) レイアウト装置及びレイアウト方法
JP2016191777A (ja) 地図表示装置表示装置、地図表示方法、コンピュータプログラムおよび記録媒体
JP2006084549A (ja) Lsiマスクの寸法測定方法
JP2007128173A (ja) Cadを用いた面積算出方法
JP2011141491A (ja) 半導体デバイスパターン検証方法およびその検証プログラム
JP2005150556A (ja) 半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置
JPH11312184A (ja) Cadシステムおよびティアドロップ作成方法
JP2003016128A (ja) パッドスタック形状のパラメトリック制御機能を有するcadシステム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080616

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4935232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees