JP2014127165A - 回路設計プログラム、回路設計装置及び回路設計方法 - Google Patents

Abstract

【課題】基板における部品の周辺領域において配線可能な最大数の配線の表示を可能とする回路設計プログラム等を提供する。
【解決手段】対象部品を内包する八角形の仮ラインを生成し（ステップＳ４００）、着目辺を決定し（ステップＳ４０１）、間隙の指定値を決定し（ステップＳ４０２）、八角形の一辺を指定値だけ外側にオフセットして仮ライン線分を生成し（ステップＳ４０４）、仮ライン線分が周辺部品に干渉するか否かを判定し（ステップＳ４０６）、周辺部品と干渉する仮ライン線分を削除し、仮ライン線分の本数を表す数字を表示し（ステップＳ４０８）、仮ライン線分を削除したことが無い辺が有るか否かを判定する（ステップＳ４１０）。
【選択図】図４

Description

本開示は、回路設計プログラム、回路設計装置及び回路設計方法に関する。

従来から、配線容易さを表わす指標（例えば配線密度）を算出し、この算出された配線容易さを表わす指標に基づいて基板への部品の配置を決定して基板への部品の配置のデータを得るプリント基板への部品実装設計方法が知られている（例えば、特許文献１参照）。

特開2007-150216号公報

しかしながら、上記の特許文献１に記載の構成では、基板における部品の周辺領域において配線可能な最大数の配線が表示されないので、設計者は、その部品の配置が適切なのか否かを即座に判断することが困難である。

そこで、開示の技術は、基板における部品の周辺領域において配線可能な最大数の配線の表示を可能とする回路設計プログラム等の提供を目的とする。

本開示の一局面によれば、基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、
前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画する
処理をコンピューターに実行させる、回路設計プログラムが提供される。

本開示の技術によれば、基板における部品の周辺領域において配線可能な最大数の配線の表示を可能とする回路設計プログラム等が得られる。

回路設計装置１００のハードウェア構成の一例を示す図である。 実装ＣＡＤデータ３００及び実装部品ライブラリデータ４０の構成例を示す図である。 間隙に関する設計ルールの説明図である。 回路設計装置１００の制御部１０１により実行される処理の一例を示すフローチャートである。 図４の処理により描画される表示装置２００上の回路基板設計図表示（画面）の一例を示す図である。 図４の処理により描画される表示装置２００上の回路基板設計図表示の他の一例を示す図である。 部品移動時において図４の処理により描画される表示装置２００上の回路基板設計図表示の他の一例を示す図である。 図４のステップＳ４０２の指定値決定処理の一例を示すフローチャートである。 図８に示す指定値決定処理を含む図４の処理により描画される表示装置２００上の回路基板設計図表示の一例を示す図である。

以下、添付図面を参照しながら各実施例について詳細に説明する。

図１は、回路設計装置１００のハードウェア構成の一例を示す図である。回路設計装置１００は、例えば、ＰＣＢ(Printed Circuit Board)実装設計等で使用されてもよい。

回路設計装置１００は、任意のコンピューターにより構成されてよい。例えば、回路設計装置１００は、ＣＡＤ（Computer Aided Design）に適したコンピューターにより構成されてよい。図１に示す例では、回路設計装置１００は、制御部１０１、主記憶部１０２、補助記憶部１０３、ドライブ装置１０４、入力部１０７を含む。

制御部１０１は、主記憶部１０２や補助記憶部１０３に記憶されたプログラムを実行する演算装置であり、入力部１０７や記憶装置からデータを受け取り、演算、加工した上で、記憶装置などに出力する。

主記憶部１０２は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などであり、制御部１０１が実行するＣＡＤソフトウェアなどのソフトウェアないしプログラム（例えば以下で説明する図４に示す処理を実現するプログラム）やデータを記憶又は一時保存する記憶装置である。ＣＡＤソフトウェアは、任意のタイプの回路設計用ＣＡＤソフトウェアを含んでよい。

補助記憶部１０３は、ＨＤＤ（Hard Disk Drive）などであり、ＣＡＤソフトウェアなどに関連するデータを記憶する記憶装置である。補助記憶部１０３には、実装ＣＡＤデータ３００及び実装部品ライブラリデータ４０（図２参照）が記憶されてよい。

ドライブ装置１０４は、記録媒体１０５、例えばフレキシブルディスクからプログラムを読み出し、記憶装置にインストールする。

記録媒体１０５は、所定のプログラムを格納する。この記録媒体１０５に格納されたプログラム（例えば以下で説明する図４に示す処理を実現するプログラム）は、ドライブ装置１０４を介して回路設計装置１００にインストールされる。インストールされた所定のプログラムは、回路設計装置１００により実行可能となる。

入力部１０７は、カーソルキー、数字入力及び各種機能キー等を備えたキーボード、マウスやスライスパット等を有する。

尚、図１に示す例において、以下で説明する配線描画処理等は、プログラムを回路設計装置１００に実行させることで実現することができる。また、プログラムを記録媒体１０５に記録し、このプログラムが記録された記録媒体１０５を回路設計装置１００に読み取らせて、以下で説明する配線描画処理等を実現させることも可能である。なお、記録媒体１０５は、ＣＤ−ＲＯＭ、フレキシブルディスク、光磁気ディスク等の様に情報を光学的，電気的或いは磁気的に記録する記録媒体、ＲＯＭ、フラッシュメモリ等の様に情報を電気的に記録する半導体メモリ等、様々なタイプの記録媒体を用いることができる。なお、記録媒体１０５には、搬送波は含まれない。また、外部との有線又は無線通信を介してプログラムを回路設計装置１００内の記憶装置（例えば補助記憶部１０３）にダウンロードすることとしてもよい。

回路設計装置１００には、表示装置２００が接続される。表示装置２００は、例えば液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイ等であってよい。表示装置２００には、回路設計装置１００により生成される画像信号に基づいて表示が出力される。表示装置２００には、回路基板設計図表示が出力されてよい。回路基板設計図表示は、設計段階の回路基板設計図に係る表示であってもよいし、設計完了後の回路基板設計図（生産図）に係る表示であってもよい。

図２は、実装ＣＡＤデータ３００及び実装部品ライブラリデータ４０の構成例を示す図である。図３は、間隙に関する設計ルールの説明図である。

図２に示す例では、実装ＣＡＤデータ３００は、実装仕様データ３０、基板データ３１、実装部品データ３２、実装部品ピンデータ３３、ネットデータ３４、ビアデータ３５、ラインデータ３６、及び、配線ルートデータ３７を含む。また、実装部品ライブラリデータ４０は、形状データ４１及び部品ピンデータ４２を含む。

実装仕様データ３０は、基板名、及び、設計ルールを含んでよい。基板名は、部品が実装され配線される設計対象の基板を特定する名称であってよい。設計ルールは、特に配線に関する設計ルールを含んでよい。例えば、設計ルールは、配線の線幅に関するルールの他、間隙に関するルールを含む。間隙に関するルールは、図３に示すように、差動ペア内の間隙（ネガティブ信号伝送線とポジティブ信号伝送線との間の間隙）Ａ、差動ペア間の間隙Ｂ、ラインと差動ペアの間の間隙Ｃ、ライン間の間隙Ｄ、ラインとビア間の間隙Ｅ、ラインと部品ピン間の間隙Ｆを含んでよい。これらの間隙Ａ乃至Ｆは、下限値が設定されてもよい。尚、図３においては、符合５０はビア（後述の仮想引出しビア）を指し、符合５２はピンを指し、符合５４は差動ペアを指し、符合５６はライン（差動ペアを構成しない通常の配線）を指す。尚、差動ペアは、一対のネガティブ信号伝送線とポジティブ信号伝送線とから構成され、ネガティブ信号伝送線とポジティブ信号伝送線は、ノイズ耐性を高めるために、逆相の（正負で反転した）信号が伝送される。

基板データ３１は、基板の層数、外形形状、及び、基板の厚さを含んでよい。基板の厚さは、各信号層の厚さ、層間の絶縁層の厚さを含んでよい。尚、多層基板でない場合は、基板の層数等は省略されてもよいし、"１"とされてもよい。

実装部品データ３２は、基板に実装される部品の名称（部品名）、部品ライブラリ名、搭載面、及び、配置座標を含んでよい。部品ライブラリ名は、実装部品ライブラリデータ４０内の形状データ４１に紐付けられてよい。

実装部品ピンデータ３３は、部品名、部品ピン名、ネット番号、座標、及び、層番号を含んでよい。部品ピン名は、実装部品ライブラリデータ４０内の部品ピンデータ４２に紐付けられてよい。ネット番号は、各ピンの属するネット番号である。

ネットデータ３４は、ネット番号、ネット名、及び、差動ペアの場合は相手の属するネット番号を含んでよい。ネット番号は、ネットを特定する番号であってよい。尚、ネットとは、接続される部品間の配線を表す。ネットの単位は任意であってよい。例えば、一のネットは、他のネットとは接続されない関係であってよい。尚、あるネット番号が、差動ペアの相手の属するネット番号を含む場合、当該ネット番号に係るネットは、差動ペアに関連するネット（差動ネット）であることが意味される。

ビアデータ３５は、ビアの属するネット番号、座標及び層番号を含んでよい。ビアデータ３５は、ビアの属性（例えばバックドリルの有無等）を含んでもよい。

ラインデータ３６は、配線の属するネット番号、配線の座標（例えば始点と終点の座標）、線幅、層番号を含んでよい。尚、ラインデータ３６に含まれるデータは、既に設計済みの配線に関するデータである。

配線ルートデータ３７は、配線ルート番号、配線ルート名、座標列、層番号及びネット番号列を含んでよい。配線ルートとは、配線が既に予定されている配線ルート（但し、未だ配線設計されていない配線ルート）である。配線ルートは、複数の配線をグループ化した配線グループのルートであってもよい。尚、配線ルートは、未だ配線設計されていない配線ルートであるため、概略的なルート（概略経路）となる。座標列及びネット番号列の"列"は、配線ルートを構成する複数の配線に対応して、座標及びネット番号が複数個存在することを意味する。

形状データ４１は、部品形状及び部品高さを含んでよい。

部品ピンデータ４２は、部品ピン名、信号区分及び座標を含んでよい。信号区分は、高速信号レベル等を含んでよい。

図４は、回路設計装置１００の制御部１０１により実行される処理の一例を示すフローチャートである。尚、この処理を実行するためのプログラム（回路設計プログラムの一例）は、制御部１０１により実行されるＣＡＤソフトウェアの一部に組み込まれてもよいし、ＣＡＤソフトウェアと連携して実行される別のプログラムであってもよいし、ＣＡＤソフトウェアから独立して実行されるプログラムであってもよい。図５は、表示装置２００上の回路基板設計図表示の一例を示す図である。図５に示す回路基板設計図表示は、図４の処理により描画される仮ライン線分７００（後述）を含んで示されている。図５に示す例では、基板８００の表面に、各種部品４００，４０２，４０４，４０６，４０８，４１０，４１２が実装されている。図６は、表示装置２００上の回路基板設計図表示の他の一例を示す図である。図６に示す回路基板設計図表示は、同様に、図４の処理により描画される仮ライン線分７００（後述）を含んで示されている。尚、図５及び図６（後述の図７も同様）に示す回路基板設計図表示は、基板８００の任意の層（例えばユーザにより指定された層）に係る表示であってよい。このとき、図５等に示すように、ユーザの指定により基板８００の表面上の実装部品（部品４００等）が重畳表示されてもよい。

ステップＳ４００では、対象部品を内包（囲繞）する八角形の仮ラインを生成する。図５に示す例では、対象部品は、部品４２０であるとする。部品４２０の外形は四角形であるので、ここでは、主要な４辺（上側、下側、右側、左側の４辺）と、その４辺間の４辺とを含む八角形の仮ラインが生成される。八角形は、部品外形に応じて他の多角形に変更されてもよい。ステップＳ４００で生成される八角形の仮ラインは、対象部品に一番近い八角形の仮ラインであり、図５には符合７３０にて示されている。以下では、ステップＳ４００で生成される八角形の仮ラインを、「一番目の八角形仮ライン」と称する。

一番目の八角形仮ラインは、好ましくは、設計ルールに従って生成される。例えば、一番目の八角形仮ラインは、実装仕様データ３０に基づいて、ラインとビア間の間隙Ｅ（図３参照）、ラインと部品ピンの間隙Ｆ（図３参照）のうちの大きい方の間隙分だけ、対象部品に係るビア又はピンからオフセットして生成されてよい。対象部品に係るビア（引き出しビア）の位置は、予測に基づく位置（座標）であってもよい。これは、対象部品に係るビアの設計は、対象部品の配置が確定してから実行されるのが一般的であるためである。以下では、位置が予測に基づくビアを「仮想引出しビア」と称する。仮想引出しビアの位置の設定方法（仮想方法）は、任意であってよい。例えば、図６に示す例では、各仮想引出しビア５０は、引き出し元の部品から放射状に延在する方向において、引き出し元の部品ピン５２に対して所定距離だけ離れた位置に設定されている。

図６に示す例では、一番目の八角形仮ライン７３０は、対象部品４２２の各部品ピン５２から間隙Ｆ以上離間し、且つ、対象部品４２２の各仮想引出しビア５０から間隙Ｅ以上離間しつつ、対象部品４２２からのオフセット量が最小となる態様で生成されている。尚、図６に示す例では、部品ピン５２及び仮想引出しビア５０の双方を考慮しているが、いずれか一方のみを考慮してもよい。尚、部品ピン５２及び仮想引出しビア５０の双方を考慮しない場合は、対象部品４２２の部品形状（形状データ４１参照）に基づいて、対象部品４２２の外形から所定距離だけオフセットして一番目の八角形仮ラインが形成されてもよい。

尚、一番目の八角形仮ラインを構成する８辺の仮ライン線分のうち、対象部品の周辺の部品に干渉する仮ライン線分は、削除されてもよい。対象部品の周辺の部品との干渉の有無については、同様に、当該周辺の部品に係る部品ピンに対して間隙Ｆ以上離間でき、且つ、当該周辺の部品に係る仮想引出しビアに対して間隙Ｅ以上離間できるか否かで判断されてもよい。また、一番目の八角形仮ラインを構成する８辺の仮ライン線分のうち、基板８００の縁部に対して所定距離以内になる仮ライン線分は、削除されてもよい。これは、後述する他の仮ライン線分についても同様であってよい。

ステップＳ４０２では、一番目の八角形仮ラインのうちの８辺のうちの１つの辺を着目辺として決定する。尚、一番目の八角形仮ラインを構成する８辺の仮ライン線分のうち、既に削除されている仮ライン線分が存在する場合は、その辺を除いて、着目辺を決定する。尚、既に削除されている仮ライン線分が存在する辺を除いて、最終的には全ての辺が着目辺となるので、着目辺の決定方法は任意であってよい。

ステップＳ４０４では、間隙の指定値を決定する。間隙の指定値は、設計ルールに基づいて予め決定された固定値（例えば、ライン間の間隙Ｄ）であってもよい。この場合、本ステップＳ４０４では、当該固定値が読み出されればよい。或いは、間隙の指定値は、可変であってよい。この可変の場合の間隙の指定値の決定方法については、図８を参照して後述する。

ステップＳ４０６では、一番目の八角形仮ラインを構成する８辺の仮ライン線分のうち、着目辺に対応する仮ライン線分を、上記ステップＳ４０４で決定した指定値に従って外側にオフセットすることで、新たな仮ライン線分を生成する。尚、オフセットとは、単なる移動でなく、コピーを伴うものである（即ち、オフセット元の仮ライン線分は削除されない）。ここで、オフセットされる着目辺に対応する仮ライン線分（オフセット元の仮ライン線分）は、現時点で最も外側の仮ライン線分である。尚、「外側」とは対象部品を中心として見た場合の方向である。

ステップＳ４０８では、上記ステップＳ４０６で生成した仮ライン線分が、対象部品の周辺部品に干渉するか否かを判定する。対象部品の周辺の部品との干渉の有無については、同様に、当該周辺部品に係る部品ピンに対して間隙Ｆ以上離間でき、且つ、当該周辺部品に係る仮想引出しビアに対して間隙Ｅ以上離間できるか否かで判断されてもよい（図６参照）。但し、上述と同様、部品ピン及び仮想引出しビアのいずれか一方のみを考慮してもよいし、当該周辺の部品の部品形状（形状データ４１参照）を基準として干渉の有無を判断してもよい。仮ライン線分が、対象部品の周辺部品に干渉すると判定した場合は、ステップＳ４０８に進み、それ以外の場合は、ステップＳ４０２に戻る。このようにして、着目辺において、対象部品の周辺部品に干渉するまで指定値ずつ外側にオフセットされて仮ライン線分が順次生成される。

ステップＳ４０８では、着目辺において、周辺部品と干渉する仮ライン線分だけ削除し、最終的に生成した仮ライン線分の本数を表す数字を表示する。尚、この仮ライン線分の本数は、一番目の八角形仮ラインを構成する仮ライン線分を含めてカウントされる。例えば、図５に示す例では、下側の辺については、合計で３本の仮ライン線分７０２が描画されており、従って、"３"を表す本数表示７１２が描画されている。尚、この辺については、４本目の仮ライン線分は、周辺部品４０８と干渉するために削除されている。また、右側の辺については、合計で４本の仮ライン線分７０４が描画されており、従って、"４"を表す本数表示７１４が描画されている。尚、この辺については、５本目の仮ライン線分は、周辺部品４０２と干渉するために削除されている。また、上側の辺については、合計で４本の仮ライン線分７０６が生成されており、従って、"４"を表す本数表示７１６が描画されている。尚、この辺については、５本目の仮ライン線分は、周辺部品４００と干渉するために削除されている。また、左側の辺については、合計で１５本の仮ライン線分７０８が描画されており、従って、"１５"を表す本数表示７１８が描画されている。尚、この辺については、１６本目の仮ライン線分は、周辺部品４１０，４１２と干渉するために削除されている。尚、図５に示す例では、代表的な４辺に対してのみ本数表示７１２，７１４，７１６，７１８が描画されているが、これら４辺間の４辺（対象部品の矩形形状の４角に対応する４辺）に対しても同様の本数表示が描画されてもよい。尚、本数表示７１２，７１４，７１６，７１８は、対応する仮ライン線分７０２，７０４，７０６，７０８に関連した位置に表示されていれば、任意の位置に表示されてよい。例えば、本数表示７１４，７１８のように、対応する仮ライン線分７０４，７０８の内部に配置されてもよいし、本数表示７１２，７１６のように、対応する仮ライン線分７０２，７０６の上部に配置されてもよい。

ステップＳ４１０では、八角形仮ラインを構成する８辺のうち、仮ライン線分を削除したことが無い辺が存在するか否か、即ち着目辺となっていない辺が存在するか否かを判定する。仮ライン線分を削除したことが無い辺が存在する場合は、ステップＳ４０１に戻り、ステップＳ４０１では、仮ライン線分を削除したことが無い辺の中から、新たな着目辺が決定される。このようにして、八角形仮ラインを構成する８辺の各辺について、一番目の八角形仮ラインから外側に順次オフセットされた仮ライン線分が生成されていく。仮ライン線分を削除したことが無い辺が存在しない場合、即ち全ての辺が着目辺となった場合は、終了となる。

尚、図４に示す処理中に生成される仮ライン線分は、全ての仮ライン線分が生成された段階（即ち仮ライン線分７００が完成した段階）で表示装置２００上に表示（描画）されてよい。また、上述の説明では、説明の都合上、仮ライン線分のいくつかは一旦生成された後に削除されているが、このような仮ライン線分は、実際には、最初から生成されなくてもよい。

図４に示す処理によれば、対象部品を囲繞する八角形の形態で仮ライン線分が生成される。この際、八角形が指定値の間隙をおいて外側に順次膨らむ態様（外側に順次オフセットする態様）で仮ライン線分が生成される。即ち、外側から直近の内側の八角形を囲繞する態様で仮ライン線分が順次生成される。そして、この仮ライン線分は、最終的には、周辺部品と干渉しない範囲で生成される。即ち、仮ライン線分は、周辺部品と干渉するまで複数生成されうるが、干渉したときはその仮ライン線分だけが削除される。従って、このような仮ライン線分は、対象部品の周辺領域において配線可能な最大数の配線を表す。例えば、図５に示す例では、図４に示す処理により生成された仮ライン線分７００は、対象部品の全方向の周辺領域において配線可能な最大数の配線を表す。尚、符合７００を付した仮ライン線分は、１つの対象部品に関して図４に示す処理により生成される全体の仮ライン線分を指す。また、下辺側の仮ライン線分７０２は、対象部品の下側の周辺領域において配線可能な最大数の配線を表す。また、右辺側の仮ライン線分７０４は、対象部品の右側の周辺領域において配線可能な最大数の配線を表す。また、上辺側の仮ライン線分７０６は、対象部品の上側の周辺領域において配線可能な最大数の配線を表す。また、左辺側の仮ライン線分７０８は、対象部品の左側の周辺領域において配線可能な最大数の配線を表す。これらの４辺間の４辺（対象部品の矩形形状の４角に対応する４辺）に係る仮ライン線分７０１，７０３，７０５，７０７についても同様である。

尚、図４に示す処理により描画される仮ライン線分７００は、あくまで配線の最大数を表す線分（ダミー線）であり、配線設計で描画される配線自体を表すものでない。また、図４に示す処理により描画される仮ライン線分７００は、対象部品に引き込まれる配線又は対象部品から引き出される配線を表すものでなく、あくまで対象部品の周辺を通って他の部品間で接続される配線（即ち他の部品間のネットに係る配線）を表す。また、基板８００が多層基板の場合、仮ライン線分７００は、ユーザにより指定された層（基板８００の表面を含む）における配線可能な最大数の配線を表す。この点、部品（対象部品や周辺部品）は、基板８００の表面（又は裏面）上で配置されるので、仮ライン線分７００が表す配線が形成される予定の層は、部品の実装面とは異なることになる。しかしながら、実際には、部品の下方にはビアが多数貫通するので、かかる層の相違は、配線可能な最大数の配線の算出に実質的に影響しない。従って、かかる層の相違は、図４に示す処理で考慮されなくてよい。この場合、対象部品の周辺領域とは、対象部品の実装面上に限らず、各層における対象部品の周辺領域を意味する。尚、部品下方の内層で部分的又は全面的に配線可能な周辺部品については、かかる周辺部品は、干渉の有無の判定の際に部分的又は全面的に考慮されてなくてもよい。

ところで、近年では、回路の大規模高密度化により、配線の難易度は格段に高くなっている。プリント基板上に端子数が数千の超多ピン部品がいくつも配置され、配線対象区間数も数万区間になり、必然的にそれら配線に必要な層数も増加する。加えて、機構的制約や製造コスト条件により、決められた基板サイズ内に最小層数で全ての配線を完了させるために、各区間をどの層でどのような経路で配線するかといった配線検討に時間がかかっている。ＰＣＢ実装設計等での部品配置の段階においては、回路構成や装置の構造、熱分布等の条件の他に、基板に搭載する各部品間をどのように配線するかの配線戦略を考えながら部品を配置する場合がある。配線戦略の検討においては、部品間を配線できる信号ネットの配線本数が重要となる。

この点、図４に示す処理によれば、対象部品の周辺領域において配線可能な最大数の配線を表す仮ライン線分７００が表示されるので、設計者は、対象部品の周辺領域における配線態様（例えば、配線本数等）の観点から、対象部品の配置位置が適切か否かを容易に判断することができる。例えば、図５に示す例において、対象部品の上側の周辺領域において６本の配線が必要である場合、図５に示す仮ライン線分７０６の本数を見ることで、現在の対象部品の配置位置等が不適切であることを容易に理解することができる。このように、図４に示す処理によれば、部品間のネットの配線本数を視覚的に確認しながら部品配置が行えるようになるため、配線戦略を考慮した配置作業を効率的に行うことができる。

また、図４に示す処理によれば、配線可能な最大数の配線を表す仮ライン線分７００に加えて、配線可能な配線の本数（即ち最大数）を表す本数表示７１２，７１４，７１６，７１８が描画されるので、設計者は、仮ライン線分７００の本数をいちいち数えなくても、配線可能な配線の本数を容易に理解することができる。但し、本数表示７１２，７１４，７１６，７１８については省略されてもよい。また、本数表示７１２，７１４，７１６，７１８の出力の有無は、ユーザにより選択可能とされてもよい。同様に、配線可能な最大数の配線を表す仮ライン線分７００の出力の有無についても、ユーザにより選択可能とされてもよい。

尚、図４に示す処理ルーチンは、ユーザ（設計者）により対象部品が指定された場合に起動されてよく、この場合、当該指定された対象部品に対して仮ライン線分７００が生成される。尚、対象部品の指定は、入力部１０７等を介して任意の態様で実現されてよい。例えば、ポインタを対象部品上に移動させてマウスの釦を押すことで対象部品の指定が実現されてもよい。或いは、対象部品の指定は、自動的に実現されてもよい。例えば、設計者が、ある部品の配置を変化させる場合や、部品を新たに配置する場合に、当該部品が対象部品として自動的に指定されて、図４に示す処理ルーチンが起動されてもよい。この場合、図７に模式的に示すように、当該移動又は新設された対象部品に対して仮ライン線分７００が生成される。図７に示す例では、部品４２４が矢印Ｙ（注：矢印Ｙは、画面中の表示ではない）に示すように移動されると、移動後の部品４２４の位置で仮ライン線分７００が描画されている。尚、仮ライン線分７００は、部品４２４の移動中（ドラッグ中）においてもリアルタイムで生成・描画されてもよい。

図８は、図４のステップＳ４０２の指定値決定処理の一例を示すフローチャートである。尚、上述の如く、図８に示す指定値決定処理は、任意的な処理であり、必要に応じて実行されてよい。例えば、図８に示す指定値決定処理は、配線ルートデータ３７を備えない構成では実行されず、この場合、指定値としては固定値（例えば、ライン間の間隙Ｄ）が使用されてもよい。図９は、表示装置２００上の回路基板設計図表示の一例を示す図である。図９に示す回路基板設計図表示は、図８に示す指定値決定処理を含む図４の処理により描画される仮ライン線分７００を含んで示されている。尚、図９において、符合９００，９０２で示す対象は、配線ルートを仮想的に示しており、画面中の表示ではない。

ステップＳ８００では、配線ルートデータ３７及びネットデータ３４に基づいて、対象部品の周辺において差動ネットを構成する配線ルートが存在するか否かを判定する。この場合、着目辺に対応する周辺領域（着目辺に係る仮ライン線分の生成領域）において差動ネットを構成する配線ルートが存在するか否かを判定してもよい。尚、配線ルートデータ３７内のある配線ルートのネット番号が、差動ペアの相手の属するネット番号を含んでいるとき、当該配線ルートは、差動ネットを構成する配線ルートとなる。従って、ステップＳ８００では、着目辺に対応する周辺領域において差動ペアの配線が予定されているか否かを判定していることになる。対象部品の周辺において差動ネットを構成する配線ルートが存在する場合、ステップＳ８０４に進み、それ以外の場合、ステップＳ８０２に進む。

ステップＳ８０２では、ライン間の間隙Ｄが指定値として決定される。このようにして、着目辺に対応する周辺領域において差動ペアの配線が予定されていない場合は、ライン間の間隙Ｄが指定値として決定される。

ステップＳ８０４では、今回生成しようとする仮ライン線分と、現時点で最も外側の仮ライン線分との関係が、差動ペアの関係にあるか否かを判定する。差動ペアの関係にある場合は、ステップＳ８０８に進み、それ以外の場合は、ステップＳ８０６に進む。

ステップＳ８０６では、差動ペア間の間隙Ｂ（図３参照）が指定値として決定される。

ステップＳ８０８では、差動ペア内の間隙Ａ（図３参照）が指定値として決定される。

このようにして図８に示す指定値決定処理は、着目辺毎に、１本の仮ライン線分を生成する毎に実行されてよい。これは、差動ペア間の間隙Ｂと差動ペア内の間隙Ａとが異なるためである。但し、差動ペアは２本でセットであるため、２本の仮ライン線分をセットで生成することも可能である。この場合、一番目の八角形仮ラインをオフセットして生成される１本目の差動ペアに係る仮ライン線分（一番目の八角形仮ラインに係る仮ライン線分とペアとなって１番内側のセットを構成する仮ライン線分）については、一番目の八角形仮ラインに係る仮ライン線分に対して間隙Ａだけ離間される態様で描画され、その後は、２本の仮ライン線分のセット（差動ペア）が、セット間で間隙Ｂだけ離間される態様で、描画されてもよい。この場合は、図８に示す指定値決定処理は、着目辺毎に実行されるだけでもよい。

尚、図８に示す指定値決定処理は、着目辺毎に実行されるので、仮ライン線分７００の間隙は、着目辺毎に異なりうる。この場合、仮ライン線分７００の各八角形（一番目の八角形仮ラインを除く）は、間隙の相違に起因して、閉じない形状となりうる。この場合、閉じない形状のままでもよいが、主要な４辺間の４辺（対象部品の矩形形状の４角に対応する４辺）に係る仮ライン線分により、かかる間隙差が吸収されもよい。この場合、図８に示す指定値決定処理は、主要な４辺（上側、下側、右側、左側の４辺）が着目辺となった場合に実行され、主要な４辺以外の４辺（対象部品の矩形形状の４角に対応する４辺）が着目辺となった場合には実行されないこととしてよい。この場合、主要な４辺以外の４辺が着目辺となった場合の間隙の指定値は、不要であり、主要な４辺以外の４辺に係る仮ライン線分は、隣接する主要な４辺に係る仮ライン線分の対応するそれぞれの端部を接続する態様で生成されてよい。

図９に示す例では、差動ネットを構成する配線ルート（概略経路）がハッチング範囲９００で示されている。この配線ルートは、対象部品４２０の左側の周辺を通って４組の差動ペア９０２が部品４００と部品４０８との間に接続されることを意味する。この場合、図９に示すように、仮ライン線分７０８は、差動ペア内では間隙Ａだけ離間され、差動ペア間では間隙Ｂだけ離間される態様で、対象部品４２０の左側の周辺領域において描画される。尚、図９に示す例では、配線ルートは対象部品４２０の左側の周辺を通るだけであるが、仮ライン線分７００は、対象部品４２０の全周辺に亘って差動ペアの間隙に係る指定値に従って描画されている。このように、対象部品４２０の全周辺のいずれかに差動ネットを構成する配線ルートが存在する場合は、仮ライン線分７００は、対象部品４２０の全周辺に亘って差動ペアの間隙に係る指定値に従って描画されてもよい。この場合は、図８に示す指定値決定処理は、対象部品４２０毎に実行されるだけでよい。

図８に示す指定値決定処理によれば、対象部品の周辺における差動ペアの配線の予定の有無に応じて、配線可能な最大数の配線を表す仮ライン線分７００を適切に生成・描画することができる。これにより、対象部品の周辺において予定される配線の属性に応じた適切な仮ライン線分７００を描画することができる。

以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。

例えば、上述した実施例では、仮ライン線分７００は、実際の配線パターンの形状を考慮して、主要な４辺以外の４辺に係る仮ライン線分を含む八角形の形態で描画されているが、あくまで設計支援用の表示であること（実際の配線パターンでないこと）を考慮し、より簡易的に、主要な４辺に係る仮ライン線分を結ぶ四角形の形態で描画されてもよい。また、必ずしも多角形である必要は無く、Ｒが付いた態様（曲線部分を含む態様）で描画されてもよい。

また、上述した実施例では、八角形の形態に対応して、８辺の全ての辺毎に、周辺部品との干渉の有無を判定して、仮ライン線分を生成しているが、主要な４辺（上側、下側、右側、左側の４辺）に対してだけ周辺部品との干渉の有無を判定してもよい。即ち、図４に示す処理において、着目辺は、主要な４辺（上側、下側、右側、左側の４辺）のみであってもよい。この場合、主要な４辺以外の４辺に係る仮ライン線分は、隣接する主要な４辺に係る仮ライン線分の対応するそれぞれの端部を接続する態様で描画されてよい。

また、上述した実施例では、仮ライン線分７００は、対象部品の４方を囲繞する態様で描画されているが、対象部品の１方、２方又は３方のみで描画されるものであってもよい。例えば、対象部品の１方のみで描画する場合は、仮ライン線分７００は、上述した実施例と同様、一番目の八角形仮ラインを構成する８辺の仮ライン線分のうち、当該１方に対応する仮ライン線分以外を削除し（又は最初から生成せず）、当該１方に対応する仮ライン線分を順次外側にオフセットして生成されてもよい。この場合、図５からも分かるように、対象部品に近い内側の仮ライン線分の方が、外側の仮ライン線分よりも長さが短くなる。従って、この場合には、仮ライン線分７００は、同一の長さに揃う態様で描画されてもよいし、他の部品と干渉する位置までそれぞれ最大限の長さで描画されてもよいし、ユーザにより指定された範囲で描画されてもよい。

また、上述した実施例では、各部品は、基板８０の表面（裏面）を含むに実装されることが想定されているが、例えばビルトアップ手法により、部品は内層に実装されるものであってもよい。また、ビアについても、基板８０を貫通することが想定されているが、例えばＩＶＨ（Interstitial Via Hole）として形成されるものであってもよい。

また、上述した実施例において、対象部品の周辺において予定される配線の属性が既に決まっている場合、仮ライン線分７００は、当該属性に応じた線幅で描画されてもよい。

また、上述した実施例においては、実装ＣＡＤデータ３００及び実装部品ライブラリデータ４０内の各種データは、あくまで一例である。従って、必要に応じて、他のデータが加えられたり、あるデータが省略されてもよい。また、各種のデータ３０乃至３７，４１，４２の区分けは形式的なものであり、各データは適宜統合されてもよいし、分離されてもよい。

なお、以上の実施例に関し、さらに以下の付記を開示する。
（付記１）
基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、
前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画する
処理をコンピューターに実行させる、回路設計プログラム。
（付記２）
前記所定の設計ルールは、配線間の間隙を含む、付記１に記載の回路設計プログラム。
（付記３）
前記所定の設計ルールは、部品ピン又はビアと配線との間の間隙を含む、付記２に記載の回路設計プログラム。
（付記４）
前記配線間の間隙は、配線の属性毎に設定される、付記１〜３のうちのいずれか１項に記載の回路設計プログラム。
（付記５）
前記配線の属性は、差動ペアを構成する差動ペア配線と、差動ペアを構成しない非差動ペア配線とを含む、付記４に記載の回路設計プログラム。
（付記６）
前記処理は、前記最大数を表す数字を描画することを含む、付記１〜５のうちのいずれか１項に記載の回路設計プログラム。
（付記７）
前記最大数の線は、前記部品に接続されない配線に係り、前記部品のまわりを少なくとも部分的に囲繞するように描画される、付記１〜６のうちのいずれか１項に記載の回路設計プログラム。
（付記８）
前記最大数の線は、八角形で描画される、付記７に記載の回路設計プログラム。
（付記９）
前記配線の最大数は、前記部品の周辺４方の方毎に算出される、付記１〜８のうちのいずれか１項に記載の回路設計プログラム。
（付記１０）
前記処理は、前記部品の周辺領域において配線が予定されている配線の属性を判断することを含み、
前記配線の最大数は、前記判断した配線の属性に応じた前記所定の設計ルールに従って算出される、付記１〜９のうちのいずれか１項に記載の回路設計プログラム。
（付記１２）
前記部品が指定されたときに、前記配線の最大数が算出されると共に、前記最大数の線が描画される、付記１〜１０のうちのいずれか１項に記載の回路設計プログラム。
（付記１３）
前記部品が移動されたときに、前記配線の最大数が算出されると共に、前記最大数の線が描画される、付記１〜１０のうちのいずれか１項に記載の回路設計プログラム。
（付記１４）
基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画する、回路設計装置。
（付記１５）
基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画することを含む、回路設計方法。

３０ 実装仕様データ
５０ 仮想引出しビア
５２ 部品ピン
１００ 回路設計装置
２００ 表示装置
４２０，４２２，４２４ 対象部品
７００ 仮ライン線分
７１２，７１４，７１６，７１８ 本数表示
８００ 基板

Claims (9)

1. 基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、
   前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画する
   処理をコンピューターに実行させる、回路設計プログラム。
2. 前記所定の設計ルールは、配線間の間隙を含む、請求項１に記載の回路設計プログラム。
3. 前記配線間の間隙は、配線の属性毎に設定される、請求項２に記載の回路設計プログラム。
4. 前記配線の属性は、差動ペアを構成する差動ペア配線と、差動ペアを構成しない非差動ペア配線とを含む、請求項３に記載の回路設計プログラム。
5. 前記処理は、前記最大数を表す数字を描画することを含む、請求項１〜４のうちのいずれか１項に記載の回路設計プログラム。
6. 前記最大数の線は、前記部品に接続されない配線に係り、前記部品のまわりを少なくとも部分的に囲繞するように描画される、請求項１〜５のうちのいずれか１項に記載の回路設計プログラム。
7. 前記処理は、前記部品の周辺領域において配線が予定されている配線の属性を判断することを含み、
   前記配線の最大数は、前記判断した配線の属性に応じた前記所定の設計ルールに従って算出される、請求項１〜６のうちのいずれか１項に記載の回路設計プログラム。
8. 基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画する、回路設計装置。
9. 基板における部品の周辺領域において、所定の設計ルールに基づいた場合における配線の最大数を算出し、前記算出した最大数の線を、前記基板の前記部品の周辺領域に描画することを含む、回路設計方法。

Images