JP2008084208A - 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法 - Google Patents
配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法 Download PDFInfo
- Publication number
- JP2008084208A JP2008084208A JP2006265884A JP2006265884A JP2008084208A JP 2008084208 A JP2008084208 A JP 2008084208A JP 2006265884 A JP2006265884 A JP 2006265884A JP 2006265884 A JP2006265884 A JP 2006265884A JP 2008084208 A JP2008084208 A JP 2008084208A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- model
- circuit board
- printed circuit
- creating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Abstract
【解決手段】配線モデル作成装置200がエレキCADで作成されたプリント基板の穴および導体の情報からメカCADで使用可能な配線モデルを作成する。また、配線モデル作成装置200が配線モデルを作成する際に、ユーザの指示に基づいて、穴処理部230が、ユーザが指定した径よりも径が小さい穴を3次元モデル化対象から除外し、導体処理部240が、配線ラインや部品ピンをグループ化して3次元モデルを作成し、面パターンの抜き領域ならびに部品下および面パターン下の導体を3次元モデル化対象から除外する
【選択図】 図6
Description
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成手段
を備えたことを特徴とする配線モデル作成装置。
配線パターンに含まれる配線ラインを経路ごとにまとめて3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。
配線パターンに含まれる面パターンの抜き領域を除外して3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。
配線パターンに含まれるピンを部品ごとにまとめて3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。
プリント基板上の部品下および面パターン下の導体を除外して3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。
プリント基板に実在しない仮想物体が利用者によって指定された場合に、該仮想物体の3次元モデルを作成して配線モデルに含める3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成ステップ
を含んだことを特徴とする配線モデル作成方法。
配線パターンに含まれる配線ラインを経路ごとにまとめて3次元モデルを作成する3次元モデル作成ステップを
含んだことを特徴とする配線モデル作成方法。
配線パターンに含まれる面パターンの抜き領域を除外して3次元モデルを作成する3次元モデル作成ステップを
含んだことを特徴とする配線モデル作成方法。
配線パターンに含まれるピンを部品ごとにまとめて3次元モデルを作成する3次元モデル作成ステップを
含んだことを特徴とする配線モデル作成方法。
プリント基板上の部品下および面パターン下の導体を除外して3次元モデルを作成する3次元モデル作成ステップを
含んだことを特徴とする配線モデル作成方法。
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成手順
をコンピュータに実行させることを特徴とする配線モデル作成プログラム。
配線パターンに含まれる配線ラインを経路ごとにまとめて3次元モデルを作成する3次元モデル作成手順を
コンピュータに実行させることを特徴とする配線モデル作成プログラム。
配線パターンに含まれる面パターンの抜き領域を除外して3次元モデルを作成する3次元モデル作成手順を
コンピュータに実行させることを特徴とする配線モデル作成プログラム。
配線パターンに含まれるピンを部品ごとにまとめて3次元モデルを作成する3次元モデル作成手順を
コンピュータに実行させることを特徴とする配線モデル作成プログラム。
プリント基板上の部品下および面パターン下の導体を除外して3次元モデルを作成する3次元モデル作成手順を
コンピュータに実行させることを特徴とする配線モデル作成プログラム。
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成ステップ
を含んだことを特徴とする装置の製造方法。
20 エレキCAD装置
100 配置モデル作成装置
100a 制御部
100b 記憶部
101 ユーザ指示情報
102 部品搭載情報リスト
103 部品属性情報リスト
104 部品形状情報リスト
105 3次元モデル情報
110 ユーザ指示読込部
120 部品情報読込部
130 3次元モデル生成部
140 部品除外部
150 上面処理部
160 3次元モデル出力部
200 配線モデル作成装置
200a 制御部
200b 記憶部
201 ユーザ指示情報
202 部品情報リスト
203 基板情報
204 層情報
205 導体情報リスト
206 穴情報リスト
207 マーキング情報リスト
208 レジスト情報リスト
209 3次元モデル情報
300 コンピュータ
310 RAM
311 配置モデル作成プログラム
320 CPU
330 HDD
340 LANインタフェース
350 入出力インタフェース
360 DVDドライブ
Claims (10)
- 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成手段
を備えたことを特徴とする配線モデル作成装置。 - 前記3次元モデル作成手段は、径の大きさが所定の値より小さい穴は3次元モデル化の対象外とすることを特徴とする請求項1に記載の配線モデル作成装置。
- 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
配線パターンに含まれる配線ラインを経路ごとにまとめて3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
配線パターンに含まれる面パターンの抜き領域を除外して3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
配線パターンに含まれるピンを部品ごとにまとめて3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
プリント基板上の部品下および面パターン下の導体を除外して3次元モデルを作成する3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置であって、
プリント基板に実在しない仮想物体が利用者によって指定された場合に、該仮想物体の3次元モデルを作成して配線モデルに含める3次元モデル作成手段を
備えたことを特徴とする配線モデル作成装置。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成装置による配線モデル作成方法であって、
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成ステップ
を含んだことを特徴とする配線モデル作成方法。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルを機械CADで使用する配線モデルとして作成する配線モデル作成プログラムであって、
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成手順
をコンピュータに実行させることを特徴とする配線モデル作成プログラム。 - 電気CADにより作成されたプリント基板情報からプリント基板の配線パターンの3次元モデルが機械CADで使用する配線モデルとして配線モデル作成装置により作成される装置の製造方法であって、
前記プリント基板情報から配線パターンに加えてプリント基板上の穴を対象として3次元モデルを作成する3次元モデル作成ステップ
を含んだことを特徴とする装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265884A JP4719657B2 (ja) | 2006-09-28 | 2006-09-28 | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム |
US11/698,216 US7870534B2 (en) | 2006-09-28 | 2007-01-26 | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
EP07101446A EP1906323A3 (en) | 2006-09-28 | 2007-01-30 | Method and apparatus for creating wiring model, computer product, and method of manufacturing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265884A JP4719657B2 (ja) | 2006-09-28 | 2006-09-28 | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008084208A true JP2008084208A (ja) | 2008-04-10 |
JP4719657B2 JP4719657B2 (ja) | 2011-07-06 |
Family
ID=38792209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006265884A Expired - Fee Related JP4719657B2 (ja) | 2006-09-28 | 2006-09-28 | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7870534B2 (ja) |
EP (1) | EP1906323A3 (ja) |
JP (1) | JP4719657B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019465B2 (en) * | 2007-07-31 | 2011-09-13 | Align Technology, Inc. | System and methods for increasing efficiency in rapid prototyping processes |
KR101807898B1 (ko) | 2010-05-20 | 2017-12-11 | 더루우브리졸코오포레이션 | 밀봉 및 부식 성능이 개선된 저회분 윤활제 |
US10296693B2 (en) * | 2014-12-11 | 2019-05-21 | Mentor Graphics Corporation | Three-dimensional composite solid component modeling |
CN104573284B (zh) * | 2015-01-30 | 2017-08-29 | 北京遥测技术研究所 | 一种星载产品结构参数的仿真优化方法 |
CN106777431B (zh) * | 2015-11-23 | 2020-05-19 | 英业达科技有限公司 | 验证方法 |
WO2018043422A1 (ja) * | 2016-08-31 | 2018-03-08 | キヤノン株式会社 | データ処理装置、造形装置、データ処理方法、プログラム、記憶媒体、および、立体物の製造方法 |
US10776552B2 (en) * | 2016-12-05 | 2020-09-15 | Synopsys, Inc. | Nano-wire resistance model |
US10685163B2 (en) | 2017-03-01 | 2020-06-16 | Synopsys, Inc. | Computationally efficient nano-scale conductor resistance model |
CN107967380B (zh) * | 2017-11-15 | 2021-09-07 | 晶晨半导体(上海)股份有限公司 | 一种印制电路板的布局设计方法 |
EP3667523A1 (en) | 2018-12-10 | 2020-06-17 | ABB Schweiz AG | Method of determining a three-dimensional layout of electrical connections of an electric component |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353341A (ja) * | 1998-06-08 | 1999-12-24 | Fujitsu Ltd | 三次元モデル作成装置およびそのプログラムを記憶した記憶媒体 |
JP2001202401A (ja) * | 2000-01-21 | 2001-07-27 | Zuken:Kk | プリント基板の3次元形状データ作成システム |
JP2001325314A (ja) * | 2000-05-15 | 2001-11-22 | Sony Corp | 電気cadライブラリ登録方法 |
WO2005076162A1 (ja) * | 2004-02-03 | 2005-08-18 | Zuken Inc. | 設計パラメータ管理方法、設計パラメータ管理システム、プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2006235985A (ja) * | 2005-02-24 | 2006-09-07 | Sony Corp | 情報処理装置および方法、並びにプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5109479A (en) * | 1989-09-07 | 1992-04-28 | Amp-Akzo Corporation | Method of designing three dimensional electrical circuits |
JP3199592B2 (ja) * | 1995-01-27 | 2001-08-20 | 株式会社日立製作所 | 多層印刷回路基板 |
JPH11143917A (ja) | 1997-11-04 | 1999-05-28 | Matsushita Electric Ind Co Ltd | プリント基板検査装置および方法 |
JP2000011012A (ja) | 1998-06-22 | 2000-01-14 | Yokogawa Digital Computer Kk | プリント基板の3次元表示装置 |
JP2000090133A (ja) | 1998-09-08 | 2000-03-31 | Fujitsu Ltd | 3次元pt板モデル生成装置 |
WO2000052606A1 (fr) * | 1999-03-04 | 2000-09-08 | Fujitsu Limited | Appareil de conception de cartes imprimees |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP2001344301A (ja) | 2000-06-02 | 2001-12-14 | Toshiba Corp | パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記録媒体 |
JP2002056040A (ja) * | 2000-08-14 | 2002-02-20 | Nec Corp | 3次元cadによるケーブルクランプとケーブルの形状設計方法およびコンピュータ読み取り可能な記録媒体 |
-
2006
- 2006-09-28 JP JP2006265884A patent/JP4719657B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-26 US US11/698,216 patent/US7870534B2/en not_active Expired - Fee Related
- 2007-01-30 EP EP07101446A patent/EP1906323A3/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353341A (ja) * | 1998-06-08 | 1999-12-24 | Fujitsu Ltd | 三次元モデル作成装置およびそのプログラムを記憶した記憶媒体 |
JP2001202401A (ja) * | 2000-01-21 | 2001-07-27 | Zuken:Kk | プリント基板の3次元形状データ作成システム |
JP2001325314A (ja) * | 2000-05-15 | 2001-11-22 | Sony Corp | 電気cadライブラリ登録方法 |
WO2005076162A1 (ja) * | 2004-02-03 | 2005-08-18 | Zuken Inc. | 設計パラメータ管理方法、設計パラメータ管理システム、プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP2006235985A (ja) * | 2005-02-24 | 2006-09-07 | Sony Corp | 情報処理装置および方法、並びにプログラム |
Also Published As
Publication number | Publication date |
---|---|
US7870534B2 (en) | 2011-01-11 |
EP1906323A2 (en) | 2008-04-02 |
JP4719657B2 (ja) | 2011-07-06 |
EP1906323A3 (en) | 2009-12-23 |
US20080082944A1 (en) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP4597691B2 (ja) | 有限要素法を用いた構造解析方法 | |
JP2019532377A (ja) | プリント基板メタルマスクの製造方法及びプリント基板メタルマスク製造システム | |
JP2008084209A (ja) | 高さ制限領域情報作成装置、高さ制限領域情報作成方法、高さ制限領域情報作成プログラムおよび3次元構造物の製造方法 | |
JP2013117863A (ja) | 設計支援装置およびその情報処理方法 | |
JP4843583B2 (ja) | 情報処理装置、電源系統ツリー作成方法およびプログラム | |
JP4701145B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP2008310562A (ja) | 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム | |
JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
JP6040982B2 (ja) | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 | |
US8726208B2 (en) | DFM improvement utility with unified interface | |
JP2015133051A (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
JP4879163B2 (ja) | モデリング方法及び装置、プログラム及び記憶媒体 | |
US7120881B2 (en) | Wiring graphic verification method, program and apparatus | |
JP2002171099A (ja) | 回路基板の実装品質チェック方法及びその装置 | |
JP3018714B2 (ja) | Cad装置 | |
JP4411743B2 (ja) | 設計データ変換装置、パターン設計支援装置、設計データ変換方法および配線基板のパターン設計方法。 | |
JP5240097B2 (ja) | プリント基板パターン設計用データ生成装置およびプリント基板パターン設計用データ生成プログラム | |
JP5264305B2 (ja) | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 | |
JP6322903B2 (ja) | 情報処理装置及び情報処理方法とプログラム | |
JP2010218052A (ja) | 設計支援装置および設計支援プログラムおよび記録媒体 | |
JP4366834B2 (ja) | パターン設計支援装置および配線基板のパターン設計方法 | |
JP2007304952A (ja) | 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置 | |
WO2011089814A1 (ja) | データ変換装置、cadシステム、形状データ分割方法、及び、記録媒体 | |
JP2007042990A (ja) | 半導体装置の設計方法、その設計プログラムおよびその設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |