JP2001344301A - パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ある形状の配線パターンから、その歩留まり
を計算するために必要なパラメータであるクリティカル
エリアの面積値と形状を効率的かつ高精度に抽出するパ
ターンレイアウト装置を提供する。 【解決手段】 ＣＡＤ上に描画されたパターンから配線
パターン21A ，21B を認識する。配線パターン21A ，21
B 上の互いに異なる位置にそれぞれ発生させたダストパ
ターン22の、配線パタ−ン21A ，21B との重なり状態か
らクリティカルカルエリアを正確かつ効率的に求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パターンの歩留り
を求められるパターンレイアウト方法、パターンレイア
ウト装置およびパターンレイアウトプログラムを記録し
たコンピュータ読取可能な記録媒体に関する。

【０００２】

【従来の技術】近年、液晶表示装置としては、テレビや
グラフィックディスプレイなどを指向した大容量で高密
度のアクティブマトリクス型表示装置の開発されてい
る。このような液晶表示装置では、クロストークなどが
ない高コントラストで表示できるように、各画素の駆動
を制御する手段として半導体スイッチを用いている。こ
の半導体スイッチとしては、透過型表示が可能で大画面
化が容易であるなどの理由により、透明絶縁基板上に形
成される薄膜トランジスタ（Thin Film Transistor）が
用いられる。

【０００３】これまで透明絶縁基板上には、薄膜トラン
ジスタの性能の関係上、画素をスイッチングする薄膜ト
ランジスタしか形成されない。しかし、近年では薄膜ト
ランジスタの性能を向上させる技術が開発されたため、
これまで透明絶縁基板外に外付けされたドライバ回路な
ども、透明絶縁基板上に形成できる。なお、ドライバ回
路は、映像信号に基づいて各画素の電位を制御するため
の信号を発性させる回路で、多くの薄膜トランジスタに
より構成される。もちろん、ドライバ回路の他に別の機
能の回路も構成できるが、それらの代表例としてドライ
バ回路を示す。

【０００４】このドライバ回路を含む液晶表示装置のア
レイ基板上のパターンを設計するためには、レイア概念
を持った二次元平面図を描画できるＣＡＤシステムが一
般に用いられる。二次元平面図を描画するため、ＣＡＤ
システムではデータベース上に原点とＸＹ軸を設定し、
指定されたレイアによってパターンが描画できる。な
お、レイアとは、ＣＡＤ上に描画されたパターンを表現
する要素の一つであり、アレイ基板製造に用いるマスク
を示すものである。ＣＡＤ上に描画されたパターン、す
なわちデータベース上のパターンの表現方法は、最小構
成としてレイアと頂点座標リストによって表される。

【０００５】このように、ドライバ回路を透明絶縁基板
に組み込んだ場合、画素パターンだけを透明絶縁基板上
に組み込んだ場合に比べ、薄膜トランジスタの個数が数
倍から数十倍になり、パターンも複雑になる。薄膜トラ
ンジスタの個数が増えたり、パターンが複雑になること
は、透明絶縁基板の製造工程で発生するダストなどの影
響が大きくなることを意味し、不良品発生の可能性が高
くなり、歩留りの低下が予想される。したがって、パタ
ーンと歩留りとの関係を求めておくことが重要となる。

【０００６】歩留りには、大きく分けて配線と配線との
間にダストが付着するなどの原因により起こる短絡不良
歩留りであるいわゆる短絡歩留り、配線の上にダストが
付着することなどの原因により起こるオープン不良歩留
りであるいわゆるオープン歩留り、および、配線が交差
している部分にダストが付着することなどの原因により
起こるクロスショート不良歩留りであるいわゆるクロス
ショート歩留りの３つがある。

【０００７】これらの不良歩留りを総称して単に歩留ま
りと呼ぶ。これらの歩留まりをパターンから予想する方
法としては、Stapper によって提案された理論（C.H.St
apper,"Modeling of Integrated Circuit Sensitivitie
s" IBM J.Res.Develop.,vol.27,pp.549-557,Nov.1983
以下、Stapper 理論と呼ぶ）が広く用いられている。こ
のStapper 理論は、クリーンルームにおけるダストがあ
る分布の場合に、配線と配線との間隔や、交差部などに
ダストが付着して不良になるモデルを統計確率的に定式
化したものである。

【０００８】このStapper の理論を実際に用いて歩留り
を算出するためには、クリーンルームにおけるダストの
粒径と個数との関係であるダスト分布情報と、あるサイ
ズのダストが付着することにより、絶縁基板上の配線パ
ターンが短絡、オープン、クロスショートする領域、す
なわちクリティカルエリアの面積とが必要になる。

【０００９】このうち、ダスト分布情報はクリーンルー
ム管理上必要な値であることから、通常、あるきめられ
た値といってよい。これに対して、もう一方の必要情報
であるクリティカルエリアの面積は、製品毎にレイアウ
トパターンが異なることから、製品またはレイアウトの
変更の度に値を求める必要がある。

【００１０】また、上述の３つの歩留まりを計算するた
めにレイアウトパターンから求める必要のある値である
クリティカルエリアの面積は、通常容易に求まらない。
たとえば図１４で示すように、配線パターン11A ，11B
が長方形のような単純な値であっても、ダスト12による
クリティカルエリア13は図示のように上下端にテーパ部
を有する形状となり、単純な長方形にはならないからで
ある。このクリティカルエリア13は、ダスト直径ｄのダ
スト12の中心が落ちることによって配線パターン11A ，
11B が短絡する領域を表している。

【００１１】従来、このような透明配線基板の歩留まり
は、次の方法で計算している。

【００１２】まず、ＣＡＤ上に短絡歩留まりを計算する
パターンをハードディスクなどから読み出し、短絡歩留
まりを計算する配線パターンを識別する。ここで、短絡
歩留まりを計算する配線パターンとしては、図１５で示
すように、長方形の配線パターン11A ，11B とする。

【００１３】そして、このようなパターンにおける配線
11A ，11B の間隔と、その配線長を手作業で算出する。
算出した配線間隔Ｓと配線長Ｌとから、ダスト12のダス
ト直径ｄに対するクリテイカルエリア13aの面積ＣＡを
次のようにして算出する。

【００１４】Ｓ＜ｄの場合 ＣＡ＝（ｄ−Ｓ）＊Ｌ Ｓ≧ｄの場合 ＣＡ＝０ 全ての配線間隔Ｓに対して算出し、ダスト直径ｄに対し
ても算出を繰り返すことにより所望のクリティカルエリ
アが求まる。

【００１５】しかし、クリティカルエリアの説明に用い
た図１４で示す実際のクリティカルエリア13の形状を、
従来の算出方法で抽出された図１５で示すクリティカル
エリア13aの形状と比べると、実際のクリティカルエリ
ア13には、従来の算出方法では得られない領域があるこ
とがわかる。

【００１６】このように、従来の手法では、クリティカ
ルエリアを手作業で抽出するため抽出作業時間が長くな
るとともに、抽出されるクリティカルエリアの形状が実
際の形状と異なる簡略された形状となるため、クリティ
カルエリアの面積値がずれてしまう。

【００１７】

【発明が解決しようとする課題】従来の方法では、クリ
ティカルエリアを算出するために、配線間隔Ｓと配線長
Ｌを配線パターンから抽出し、これらの値とダスト直径
ｄとから、クリティカルエリアの面積を算出している。
しかし、透明基板上のパターン規模や複雑さによって、
配線間隔や配線長をレイアウト上から求めるために多く
の処理時間を要すると共に、配線パターンが複雑になる
と、本来のクリティカルエリアとの面積差も大きくな
り、正確な歩留まりを得ることができない。

【００１８】このため、レイアウトのダスト直径ｄによ
ってクリティカルエリアとなる領域の面積値を算出する
時間の短縮と高精度化が求められている。

【００１９】本発明は、上記問題点に鑑みなされたもの
で、ある形状の配線パターンから、その歩留まりを計算
するために必要なパラメータであるクリティカルエリア
の面積値と形状を効率的かつ高精度に抽出できるパター
ンレイアウト方法、パターンレイアウト装置およびパタ
ーンレイアウトプログラムを記録したコンピュータ読取
可能な記録媒体を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、あるサイズで
描かれた所定形状の配線パターンに対し、この配線パタ
ーン上の互いに異なる位置に一定の大きさのダストパタ
ーンをそれぞれ発生させ、このダストパターンと前記配
線パタ−ンとの重なり状態が予め定められた関係になっ
たとき、そのダストパターンを発生させた位置をクリテ
ィカルエリアとして抽出するもので、配線パターン上の
互いに異なる位置にそれぞれ発生させたダストパターン
の配線パタ−ンとの重なり状態からクリティカルカルエ
リアを効率的に求める。

【００２１】また、ダストパターンの大きさを変化さ
せ、それぞれの大きさに対してクリティカルエリアを抽
出するもので、ダストパターンの大きさに対応したクリ
ティカルエリアを抽出する。

【００２２】さらに、配線パターンが複数のパターン部
分を有し、ダストパターンがこれら複数のパターン部分
を短絡したとき、そのダストパターンを発生させた位置
を短絡クリティカルエリアとして抽出するもので、ダス
トパターンが複数のパターン部分を短絡したとき、その
ダストパターンを発生させた位置を短絡クリティカルエ
リアとして抽出し、短期間で高精度な歩留まり算出が可
能となる。

【００２３】またさらに、ダストパターンが配線パター
ンを分割したとき、その配線パターンを発生した位置を
オープンクリティカルエリアとして抽出するもので、ダ
ストパターンが配線パターンを分割したとき、その配線
パターンを発生した位置をオープンクリティカルエリア
として抽出し、短期間で高精度な歩留まり算出が可能と
なる。

【００２４】

【発明の実施の形態】以下、本発明の一実施の形態を図
１から図１３を参照して説明する。

【００２５】この一実施の形態では、たとえば図５で示
すような配線パターン21A ，21B を有する抽出領域とな
る抽出パターン25での、ダストによる短絡歩留まりやオ
ープン歩留まり算出のため、パラメータであるクリティ
カルエリアを抽出するものである。

【００２６】図１はクリティカルエリアの抽出フローを
示している。図１において、まず、初期設定として、図
示しないコンピュータに対して、求めたい歩留まりの種
類、たとえば短絡かオープンか、配線パターンを形成す
るレイア名、図５で示した抽出パターン25のＸピッチ
（＝Ｘpitch）とＹピッチ（＝Ｙpitch ）、機能をマト
リクスの数（Ｘ方向数＝ｍ，Ｙ方向数＝ｎ）、ダストサ
イズの最小直径（＝minｄ）および最大直径（＝max
ｄ）、これら最小直径から最大直径までの抽出ステップ
幅（＝Step）、抽出パターン25においてダストパターン
を配置する間隔（＝Ｘgrid，Ｙgrid）のデータをそれぞ
れ入力する（ステップ１）。

【００２７】次に、コンピュータの記憶領域26から、歩
留まりを計算するパターンを含むＣＡＤデータである各
頂点の座標およびレイア名を読み出し、ＣＡＤソフト上
に表示する（ステップ２）。

【００２８】そして、初期設定で入力したマトリックス
数（ｍ＊ｎ）による抽出対象パターンのマトリックス
を、同じく入力した抽出パターン25のＸpitch 、Ｙpitc
h を用いて図６で示すように発生させ（ステップ３）、
この中からクリティカルエリア抽出領域25Cを指定する
（ステップ４）。ここで、図６で示すマトリックスを発
生させる理由は、繰り返しパターンの場合に隣接パター
ンとのクリティカルエリアを正確に抽出するためであ
り、クリティカルエリア抽出領域25C を囲むように同じ
抽出パターン25を配置している。したがって、繰り返し
パターンではなく単独パターンの場合は、ｍ＝１、ｎ＝
１となる。

【００２９】次に、ダストパターン発生マトリックスを
発生させる（ステップ５）。ここで、このステップ５に
ついて図２および図７ないし図９を用いて説明する。

【００３０】図２はダストパターン発生マトリックスの
作成フローであり、まず、図７で示すように、クリティ
カルエリア抽出領域25C 中でダストパターンを発生させ
るグリッド数ＸＮ、ＹＮを次式によって算出する（ステ
ップ50）。

【００３１】 Ｘ方向のグリッド数 ＸＮ＝int （Ｘpitch ／Ｘgrid） Ｙ方向のグリッド数 ＹＮ＝int （Ｙpitch ／Ｙgrid） 次に、図６で示したｍ＊ｎマトリックスを、図８で示す
ように、グリッド数ＸＮ、ＹＮ分、マトリックス状に発
生させてＸＮ＊ＹＮのダストパターン発生マトリックス
を作成する（ステップ52）。このダストパターン発生マ
トリックスにおいて、あるｍ＊ｎマトリックスの一端か
ら隣接するｍ＊ｎマトリックスの一端までの長さをＸ方
向についてはＸpitch ＊ｍ＋max ｄ＊２と設定し、Ｙ方
向についてはＹpitch ＊ｎ＋max ｄ＊２と設定してい
る。

【００３２】次に、図８で示したダストパターン発生マ
トリックスの各クリティカルエリア抽出領域25Cに、図
９で示すように、ダストパターン22を、それぞれ互いに
異なる位置に発生させる。このとき、ダストパターン発
生マトリックスの（ｉ，ｊ）番目のｍ＊ｎマトリックス
の、クリティカルエリア抽出領域25C の座標（ｄｘ，ｄ
ｙ）上には、それぞれダスト直径ｄのダストパターン22
の中心を配置する（ステップ53、ステップ54）。

【００３３】ｄｘ＝（Ｘpitch ＊ｍ＋max ｄ＊２＋Ｘgr
id）＊（ｉ−１） ｄｙ＝（Ｙpitch ＊ｎ＋max ｄ＊２＋Ｙgrid）＊（ｊ−
１） たとえば図９のｉ＝１，ｊ＝１番目のｍ＊ｎマトリック
スのクリティカルエリア抽出領域25C におけるダストパ
ターン22の座標（ｄｘ，ｄｙ）は（０，０）となる。ま
た、その隣のｉ＝２，ｊ＝１番目のｍ＊ｎマトリックス
のクリティカルエリア抽出領域25C では、Ｘ方向にＸgr
id分ずれた位置にダストパターン22が配置される。以下
同様にして、ｉ＝１，ｊ＝１からｉ＝ＸＮ，ｊ＝ＹＮと
なるまで、各ｍ＊ｎマトリックスのクリティカルエリア
抽出領域25C の座標（ｄｘ，ｄｙ）上にダストパターン
22が配置される（ステップ53〜ステップ59）。

【００３４】次に、図１に戻って、図９で示したダスト
パターン発生マトリックスから、ダスト直径ｄに対する
クリティカルエリア（ステップ６）を抽出する。

【００３５】まず、図３、図１０、図１１を用いて短絡
クリティカルエリアを抽出する場合を説明する。

【００３６】図３は短絡クリティカルエリア抽出フロー
であり、まず、図９で示すようにダストパターン22を発
生させたダストパターン発生マトリックスに対して、図
１０で示すように、ダストパターン22と配線パターン21
A ，21B との重なり部分21Cを、デザインルールチェッ
クを用いてチェックパターンとして発生させる（ステッ
プＳ60 ）。

【００３７】次に、（ｉ，ｊ）番目のｍ＊ｎマトリック
スの次式で示す領域の内部に存在するチェックパターン
の個数Ｎijをカウントする（ステップＳ61，ステップＳ
62）。すなわち、各ｍ＊ｎマトリックスにおけるダスト
パターン22と配線パターン21A ，21B との重なり状態を
検出する。

【００３８】（Ｘpitch ＊ｍ＋max ｄ＊２）＊（ｉ−
１）＜Ｘ≦（Ｘpitch ＊ｍ＋max ｄ＊２）＊ｉ （Ｙpitch ＊ｎ＋max ｄ＊２）＊（ｊ−１）＜Ｙ≦（Ｙ
pitch ＊ｎ＋max ｄ＊２）＊ｊ 次に、チェックパターンの個数ＮijがＮij≧２となって
いるかを判断する（ステップＳ63）。すなわち、この重
なり状態が所定の関係となっているかを判断する。その
結果、Ｎij≧２であれば、グリッド（ｉ，ｊ）近傍は、
ダスト直径ｄのダストパターン22によって短絡されてい
ることを意味しており、この位置を短絡クリティカルエ
リアとして抽出する。そして、この抽出したクリティカ
ルエリアの座標を結果ファイルに保存する（ステップＳ
64）。この処理をｉ＝１，ｊ＝１からｉ＝ＸＮ，ｊ＝Ｙ
Ｎとなるまで繰り返し、全てのグリッド（ｉ，ｊ）での
クリティカルエリアをチェックする（ステップＳ61〜ス
テップＳ69）。

【００３９】次に、図４、図１２、図１３を用いてオー
プンクリティカルエリアを抽出する場合を説明する。

【００４０】図４はオープンクリティカルエリア抽出フ
ローであり、まず、図９で示すようにダストパターン22
を発生させたダストパターン発生マトリックスに対し
て、図１２で示すように、ダストパターン22から配線パ
ターン21A ，21B との重なり部分21C を除いたパターン
21D を、デザインルールチェックを用いてチェックパタ
ーンとして発生させる（ステップＯ60）。

【００４１】次に、（ｉ，ｊ）番目のｍ＊ｎマトリック
スの次式で示す領域の内部に存在するチェックパターン
の個数Ｎijをカウントする（ステップＯ61、ステップＯ
62）。この場合も、各ｍ＊ｎマトリックスにおけるダス
トパターン22と配線パターン21A ，21B との重なり状態
を検出していることとなる。

【００４２】（Ｘpitch ＊ｍ＋max ｄ＊２）＊（ｉ−
１）＜Ｘ≦（Ｘpitch ＊ｍ＋max ｄ＊２）＊ｉ （Ｙpitch ＊ｎ＋max ｄ＊２）＊（ｊ−１）＜Ｙ≦（Ｙ
pitch ＊ｎ＋max ｄ＊２）＊ｊ 次に、チェックパターンの個数ＮijがＮij≧２となって
いるかを判断する（ステップＯ63）。すなわち、この重
なり状態が所定の関係となっているかを判断する。その
結果、Ｎij≧２であれば、グリッド（ｉ，ｊ）近傍は、
ダスト直径ｄのダストパターン22によってオープン（分
断）されていることを意味しており、この位置をオープ
ンクリティカルエリアとして抽出する。そして、この抽
出したクリティカルエリアの座標を結果ファイルに保存
する（ステップＯ64）。この処理をｉ＝１，ｊ＝１から
ｉ＝ＸＮ，ｊ＝ＹＮとなるまで繰り返し、全てのグリッ
ド（ｉ，ｊ）でのクリティカルエリアをチェックする
（ステップＯ61〜ステップＯ69）。

【００４３】図１に戻って、上述の処理によってダスト
直径ｄのダストパターン22による短絡およびオープンの
クリティカルエリアが抽出できたので、その結果をディ
スク上に保存する（ステップ７）。

【００４４】この後、指定されたダストパターン22の直
径をmin ｄ〜max ｄまで、Step刻みに変化させて処理
（ステップ５〜ステップ８）を繰り返し、ダストパター
ン22の各ダスト直径ｄでのクリティカルエリアを抽出す
る。

【００４５】次に、ディスク上のファイルに保存された
ステップ７のクリティカルエリアのグリッドから、図１
では示していないが、クリティカルエリアの面積を算出
する。さらに、このクリティカルエリアの面積をStappe
r 理論式に代入することで、所望の配線パターンの短絡
歩留まり、オープン歩留まりを容易に計算できる。

【００４６】なお、全てのパターンの認識、パターンの
発生する工程ではＤＲＣツールを利用する。

【００４７】このように、ＣＡＤ上に描画された液晶ア
レイパターンから、歩留まり計算に必要なクリティカル
エリアを効率的に求めることができ、液晶表示装置の透
明基板の歩留まりを短時間で高精度に算出できる。たと
えば同じ液晶表示装置の透明絶縁基板の歩留まりを算出
するのに、従来は約８時間必要であったが、上述の一実
施の形態で示したプログラムを用いた場合は約２時間で
終了し、従来に比べ約４倍のスピードで高精度な歩留ま
り算出が可能になった。

【００４８】

【発明の効果】本発明によれば、ある形状の配線パター
ンからその歩留まりを計算するために必要なパラメータ
であるクリティカルエリアの面積値と形状を効率的かつ
高精度に抽出できる。

【図面の簡単な説明】

【図１】本発明のパターンレイアウト方法の一実施の形
態の作業手順を示すフローチャートである。

【図２】同上一実施の形態のダストパターン発生マトリ
ックスの作成手順を示すフローチャートである。

【図３】同上短絡クリティカルエリア抽出手順を示すフ
ローチャートである。

【図４】同上オープンクリティカルエリア抽出手順を示
すフローチャートである。

【図５】同上抽出対象のパターンを示す説明図である。

【図６】同上ｍ＊ｎマトリックスを示す説明図である。

【図７】同上グリッドを示す説明図である。

【図８】同上ダストパターン発生マトリックスを示す説
明図である。

【図９】同上ダストパターン発生マトリックスの各抽出
エリアに配置されたダストパターンを示す説明図であ
る。

【図１０】同上短絡クリティカルエリアの抽出状態を示
す説明図である。

【図１１】同上ダストパターン発生マトリックスと短絡
クリティカルエリアとの関係を示す説明図である。

【図１２】同上オープンクリティカルエリアの抽出状態
を示す説明図である。

【図１３】同上ダストパターン発生マトリックスとオー
プンクリティカルエリアとの関係を示す説明図である。

【図１４】配線パターン間のクリティカルエリアを示す
説明図である。

【図１５】従来例の短絡クリティカルエリア算出方法を
示す説明図である。

【符号の説明】

21A ，21B 配線パターン 22 ダストパターン

Claims (8)

【特許請求の範囲】
1. 【請求項１】 あるサイズで描かれた所定形状の配線パ
   ターンに対し、この配線パターン上の互いに異なる位置
   に一定の大きさのダストパターンをそれぞれ発生させ、 このダストパターンと前記配線パタ−ンとの重なり状態
   が予め定められた関係になったとき、そのダストパター
   ンを発生させた位置をクリティカルエリアとして抽出す
   ることを特徴とするパターンレイアウト方法。
2. 【請求項２】 ダストパターンの大きさを変化させ、そ
   れぞれの大きさに対してクリティカルエリアを抽出する
   ことを特徴とする請求項１記載のパターンレイアウト方
   法。
3. 【請求項３】 配線パターンが複数のパターン部分を有
   し、ダストパターンがこれら複数のパターン部分を短絡
   したとき、そのダストパターンを発生させた位置を短絡
   クリティカルエリアとして抽出することを特徴とする請
   求項１または２記載のパターンレイアウト方法。
4. 【請求項４】 ダストパターンが配線パターンを分割し
   たとき、その配線パターンを発生した位置をオープンク
   リティカルエリアとして抽出することを特徴とする請求
   項１または２記載のパターンレイアウト方法。
5. 【請求項５】 あるサイズで描かれた所定形状の複数の
   パターン部分を有する配線パターンを認識する認識手段
   と、 この配線パターン上の互いに異なる位置に一定の大きさ
   のダストパターンをそれぞれ発生させる発生手段と、 このダストパターンが前記配線パタ−ンの複数のパター
   ン部分を短絡したとき、そのダストパターンを発生させ
   た位置をクリティカルエリアとして抽出する抽出手段と
   を具備したことを特徴とするパターンレイアウト装置。
6. 【請求項６】 あるサイズで描かれた所定形状の配線パ
   ターンを認識する認識手段と、 この配線パターン上の互いに異なる位置に一定の大きさ
   のダストパターンをそれぞれ発生させる発生手段と、 このダストパターンが前記配線パタ−ンを分割したと
   き、そのダストパターンを発生させた位置をクリティカ
   ルエリアとして抽出する抽出手段とを具備したことを特
   徴とするパターンレイアウト装置。
7. 【請求項７】 あるサイズで描かれた所定形状の複数の
   パターン部分を有し配線パターンを認識するステップ
   と、 この配線パターン上の互いに異なる位置に一定の大きさ
   のダストパターンをそれぞれ発生させるステップと、 このダストパターンが前記配線パタ−ンの複数のパター
   ン部分を短絡したとき、そのダストパターンを発生させ
   た位置をクリティカルエリアとして抽出するステップと
   を具備したことを特徴とするパターンレイアウトプログ
   ラムを記録したコンピュータ読取可能な記録媒体。
8. 【請求項８】 あるサイズで描かれた所定形状の配線パ
   ターンを認識するステップと、 この配線パターン上の互いに異なる位置に一定の大きさ
   のダストパターンをそれぞれ発生させるステップと、 このダストパターンが前記配線パタ−ンを分割したと
   き、そのダストパターンを発生させた位置をクリティカ
   ルエリアとして抽出するステップとを有するパターンレ
   イアウトプログラムを記録したコンピュータ読取可能な
   記録媒体。