JPH021107A - マスク又はレチクル用パターン自動検証装置 - Google Patents

マスク又はレチクル用パターン自動検証装置

Info

Publication number
JPH021107A
JPH021107A JP63140258A JP14025888A JPH021107A JP H021107 A JPH021107 A JP H021107A JP 63140258 A JP63140258 A JP 63140258A JP 14025888 A JP14025888 A JP 14025888A JP H021107 A JPH021107 A JP H021107A
Authority
JP
Japan
Prior art keywords
pattern
data
pattern data
mask
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63140258A
Other languages
English (en)
Other versions
JP2651199B2 (ja
Inventor
Akihiro Okazaki
岡崎　昭廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14025888A priority Critical patent/JP2651199B2/ja
Priority to US07/360,535 priority patent/US5095511A/en
Priority to KR1019890007668A priority patent/KR930002676B1/ko
Publication of JPH021107A publication Critical patent/JPH021107A/ja
Application granted granted Critical
Publication of JP2651199B2 publication Critical patent/JP2651199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の製造等に用いられるマスク又はレチク
ル用のパターン作成に関し、 ステップアンドリピート後の二重露光領域内の実パター
ンが適正に形成されるか否かを自動的に検証することを
可能とするマスク又はレチクル用パターン自動検証装置
の提供を目的とし、マスク又はレチクルパターン自動検
証装置は、チップ内のパターンデータと、該チップを繰
り返し配置するために必要な該チップの大きさ及びスク
ライブライン幅等を示すデータと、レチクル又はマスク
作成時に使用するレジストの種類を示すデータとを少な
くとも入力する手段と、前記データを基に演算してチッ
プの繰り返し配置後のパターンデータを作成する手段と
、前記チップの繰り返し配置によって重なる領域を検出
する手段と、 前記重なる領域内のパターンデータ同士を論理積演算す
る手段と、 前記論理積演算後の重なる領域内のパターンデータと重
なりのない領域内のパターンデータとを合成する手段と
を含み、構成する。
〔産業上の利用分野〕
本発明は半導体集積回路の製造等に用いられるマスク又
はレチクル用のパターン作成に関し、特に該パターン作
成の良否をマスク又はレチクル作成前に容易に認識可能
とするマスク又はレチクル用パターン自動検証装置に関
するものである。
〔従来の技術〕
マスク又はレチクルが作成されるまでの概略について説
明すると、基本となるチップの回路パターンは、回路設
計者によりＣＡＤ　（Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　
Ｄｅｓｉｇｎ　）等を用いて作成される。これらの回路
パターンはデジタルパターンデータであって磁気テープ
等に蓄積された後、マスク作成者に渡される。
マスク作成者はこの基本チップのパターンデータを、チ
ップサイズおよびスクライブライン幅等をパラメータと
して、ステップアンドリピート処理して、マトリックス
状に基本チップが配列されたマスク又はレチクルパター
ンを作成する。
〔発明が解決しようとする課題〕
ところで、第５図、第６図に示すように、基本チップの
スクライブライン２２はステップアンドリピート処理に
よって重なるので、パターン焼付けの際に二重露光され
る。このためスクライブライン２２上に形成された実パ
ターン２３（位置合わせマークやバーニヤ等）を残すた
めには、基本チップの反対側のスクライブライン領域に
マージンパターン２４を形成する必要がある。すなわち
、スクライブライン２２はステップアンドリピート処理
中に二重露光されるが、実パターン２３はマージンパタ
ーン２４によって被覆されているので、結局実パターン
２５．２６として残すことができる。
しかし、使用レジスト種類（ポジレジストか、ネガレジ
ストか）によってはマージンパターンを不要とする場合
がある。第７図はこの様子を示す図であり、第７図（ａ
）は実パターン２８が黒抜きの場合であってマージンパ
ターン２９を必要とする。一方、第７図（ｂ）は実パタ
ーン３１が白抜きの場合であってマージンパターンが不
要である。第７図（ｂ）の場合は実パターン以外のスク
ライブライン全体がマージンパターンとして働くからで
ある。
このように、マージンパターンを設けるか否かは使用す
るレジストの種類によって異なるものであるが、どのレ
ジストを用いるかは同一回路素子でも配線形成用マスク
か、拡散領域形成用マスクかによっても異なるし、また
回路形式によっても異なる場合がある。
勿論、回路設計者がこれらの情報を正確に把握すれば適
正にスクライブライン上に実パターンを形成することが
できるが、実際には誤って所定の実パターンが消滅して
しまい、不良マスク又は不良レチクルが生成されること
がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、実パターンが適正に形成されるか否かを自動的に
検証することを可能とするマスク又はレチクル用パター
ン自動検証装置の提供を目的とする。
〔課題を解決するための手段〕
本発明のマスク又はレチクルパターン自動検証装置は、
チップ内のパターンデータと、該チップを繰り返し配置
するために必要な該チップの大きさ及びスクライブライ
ン幅等を示すデータと、レチクル又はマスク作成時に使
用するレジストの種類を示すデータとを少なくとも入力
する手段と、前記データを基に演算してチップの繰り返
し配置後のパターンデータを作成する手段と、前記チ・
ノブの繰り返し配置によって重なる領域を検出する手段
と、 前記型なる領域内のパターンデータ同士を論理積演算す
る手段と、 前記論理積演算後の重なる領域内のパターンデ−タと重
なりのない領域内のパターンデータとを合成する手段と
を有することを特徴とし、上記課題を解決する。
〔作用〕
スクライブライン上の実パターンやマージンパターンデ
ータを含むチップ内のパターンデータと、ステップアン
ドリピートのピッチを決めるチップサイズやスクライブ
ライン幅等のデータおよびレジストの種類を示すデータ
が、入力手段１を介して入力される。
チップ繰り返し配置後のパターンデータ作成手段２は、
チップサイズやスクライブライン幅等のデータを基に１
チツプ内のパターンデータをステップアンドリピート処
理する。次にチップ繰り返し配置後の重なり領域検出手
段３により、ステップアンドリピート処理後の重なり領
域内のパターンデータが論理積演算手段４により論理積
演算処理される。
これにより、黒ぬき実パターンの場合には、第３図に示
すように、マージンパターン１６と実パターン１７の重
なり部分が実パターン１８として形成される。また白ぬ
き実パターンの場合には、第４図に示すように、実パタ
ーン２０を除くスクライブライン部分が黒ぬりとして残
存し、白ぬきの実パターン２１が形成される。
次に、パターンデータ合成手段５により二重露光領域の
パターンデータと該二重露光領域以外のパターンデータ
とが合成され、所定マスクパターンデータ又はレチクル
パターンデータが作成される。
〔実施例〕
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係るマスク又はレチクル用
パターン自動検証装置の構成を示す図である。
６は回路設計者により作成される１チツプの回路パター
ンの設計データが格納されている磁気テープであり、該
磁気テープを介して設計データは設計データ入力部８に
入力される。７はパラメータ入力用端末であり、これを
介してレチクルのレジスト種類、チップサイズおよびス
クライブライン幅等のパラメータデータがパラメータ入
力部９に入力される。
１０は設計データやパラメータデータとを基に、設計デ
ータのステップアンドリピート処理を行う設計データの
リピート演算部であり、１１はステップアンドリピート
処理後において、データ重なり部分、すなわち二重露光
領域を検索する二重露光領域の検索部である。
１２は二重露光領域のパターンデータの論理積をとる二
重露光領域の図形的論理積回路である。
１３は二重露光領域のパターンデータの論理積後のパタ
ーンデータと、二重露光領域外のパターンデータとを合
成するデータ合成部、１４は合成後のデータを表示する
図形データ表示部である。
次に本発明の実施例装置の動作を説明する。回路設計者
によって作成された回路パターンの設計データは磁気テ
ープ６を介して設計データ入力８に入力される。一方、
レチクルのレジスト種類、チップサイズおよびスクライ
ブライン幅等のパラメータデータはパラメータ入力用端
末７を介してパラメータ入力部９に入力される。
次に設計データのリピート演算部１０により、パラメー
タデータを基に１チツプの設計データをリピート処理す
る。そして二重露光領域の検索部１１では設計データが
重なる二重露光領域を検索し、二重露光領域内のパター
ンデータと二重露光領域外のパターンデータとを分離す
る。
次いで二重露光領域の図形的論理積回路１２では分離し
た二重露光領域内のパターンデータの論理積処理を行う
。例えば、第７図（ａ）に示すようなスクライブライン
２７上の黒ぬき実パターン２８の場合、第３図に示すよ
うにステップアンドリピート処理によって実パターン１
７とマージンパターン１８とが重なり、論理積演算処理
によっ。
て所定の黒ぬき実パターン１８が得られる。また第７図
（ｂ）に示すようなスクライブライン３０上の白抜き実
パターン３１の場合、第４図に示すようにステップアン
ドリピート処理および論理積演算処理によって所定の白
ぬき実パターン２１が得られる。
これら論理積演算後の二重露光領域内のパターンデータ
は二重露光領域外のパターンデータとデータ合成部１３
で合成された後、画像として図形データ表示部１４に表
示される。
従って、回路設計者やマスク作成者は図形表示部１４の
画像を見ることにより、二重露光領域内の実パターンが
適正に作成されているか否かを、容易に判断できる。こ
れにより、回路設計者の負担を軽減できるし、従来のよ
うにマスク又はレチクル作成後に二重露光領域のパター
ンデータの作成の誤りに気付いたりする不都合もない。
〔発明の効果〕
以上説明したように、本発明によればマスク又はレチク
ル作成前に、ステップアンドリピート処理後の二重露光
領域のパターンデータが適正に作成されているか否かを
自動的に検証することができるので、回路設計者に過大
な負担をかけることもない。また、マスク又はレチクル
の作成前に二重露光領域の実パターンが消滅しているか
どうかを容易に判断できるので、不良マスク又は不良レ
チクルの発生を防止できる。
【図面の簡単な説明】
第１図は本発明の原理構成図、 第２図は本発明の実施例装置、 第３図は二重露光領域の論理演算前後のパターン（黒ぬ
き）、 第４図は二重露光領域の論理演算前後のパターン（白ぬ
き）、 第５図は基本チップパターン、 第６図はステップアンドリピート処理後のパターン 第７図はレジストの種類によるパターンの相違を示す図
である。 （符号の説明） １・・・データの入力手段、 ２・・・チップ操り返し配置後のパターンデータ作成手
段、 ３・・・チップ繰り返し配置後の重なり領域検出手段、 ４・・・重なり領域内のパターンデータの論理積演算手
段、 ５・・・パターンデータ合成手段、 ８・・・設計データ入力部、 ９・・・パラメータ入力部、 １０・・・設計データのリピート演算部、１１・・・二
重露光領域の検索部、 １２・・・二重露光領域の図形的論理積回路、１３・・
・データ合成部、 １４・・・図形データ表示部、 １５．１９・・・重なったスクライブライン、１６・・
・マージンパターン、 １７．１８・・・実パターン（黒ぬき）、２０．２１・
・・実パターン（白ぬき）。

Claims (1)

  1. 【特許請求の範囲】 チップ内のパターンデータと、該チップを繰り返し配置
    するために必要な該チップの大きさ及びスクライブライ
    ン幅等を示すデータと、レチクル又はマスク作成時に使
    用するレジストの種類を示すデータとを少なくとも入力
    する手段と、 前記データを基に演算してチップの繰り返し配置後のパ
    ターンデータを作成する手段と、 前記チップの繰り返し配置によって重なる領域を検出す
    る手段と、 前記重なる領域内のパターンデータ同士を論理積演算す
    る手段と、 前記論理積演算後の重なる領域内のパターンデータと重
    なりのない領域内のパターンデータとを合成する手段と
    を有するマスク又はレチクルパターン自動検証装置。
JP14025888A 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置 Expired - Lifetime JP2651199B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14025888A JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置
US07/360,535 US5095511A (en) 1988-06-06 1989-06-02 Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance
KR1019890007668A KR930002676B1 (ko) 1988-06-06 1989-06-03 기판위에 규칙적으로 배열된 동일 패턴들을 제조하기 위한 스텝-앤-리피트 공정에 사용된 패턴 데이타 검증용 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14025888A JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置

Publications (2)

Publication Number Publication Date
JPH021107A true JPH021107A (ja) 1990-01-05
JP2651199B2 JP2651199B2 (ja) 1997-09-10

Family

ID=15264602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14025888A Expired - Lifetime JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置

Country Status (3)

Country Link
US (1) US5095511A (ja)
JP (1) JP2651199B2 (ja)
KR (1) KR930002676B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5676564A (en) * 1994-08-31 1997-10-14 Sumitomo Wiring Systems, Ltd. Joint connector, temporary holding jig for use therewith, and method of making wire harnesses
US5782871A (en) * 1996-02-28 1998-07-21 Nec Corporation Sampling device of suction effusion fluid
JP2008102360A (ja) * 2006-10-19 2008-05-01 Fujitsu Ltd 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
JP2011135022A (ja) * 2009-12-25 2011-07-07 Hitachi High-Technologies Corp アライメントデータ作成システム及び方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226502T2 (de) * 1991-12-11 1999-04-29 Casio Computer Co., Ltd., Tokio/Tokyo Elektronisches Bildaufnahmegerät
US6359695B1 (en) * 1992-02-26 2002-03-19 Canon Kabushiki Kaisha Repeated image forming apparatus with neighboring image boundary gradiation correction
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
JPH10177589A (ja) * 1996-12-18 1998-06-30 Mitsubishi Electric Corp パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体
US6217527B1 (en) 1998-09-30 2001-04-17 Lumend, Inc. Methods and apparatus for crossing vascular occlusions
WO2001009927A1 (en) * 1999-07-28 2001-02-08 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
KR100577419B1 (ko) * 1999-09-13 2006-05-08 삼성전자주식회사 냉장고 및 그 제어방법
CN100439039C (zh) * 2006-04-18 2008-12-03 上海富安工厂自动化有限公司 一种用于芯片划片机的图像校准方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853967A (en) * 1984-06-29 1989-08-01 International Business Machines Corporation Method for automatic optical inspection analysis of integrated circuits
DE3540100A1 (de) * 1985-11-12 1987-06-11 Mania Gmbh Verfahren zur optischen pruefung von leiterplatten
US4853968A (en) * 1987-09-21 1989-08-01 Kulicke & Soffa Industries, Inc. Pattern recognition apparatus and method
JPH0782542B2 (ja) * 1988-01-29 1995-09-06 株式会社スキャンテクノロジー 印字検査方法、印字検査装置および印刷物自動振分けシステム
JPH0690725B2 (ja) * 1988-07-18 1994-11-14 日本電装株式会社 位置検出装置
IE882350L (en) * 1988-07-29 1990-01-29 Westinghouse Electric Systems Image processing system for inspecting articles

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5676564A (en) * 1994-08-31 1997-10-14 Sumitomo Wiring Systems, Ltd. Joint connector, temporary holding jig for use therewith, and method of making wire harnesses
US5782871A (en) * 1996-02-28 1998-07-21 Nec Corporation Sampling device of suction effusion fluid
JP2008102360A (ja) * 2006-10-19 2008-05-01 Fujitsu Ltd 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
JP2011135022A (ja) * 2009-12-25 2011-07-07 Hitachi High-Technologies Corp アライメントデータ作成システム及び方法

Also Published As

Publication number Publication date
KR930002676B1 (ko) 1993-04-07
US5095511A (en) 1992-03-10
KR910001907A (ko) 1991-01-31
JP2651199B2 (ja) 1997-09-10

Similar Documents

Publication Publication Date Title
TWI382282B (zh) 實施用於圖案分解特徵的以模型為基礎的光學近似校正（ｏｐｃ）之方法與裝置
US8423918B2 (en) Structure and methodology for fabrication and inspection of photomasks by a single design system
JPH021107A (ja) マスク又はレチクル用パターン自動検証装置
US7243325B2 (en) Method and apparatus for generating a wafer map
US20060200332A1 (en) CAD system for a printed circuit board
JP3223718B2 (ja) マスクデータの作成方法
US5161114A (en) Method of manufacturing a reticule
JPH10319571A (ja) 露光用マスク製造方法およびその装置
TWI290641B (en) Method of simulating patterns, the computer program for the same, medium storing the program, and device thereof
US7303844B2 (en) Marking system for a semiconductor wafer to identify problems in mask layers
US7139997B1 (en) Method and system for checking operation of a mask generation algorithm
KR101041263B1 (ko) 레티클 검증 시스템 및 프로그램이 기록된 기록매체
JP2006010751A (ja) マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法
JP3001938B2 (ja) マスクの製造方法及び露光データ作成装置
JP4429518B2 (ja) 描画状態表示装置とフォトマスク描画装置
JP3054909B2 (ja) 電子ビーム露光方法
JP3034235B2 (ja) ステッピング時の整合状態を分析するための分析方法及びそのシステム
JP2001215685A (ja) レチクルパターンの作成方法及びその作成装置
JPH04172348A (ja) 検査データの出力方法
JP2001255642A (ja) マスクデータ作成方法
JP2005136181A (ja) 直接露光システムおよびユーザインタフェース
JP2005309194A (ja) 半導体装置の製造方法及び半導体装置
JPH06103335A (ja) データ分割ファイルの合成検証方法
JP2008216646A (ja) パターンシミュレーション方法、その装置、そのプログラムおよびこれを記録した媒体
JP3333658B2 (ja) フォトマスクの検査方法及びフォトマスクの検査装置