JP2651199B2 - マスク又はレチクル用パターン自動検証装置 - Google Patents

マスク又はレチクル用パターン自動検証装置

Info

Publication number
JP2651199B2
JP2651199B2 JP14025888A JP14025888A JP2651199B2 JP 2651199 B2 JP2651199 B2 JP 2651199B2 JP 14025888 A JP14025888 A JP 14025888A JP 14025888 A JP14025888 A JP 14025888A JP 2651199 B2 JP2651199 B2 JP 2651199B2
Authority
JP
Japan
Prior art keywords
pattern
data
chip
mask
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14025888A
Other languages
English (en)
Other versions
JPH021107A (ja
Inventor
昭廣 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14025888A priority Critical patent/JP2651199B2/ja
Priority to US07/360,535 priority patent/US5095511A/en
Priority to KR1019890007668A priority patent/KR930002676B1/ko
Publication of JPH021107A publication Critical patent/JPH021107A/ja
Application granted granted Critical
Publication of JP2651199B2 publication Critical patent/JP2651199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の製造等に用いられるマスク又はレチ
クル用のパターン作成に関し、 ステップアンドリピート後の二重露光領域内の実パタ
ーンが適正に形成されるか否かを自動的に検証すること
を可能とするマスク又はレチクル用パターン自動検証装
置の提供を目的とし、 マスク又はレチクルパターン自動検証装置は、 チップ内のパターンデータと、該チップを繰り返し配
置するために必要な該チップの大きさ及びスクライブラ
イン幅等を示すデータと、レチクル又はマスク作成時に
使用するレジストの種類を示すデータとを少なくとも入
力する手段と、 前記データを基に演算してチップの繰り返し配置後の
パターンデータを作成する手段と、 前記チップの繰り返し配置によって重なる領域を検出
する手段と、 前記重なる領域内のパターンデータ同士を論理積演算
する手段と、 前記論理積演算後の重なる領域内のパターンデータと
重なりのない領域内のパターンデータとを合成する手段
とを含み、構成する。
〔産業上の利用分野〕
本発明は半導体集積回路の製造等に用いられるマスク
又はレチクル用のパターン作成に関し、特に該パターン
作成の良否をマスク又はレチクル作成前に容易に認識可
能とするマスク又はレチクル用パターン自動検証装置に
関するものである。
〔従来の技術〕
マスク又はレチクルが作成されるまでの概略について
説明すると、基本となるチップの回路パターンは、回路
設計者によりCAD（Computer Aided Design）等を用いて
作成される。こられの回路パターンはデジタルパターン
データであって磁気テープ等に蓄積された後、マスク作
成者に渡される。
マスク作成者はこの基本チップのパターンデータを、
チップサイズおよびスクライブライン幅等をパラメータ
として、ステップアンドリピート処理して、マトリック
ス状に基本チップが配列されたマスク又はレチクルパタ
ーンを作成する。
〔発明が解決しようとする課題〕
ところで、第５図，第６図に示すように、基本チップ
のスクライブライン22はステップアンドリピート処理に
よって重なるので、パターン焼付けの際に二重露光され
る。このためスクライブライン22上に形成された実パタ
ーン23（位置合わせマークやバーニヤ等）を残すために
は、基本チップの反対側のスクライブライン領域にマー
ジンパターン24を形成する必要がある。すなわち、スク
ライブライン22はステップアンドリピート処理中に二重
露光されるが、実パターン23はマージンパターン24によ
って被覆されているので、結局実パターン25,26として
残すことができる。
しかし、使用レジスト種類（ポジレジストか、ネガレ
ジストか）によってマージンパターンを不要とする場合
がある。第７図はこの様子を示す図であり、第７図
（ａ）は実パターン28が黒抜きの場合であってマージパ
ターン29を必要とする。一方、第７図（ｂ）は実パター
ン31が白抜きの場合であってマージンパターンが不要で
ある。第７図（ｂ）の場合は実パターン以外のスクライ
ブライン全体がマージンパターンとして働くからであ
る。
このように、マージンパターンを設けるか否かは使用
するレジストの種類によって異なるものであるが、どの
レジストを用いるかは同一回路素子でも配線形成用マス
クか、拡散領域形成用マスクかによっても異なるし、ま
た回路形式によっても異なる場合がある。
勿論、回路設計者がこれらの情報を正確に把握すれば
適正にスクライブライン上に実パターンを形成すること
ができるが、実際には誤って所定の実パターンが消滅し
てしまい、不良マスク又は不良レチクルが生成されるこ
とがある。
本発明はかかる従来の問題点に鑑みて創作されたもの
であり、実パターンが適正に形成されるか否かを自動的
に検証することを可能とするマスク又はレチクル用パタ
ーン自動検証装置の提供を目的とする。
〔課題を解決するための手段〕
本発明のマスク又はレチクルパターン自動検証装置
は、チップ内のパターンデータと、該チップを繰り返し
配置するために必要な該チップの大きさ及びスクライブ
ライン幅等を示すデータと、レチクル又はマスク作成時
に使用するレジストの種類を示すデータとを少なくとも
入力する手段と、 前記データを基に演算してチップの繰り返し配置後の
パターンデータを作成する手段と、 前記チップの繰り返し配置によって重なる領域を検出
する手段と、 前記重なる領域内のパターンデータ同士を論理積演算
する手段と、 前記論理積演算後の重なる領域内のパターンデータと
重なりのない領域内のパターンデータとを合成する手段
とを有することを特徴とし、上記課題を解決する。
〔作用〕
スクライブライン上の実パターンやマージンパターン
データを含むチップ内のパターンデータと、ステップア
ンドリピートのピッチを決めるチップサイズやスクライ
ブライン幅等のデータおよびレジストの種類を示すデー
タが、入力手段１を介して入力される。
チップ繰り返し配置後のパターンデータ作成手段２
は、チップサイズやスクライブライン幅等のデータを基
に１チップ内のパターンデータをステップアンドリピー
ト処理する。次にチップ繰り返し配置後の重なり領域検
出手段３により、ステップアンドリピート処理後の重な
り領域内のパターンデータが論理積演算手段４によって
論理積演算処理される。
これにより、黒抜き実パターンの場合には、第３図に
示すように、マージンパターン16と実パターン17の重な
り部分が実パターン18として形成される。また白ぬき実
パターンの場合には、第４図に示すように、実パターン
20を除くスクライブライン部分が黒ぬりとして残存し、
白ぬきの実パターン21が形成される。
次に、パターンデータ合成手段５により二重露光領域
のパターンデータと該二重露光領域以外のパターンデー
タとが合成され、所定マスクパターンデータ又はレチク
ルパターンデータが作成される。
〔実施例〕
次に図を参照しながら本発明の実施例について説明す
る。第２図は本発明の実施例に係るマスク又はレチクル
用パターン自動検証装置の構成を示す図である。
６は回路設計者により作成される１チップの回路パタ
ーンの設計データが格納されている磁気テープであり、
該磁気テープを介して設計データは設計データ入力部８
に入力される。７はパラメータ入力用端末であり、これ
を介してレチクルのレジスト種類，チップサイズおよび
スクライブライン幅等のパラメータデータがパラメータ
入力部９に入力される。
10は設計データやパラメータデータとを基に、設計デ
ータのステップアンドリピート処理を行う設計データの
リピート演算部であり、11はステップアンドリピート処
理後において、データ重なり部分、すなわち二重露光領
域を検索する二重露光領域の検索部である。
12は二重露光領域のパターンデータの論理積をとる二
重露光領域の図形的論理積回路である。13は二重露光領
域のパターンデータの論理積後のパターンデータと、二
重露光領域外のパターンデータとを合成するデータ合成
部、14は合成後のデータを表示する図形データ表示部で
ある。
次に本発明の実施例装置の動作を説明する。回路設計
者によって作成された回路パターンの設計データは磁気
テープ６を介して設計データ入力８に入力される。一
方、レチクルのレジスト種類、チップサイズおよびスク
ライブライン幅等のパラメータデータはパラメータ入力
用端末７を介してパラメータ入力部９に入力される。
次に設計データのリピート演算部10により、パラメー
タデータを基に１チップの設計データをリピート処理す
る。そして二重露光領域の検索部11では設計データが重
なる二重露光領域を検索し、二重露光領域内のパターン
データと二重露光領域外のパターンデータとを分離す
る。
次いで二重露光領域の図形的論理積回路12では分離し
た二重露光領域内のパターンデータの論理積処理を行
う。例えば、第７図（ａ）に示すようなスクライブライ
ン27上の黒ぬき実パターン28の場合、第３図に示すよう
にステップアンドリピート処理によって実パターン17と
マージンパターン18とが重なり、論理積演算処理によっ
て所定の黒ぬき実パターン18が得られる。また第７図
（ｂ）に示すようなスクライブライン30上の白抜き実パ
ターン31の場合、第４図に示すようにステップアンドリ
ピート処理および論理積演算処理によって所定の白ぬき
実パターン21が得られる。
これら論理積演算後の二重露光領域内のパターンデー
タは二重露光領域外のパターンデータとデータ合成部13
で合成された後、画像として図形データ表示部14に表示
される。
従って、回路設計者やマスク作成者は図形表示部14の
画像を見ることにより、二重露光領域内の実パターンが
適正に作成されているか否かを、容易に判断できる。こ
れにより、回路設計者の負担を軽減できるし、従来のよ
うにマスク又はレチクル作成後に二重露光領域のパター
ンデータの作成の誤りに気付いたりする不都合もない。
〔発明の効果〕
以上説明したように、本発明によればマスク又はレチ
クル作成前に、ステップアンドリピート処理後の二重露
光領域のパターンデータが適正に作成されているか否か
を自動的に検証することができるので、回路設計者に増
大な負担をかけることもない。また、マスク又はレチク
ルの作成前に二重露光領域の実パターンが消滅している
かどうかを容易に判断できるので、不良マスク又は不良
レチクルの発生を防止できる。
【図面の簡単な説明】
第１図は本発明の原理構成図、 第２図は本発明の実施例装置、 第３図は二重露光領域の論理演算前後のパターン（黒ぬ
き）、 第４図は二重露光領域の論理演算前後のパターン（白ぬ
き）、 第５図は基本チップパターン、 第６図はステップアンドリピート処理後のパターン 第７図はレジストの種類によるパターンの相違を示す図
である。 （符号の説明） １……データの入力手段、 ２……チップ繰り返し配置後のパターンデータ作成手
段、 ３……チップ繰り返し配置後の重なり領域検出手段、 ４……重なり両域内のパターンデータの論理積演算手
段、 ５……パターンデータ合成手段、 ８……設計データ入力部、 ９……パラメータ入力部、 10……設計データのリピート演算部、 11……二重露光領域の検索部、 12……二重露光領域の図形的論理積回路、 13……データ合成部、 14……図形データ表示部、 15,19……重なったスクライブライン、 16……マージンパターン、 17,18……実パターン（黒ぬき）、 20,21……実パターン（白ぬき）。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】チップ内のパターンデータと、該チップを
    繰り返し配置するために必要な該チップの大きさ及びス
    クライブライン幅等を示すデータと、レチクル又はマス
    ク作成時に使用するレジストの種類を示すデータとを少
    なくとも入力する手段と、 前記データを基に演算してチップの繰り返し配置後のパ
    ターンデータを作成する手段と、 前記チップの繰り返し配置によって重なる領域を検出す
    る手段と、 前記重なる領域内のパターンデータ同士を論理積演算す
    る手段と、 前記論理積演算後の重なる領域内のパターンデータと重
    なりのない領域内のパターンデータとを合成する手段と
    を有するマスク又はレチクルパターン自動検証装置。
JP14025888A 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置 Expired - Lifetime JP2651199B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14025888A JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置
US07/360,535 US5095511A (en) 1988-06-06 1989-06-02 Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance
KR1019890007668A KR930002676B1 (ko) 1988-06-06 1989-06-03 기판위에 규칙적으로 배열된 동일 패턴들을 제조하기 위한 스텝-앤-리피트 공정에 사용된 패턴 데이타 검증용 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14025888A JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置

Publications (2)

Publication Number Publication Date
JPH021107A JPH021107A (ja) 1990-01-05
JP2651199B2 true JP2651199B2 (ja) 1997-09-10

Family

ID=15264602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14025888A Expired - Lifetime JP2651199B2 (ja) 1988-06-06 1988-06-06 マスク又はレチクル用パターン自動検証装置

Country Status (3)

Country Link
US (1) US5095511A (ja)
JP (1) JP2651199B2 (ja)
KR (1) KR930002676B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546524B1 (en) * 1991-12-11 1998-08-05 Casio Computer Company Limited Electronic image pickup apparatus
US6359695B1 (en) 1992-02-26 2002-03-19 Canon Kabushiki Kaisha Repeated image forming apparatus with neighboring image boundary gradiation correction
JP3384132B2 (ja) * 1994-08-31 2003-03-10 住友電装株式会社 ワイヤーハーネスの製造方法並びにそれに用いられるジョイントコネクタ
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
JP2964942B2 (ja) * 1996-02-28 1999-10-18 日本電気株式会社 吸引浸出液採取装置
JPH10177589A (ja) * 1996-12-18 1998-06-30 Mitsubishi Electric Corp パターン比較検証装置、パターン比較検証方法およびパターン比較検証プログラムを記録した媒体
US6217527B1 (en) 1998-09-30 2001-04-17 Lumend, Inc. Methods and apparatus for crossing vascular occlusions
WO2001009927A1 (en) 1999-07-28 2001-02-08 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
KR100577419B1 (ko) * 1999-09-13 2006-05-08 삼성전자주식회사 냉장고 및 그 제어방법
CN100439039C (zh) * 2006-04-18 2008-12-03 上海富安工厂自动化有限公司 一种用于芯片划片机的图像校准方法
JP5023653B2 (ja) * 2006-10-19 2012-09-12 富士通セミコンダクター株式会社 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
JP5241697B2 (ja) * 2009-12-25 2013-07-17 株式会社日立ハイテクノロジーズ アライメントデータ作成システム及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853967A (en) * 1984-06-29 1989-08-01 International Business Machines Corporation Method for automatic optical inspection analysis of integrated circuits
DE3540100A1 (de) * 1985-11-12 1987-06-11 Mania Gmbh Verfahren zur optischen pruefung von leiterplatten
US4853968A (en) * 1987-09-21 1989-08-01 Kulicke & Soffa Industries, Inc. Pattern recognition apparatus and method
JPH0782542B2 (ja) * 1988-01-29 1995-09-06 株式会社スキャンテクノロジー 印字検査方法、印字検査装置および印刷物自動振分けシステム
JPH0690725B2 (ja) * 1988-07-18 1994-11-14 日本電装株式会社 位置検出装置
IE882350L (en) * 1988-07-29 1990-01-29 Westinghouse Electric Systems Image processing system for inspecting articles

Also Published As

Publication number Publication date
US5095511A (en) 1992-03-10
KR930002676B1 (ko) 1993-04-07
JPH021107A (ja) 1990-01-05
KR910001907A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
JP2651199B2 (ja) マスク又はレチクル用パターン自動検証装置
US6282696B1 (en) Performing optical proximity correction with the aid of design rule checkers
US6238824B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
JP2002532760A (ja) レチクルを製造および検査するためのメカニズム
JP3223718B2 (ja) マスクデータの作成方法
JPH11184064A (ja) フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
US5161114A (en) Method of manufacturing a reticule
JPH10319571A (ja) 露光用マスク製造方法およびその装置
US7073163B2 (en) Method of simulating patterns, computer program therefor, medium storing the computer program and pattern-simulating apparatus
US7139997B1 (en) Method and system for checking operation of a mask generation algorithm
JP2611423B2 (ja) 処理装置
JPS62199026A (ja) 半導体装置の製造方法
JP3001938B2 (ja) マスクの製造方法及び露光データ作成装置
JP2007103711A (ja) パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置
JP3030876B2 (ja) 露光用マスクの製造方法
JP3034235B2 (ja) ステッピング時の整合状態を分析するための分析方法及びそのシステム
JPH06103335A (ja) データ分割ファイルの合成検証方法
JP4429518B2 (ja) 描画状態表示装置とフォトマスク描画装置
JP3200880B2 (ja) 半導体装置の組合わせ構造
JP2555781B2 (ja) 露光方法
JPH10214770A (ja) 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置
JP2001215685A (ja) レチクルパターンの作成方法及びその作成装置
JP2002367890A (ja) パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体
JP3333658B2 (ja) フォトマスクの検査方法及びフォトマスクの検査装置
JP2655477B2 (ja) ウェーハ外観検査装置